JP2878719B2 - ページプリンタの画像データ転送制御方法とその装置 - Google Patents

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は画像データ転送制御方法及び装置に係り、特
にビデオメモリにドットパターン状に展開した画像デー
タをメモリ手段を介してプリントエンジン側にシリアル
出力させて所定のプリント動作を行うようにしたページ
プリンタに用いる画像データ転送制御方法及び装置に関
する。

「従来の技術」 従来より、MPUの制御下で一ページ若しくは所定バン
ド幅の画像データをビデオメモリにドット状に展開した
後、所定のビデオクロック信号に基づいて前記メモリ内
に格納されたデータを一スキャンライン毎に順次シリア
ル変換しながらプリンタエンジン側に出力させて所定の
プリント動作を行うようにしたページプリンタは公知で
あり、この種のプリンタに用いる制御回路を例えば第３
図に基づいて簡単に説明するに、１はプリント制御に必
要な所定の命令プログラム等が格納されている命令メモ
リ、２は前記命令プログラムに基づいて所定の画像デー
タ転送制御等を実行するマイクロプロセッサ（以下MPU
という）、３は該MPU2とホストコンピュータ、ICカード
化されたフォントメモリその他の外部デバイス（いずれ
も不図示）とアクセスさせるI/Oデバイス、４は一ペー
ジ分若しくは所定バンド幅の画像データがドット展開可
能なメモリ領域を有するビデオメモリで、これらはいず
れもシステムデータバス20、及びアドレスバス21を介し
て接続され、先ずMPU2の命令サイクルに基づいて文字コ
ードに対応するアドレスをI/Oデバイス３を介してフォ
ントメモリに付与する事により所定の文字パターンを読
み出し、次に前記命令サイクルを切り替えてMPU2より転
送先アドレスをビデオメモリ４に付与する事により該メ
モリ４内の指定アドレス領域に前記文字パターンが書き
込まれ、以下前記ビデオメモリ４に組込まれた転送制御
部によりアドレス更新をしながら一ページ若しくは所定
バンド幅の画像データをビデオメモリ４にドット状に展
開する。

一方、ビデオメモリ４の読出し側には、前記システム
データバス20から切離されたローカルデータバス22を介
して直列的に一ラインバッファメモリ５とパラレルシリ
アル変換器６が接続されており、その制御動作を第４図
に示すタイムチャート図に基づいて時系列的に説明する
に、先ず一走査ライン分の画像データ全てがプリンタエ
ンジン側に出力された事を知らせる一ライン終了信号
を、アドレス発生切換器７を介してMPU2側に出力する
と、該切換器７を介して画像データの転送先アドレスが
前記バッファメモリ５に付与され、一走査ライン分の画
像データが該バッファメモリ５に格納される。

前記格納後プリントエンジン側より水平同期信号が出
力されると、これと同期したビデオクロックに基づい
て、バッファメモリ５に格納された画像データをパラレ
ルシリアル変換器６によりシリアル変換させながらプリ
ントエンジン側に出力させる。そして一走査ライン分の
画像データ全てがプリンタエンジン側に出力されると一
ライン終了信号をMPU2側に出力し、前記動作を繰り返
す。

「発明が解決しようとする課題」 従ってかかる従来技術によれば、一ライン終了信号か
ら次に水平同期信号が出力されるまでの間（以下ブラン
ク時間という）にMPU2の制御下で前記バッファメモリ５
に一走査ライン分の画像データを格納しておき、前記水
平同期信号の出力後前記データをプリンタエンジン側に
吐き出すという動作を繰り返すものである為に、前記バ
ッファメモリ５は必ず一走査ライン分の画像データ数に
対応するメモリー容量が必要となる。

しかしながら近年のようにプリントエンジン側の記録
紙サイズが大型化するに連れ、又高解像度を図る為にド
ット密度をより高密度化するに連れ一走査ライン分のド
ット数も増大しており、この為前記従来技術によれば、
該増大したドット数に合わせてメモリー容量も大にしな
ければならず、必然的にコストアップにつながる。

又記録紙サイズの大型化とともにプリント（走査）速
度が高速化すると、前記ブランク時間が短縮化し、結果
として前記増大したドット数に対応する一走査ライン分
の画像データのバッファメモリ５へのデータ転送が困難
になり、これによりプリント速度の高速化に制限を受け
る事になる。

更に前記バッファメモリ５へのデータ転送はMPU2の制
御下で行われる為に、前記ドット数の増加に対応させて
データ転送時間が長くなればなる程MPU2側で他のアクセ
ス動作を行う事が出来ず、制御動作に大きな制約を受け
る。

という種々の欠点を有す。

本発明は、かかる従来技術の欠点に鑑み、一走査ライ
ンのドット数に対応するメモリ容量を有するバッファメ
モリを用いる事なく前記転送制御動作を可能にし、これ
によりコストダウンを図ったデータ転送制御方法とその
装置に提供する事を目的とする。

又本発明の目的は前記ビデオメモリよりバッファメモ
リへのデータ転送と、バッファメモリよりプリントエン
ジン側へのデータ出力を時分割して交互に行う事なく夫
々並行してリアルタイムに行う事が出来るように構成
し、これにより前記プリント動作時間に加えてバッファ
メモリ５へのデータ転送の為の特別な転送時間の設定を
不要にし、プリント速度の高速化とドット数の高密度化
を容易に達成し得るデータ転送制御方法とその装置を提
供する事にある。

又本発明の他の目的とする所は、記録紙サイズの大型
化やドット密度のより高密度化を図った場合において
も、MPUが高負担化する事なく余裕をもって他の制御動
作を行う事を可能にするよう構成し、これによりシステ
ムの一層の効率化を図ったデータ転送制御方法とその装
置を提供する事にある。

「課題を解決する為の手段」 先ず、前記第１図に示すようにフォントメモリから
（I/Oデバイス３を介して）ビデオメモリ４へのデータ
転送は、システムデータバス20を介して行われるも、ビ
デオメモリ４からレジスタ12へのデータ転送は、システ
ムデータバス20から切離されたローカルデータバス22を
介して行われる。

一方、MPU2はビデオメモリ４と常時アクセス（データ
転送）しているのではなく、前記したように、命令用メ
モリ１やI/Oデバイス３を介してホストや外部フォント
のアクセス動作を適宜行っている。

従って前記システムデータバス20を介してMPU2がビデ
オメモリ４以外のデバイスとアクセスしている間に、前
記システムデータバス20とビデオメモリ４のデータ入出
力端とを切離しても、MPU2の制御動作を行う上で支障が
なく、その間にビデオメモリ４とレジスタ12間をアクセ
スして、レジスタ12に所定データ幅の画像データを格納
する事が可能となる。

そして前記レジスタ12からプリントエンジン側へのデ
ータ出力は、MPU2側で制御されるのではなく、プリント
エンジン側の制御信号（ビデオクロックや水平同期信
号）に基づいて出力されるものである為に、前記データ
出力とレジスタ12への画像データ格納は並行して行う事
が可能となる。

そこで本発明はMPU2がビデオメモリ４以外のデバイス
とアクセスしている事を検知するタイミング制御回路10
を設け、該制御回路10よりの検知信号に基づいてビデオ
メモリ４とシステムデータバス20間を切離し、前記プリ
ントエンジン側のデータ出力と並行して、言い換えれば
プリントエンジン側のデータ出力により生じたメモリ手
段12（レジスタ）内の空き領域にビデオメモリ４より逐
次任意のデータ幅の画像データを転送させる事を特徴と
するものである。

尚、ビデオメモリ４よりメモリ手段12側への画像デー
タの転送は、前記プリントエンジン側のデータ出力と並
行した場合のみ行うのではなく、前記データ出力中と併
せてデータ出力前にも例えば前記ブランク時間中にも転
送してもよく、この方がより効率的である事は言うまで
もない。

「発明の効果」 かかる技術手段によれば、プリントエンジン側のデー
タ出力前とともにデータ出力中にも並行して、該データ
出力により生じたレジスタ内の空き領域に逐次画像デー
タの転送を可能に構成した為に、一走査ラインのドット
数に対応するメモリ容量を有するバッファメモリ５を用
いる必要がなくなり、該前記MPU2のアクセス間隔時間に
プリントエンジン側の出力される画像データを補充する
程度のメモリ容量で足りる為に、前記メモリ手段12のメ
モリ容量を格段に小にする事が出来る。又メモリ手段12
のメモリ容量を小に出来る事は例えばシフトレジスタ等
の採用が可能になり、前記従来技術のように特別にパラ
レルシリアル変換器６を設ける必要がなくなる。

又本発明によれば前記ビデオメモリ４よりのデータ転
送と、プリントエンジン側へのデータ出力を時分割させ
る事なく夫々並行してリアルタイムに行う事が出来る為
に、バッファメモリ５へのデータ転送の為の特別な転送
時間の設定を不要にし、これによりプリント速度の高速
化をドット数の高密度化を容易に達成し得るとともに、
リアルタイムに転送を行う事はアドレス発生切換器７等
の時分割に必要な各種機器を省略する事が出来回路構成
が簡単になる。

又本発明によれば、前記データ転送／データ出力動作
をリアルタイムで行えるとともに前記データ転送はMPU2
と他のデバイスとのアクセス動作と並行して行う事が出
来る為に、その分MPU2の負担が軽減し余裕をもって他の
制御動作を行う事が可能となる。

「実施例」 以下、図面を参照して本発明の好適な実施例を例示的
に詳しく説明する。ただしこの実施例に記載されている
構成部品の寸法、材質、形状、その相対配置などは特に
特定的な記載がない限りは、この発明の範囲をそれのみ
に限定する趣旨ではなく、単なる説明例に過ぎない。

第１図は本発明の実施例に係る画像データ転送制御回
路を示し、前記実施例との差異を中心に説明するに、10
は、MPU2と接続されたシステムデータバス20と、該シス
テムアドレスバス21を介してMPU2よりの転送先／転送元
アドレス情報を各デバイスに付与する制御アドレスバス
23間に介在させたタイミング制御回路で、前記アドレス
情報とシステムデータバス20を介して得られるMPU2のRE
AD/WRITE命令サイクルに基づいて、MPU2がビデオメモリ
４以外のアクセスを検知し、該アクセスしている間に後
記するデータバス切換器11に（本発明の検知信号に対応
する）バス切換信号を送信する。

即ちタイミング制御回路10は第５図に示すように、タ
イミング発生回路111、レジスタ制御回路112、アドレス
デコーダ113、メモリアクセス検出回路114、メモリ制御
回路115、及びビデオメモリ制御回路116からなり、先ず
制御とクロックとMPU2のREAD/WRITE命令サイクルに基づ
いて得られる各種データと制御信号とをタイミング発生
回路111に送信して種々のモードのタイミングを設定し
た後、アドレスデコーダ113により、アドレスデータバ
ス21より得られるアドレス信号についてメモリアクセス
信号をメモリアクセス検出回路114に、又レジスタ制御
命令をレジスタ制御回路112に送信する。

メモリアクセス検出回路114では、アドレスデコーダ1
13を介して得られるメモリアクセス検出信号に基づいて
MPU2と各デバイスとのアクセス状態を検知し、タイミン
グ信号に基づいて各デバイスに制御信号若しくはアクセ
ス信号を送信する。

一方レジスタ制御回路112では、レジスタ12よりエン
ジン側に吐き出されたビデオ信号（レジスタ信号）に基
づいてレジスタ12内に空きがあるか否かを判断した後、
該レジスタ12の空き状態を示すレジスタ状態信号をメモ
リ制御回路115に送信する。

メモリ制御回路115は前記レジスタ状態信号に基づい
てレジスタ12に空きがあった場合にビデオメモリアクセ
ス信号をビデオメモリ制御回路116に送出して、レジス
タ12に書き込み可能である事を知らせる。

ビデオメモリ制御回路116ではメモリアクセス検出回
路よりのアクセス信号に基づいてMPU2がビデオメモリ４
以外のデバイスとアクセスしていない場合に、データバ
ス切換器11にデータバス切換信号を送出するとともに、
ビデオメモリ４に送出されるビデオメモリ制御信号に基
づいて該メモリ４とレジスタ間をアクセスさせる。かか
る作用については後記する。

元に戻りデータバス切換器11はシステムデータバス20
とビデオメモリ４のデータ入出力端間に介在させた双方
向性のバス切換器で、常態においてはゲート11a、11bが
開放されゲート11c、11dに閉じられている為に、システ
ムアドレスバス21−タイミング制御回路10−制御アドレ
スバス23を介して、MPU2より得られる転送先アドレスを
ビデオメモリ４に付与する事により、I/Oデバイス３を
介してフォントメモリから読み出された画像パターンを
前記指定アドレス領域に書き込む事が可能となり、一方
MPU2がビデオメモリ４以外をアクセスした場合において
は、前記したようにタイミング制御回路10よりバス切換
信号をデータバス切換器11に、又ビデオメモリ制御信号
をビデオメモリ４に送信する事によりゲート11cが開放
されゲート11a,11d,11bが閉じられ、これにより前記ビ
デオメモリ４に組込まれた転送制御部によりアドレス更
新をしながらレジスタ12の空き領域内に、所定データ幅
例えば１バイト分の画像データを転送する事が可能とな
る。

レジスタ12は例えば８バイト程度のメモリ容量を有す
るレジスタとシフトレジスタで構成され、プリントエン
ジン側よりのビデオロックに基づいてシリアルにデータ
出力する事が可能となる。

次に本実施例の制御動作を第２図のタイムチャート図
に基づいて説明する。

先ずｎ行目の印字を開始するまでの間に、言い換えれ
ばプリントエンジン側より一ライン終了信号発振後次の
水平同期信号が出力されるまでの間に一走査ライン分の
画像データの転送は不要であるが、少なくとも１以上の
画像データが格納されている事が必要である為に、MPU2
がビデオメモリ４以外でデバイスとアクセスしている間
（Ａ）にバス切換器のゲートを切り替えて、一又は複数
の画像データをレジスタ12に格納する。

そして水平同期信号が出力されると、これと同期した
ビデオクロック信号に基づいてレジスタ12に格納された
画像データをシリアルにプリントエンジン側に出力す
る。

そして該出力と並行してMPU2がビデオメモリ４以外を
アクセスした場合（Ａ）にタイミング制御回路10より切
換信号とビデオ制御信号を出す事によりレジスタ12の空
き領域内に、所定データ幅の画像データが転送される。

尚レジスタ12内の画像データはMPU2がビデオメモリ４
以外をアクセスしたか否かとは無関係に、ビデオクロッ
クに従って規則的に出力されるものである為に、前記ア
クセスサイクル（Ａ→Ｂ→Ａ）が長くなった場合は、レ
ジスタ12内のデータ全てを吐き出してしまう恐れがあ
る。（第２図斜線で示す部分） そこでそのような恐れがないように、或る程度レジス
タ12のメモリ容量を大にしてストア機能をもたせる必要
がある。

【図面の簡単な説明】

第１図及び第２図は本発明の実施例に係るページプリン
タの画像データ転送制御回路、第３図及び第４図は従来
技術に係るページプリンタの画像データ転送制御回路
で、夫々第１図及び第３図は回路ブロック図、第２図及
び第４図はタイムチャート図である。 第５図は第１図に組み込まれたタイミング制御回路の詳
細構成を示す回路ブロック図である。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−163657（ＪＰ，Ａ) 特開 昭63−10224（ＪＰ，Ａ) 特開 昭61−201565（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G06F 3/12

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】システムデータバスを介してMPUとアクセ
   ス可能に構成したビデオメモリに格納された任意のデー
   タ幅の画像データを、前記システムデータバスと切離さ
   れた第２のデータバスを介してメモリ手段に一時記憶し
   た後、プリントエンジン側の制御信号に基づいてシリア
   ルに出力させる画像データ転送制御方法において、 MPUがビデオメモリ以外のデバイスとアクセスしている
   間に、前記ビデオメモリとシステムデータバス間を切離
   し、前記プリントエンジン側のデータ出力中においても
   これと並行して、ビデオメモリよりメモリ手段側に画像
   データを転送可能に構成した事を特徴とするページプリ
   ンタの画像データ転送制御方法。
2. 【請求項２】システムデータバスを介してMPUとアクセ
   ス可能に構成したビデオメモリと、該ビデオメモリに格
   納された任意のデータ幅の画像データを、前記システム
   データバスと切離された第２のデータバスを介して一時
   記憶するメモリ手段とを有し、該メモリ手段に格納され
   た画像データをプリントエンジン側の制御信号に基づい
   てシリアルに出力可能に構成した画像データ転送制御装
   置において、 MPUがビデオメモリ以外のデバイスとアクセスしている
   事を検知するタイミング制御回路と、該タイミング制御
   回路よりの検知信号に基づいてビデオメモリとシステム
   データバス間を切離すバス切換手段を設け、該バス切換
   手段を介してビデオメモリよりメモリ手段側に任意のデ
   ータ幅の画像データを転送可能に構成した事を特徴とす
   るページプリンタの画像データ転送制御装置。