JPH0362219A - ページプリンタの画像データ転送制御方法とその装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は画像データ転送制御方式に係り、特にビデオメ
モリにドツトパターン状に展開した画像データをメモリ
手段を介してプリントエンジン側にシリアル出力させて
所定のプリント動作を行うようにしたページプリンタに
用いる画像データ転送制御方式に関する。

「従来の技術」 従来より、ＭＰＵの制御下で一ページ若しくは所定バン
ド幅の画像データをビデオメモリにドツト状に展開した
後、所定のビデオクロック信号に基づいて前記メモリ内
に格納されたデータを−スキャンライン毎に順次シリア
ル変換しながらプリンタエンジン側に出力させて所定の
プリント動作を行うようにしたページプリンタは公知で
あり、この種のプリンタに用いる制御回路を例えば第３
図に基づいて簡単に説明するに、ｌはプリント制御に必
要な所定の命令プログラムが格納されている命令メモリ
、２は前記命令プログラムに基づいて所定の画像データ
転送制御等を実行するマイクロプロセッサ（以下ＭＰＵ
という）、３は該ＭＰＵ２とホストコンピュータ、ＩＣ
カード化されたフォントメモリその他の外部デバイス（
いずれも不図示）とアクセスさせるＩ１０デバイス、４
は一ページ分若しくは所定バンド幅の画像データがドツ
ト展開可能なメモリ領域を有するビデオメモリで、これ
らはいずれもシステムデータバス２０、及びアドレスバ
ス２１を介して接続され、先ずＭＰＵ２の命令サイクル
に基づいて文字コードに対応するアドレスをＩ１０デバ
イス３を介してフォントメモリに付与する事により所定
の文字パターンを証み出し、次に前記命令サイクルを切
り替えてＭＰＵ２より転送先アドレスをビデオメモリ４
に付与する事により該メモリ４内の指定アドレス領域に
前記文字パターンが書き込まれ、以下前記ビデオメモリ
４に組込まれた転送制御部によりアドレス更新をしなが
ら一ページ若しくは所定バンド幅の画像データをビデオ
メモリ４にドツト状に展開する。

一方、ビデオメモリ４の読出し側には、前記システムデ
ータ／ヘス２０から切離されたローカルデータバス２２
を介して直列的に一ラインバッファメモリ５とパラレル
シリアル変換器６が接続されており、その制御動作を第
４図に示すタイムチャート図に基づいて時系列的に説明
するに、先ず一走査ライン分の画像データ全てがプリン
タエンジン側に出力された事を知らせる一ライン終了信
号を、アドレス発生切換器７を介してＭＰＵ２側に出力
すると、該切換器７を介して画像データの転送先アドレ
スが前記バッファメモリ５に付与され、走査ライン分の
画像データが該バッファメモリ５に格納される。

前記格納後プリントエンジン側より水平同期信号が出力
されると、これと同期したビデオクロックに基づいて、
バッファメモリ５に格納された画像データをパラレルシ
リアル変換器６によりシリアル変換させながらプリント
エンジン側に出力させる。モして一走査ライン分の画像
データ全てがプリンタエンジン側に出力されると一ライ
ン終了信号をＭＰＵ２・側に出力し、前記動作を繰り返
す。

「発明が解決しようとする課題」 従ってかかる従来技術によれば、−ライン終了信号から
次に水平同期信号が出力されるまでの間（以下ブランク
時間という）にＭＰＵ２の制御下で前記バッファメモリ
５に一走査ライン分の画像データを格納しておき、前記
水平同期信号の出力後前記データをプリンタエンジン側
に吐き出すという動作を繰り返すものである為に、前記
バッファメモリ５は必ず一走査ライン分の画像データ数
に対応するメモリー容量が必要となる。

しかしながら近年のようにプリントエンジン側の記録紙
サイズが大型化するに連れ、又高解像度を図る為にドツ
ト密度をより高密度化するに連れ一走査ライン分のドツ
ト数も増大しており、この為前記従来技術によれば、該
増大したドツト数に合わせてメモリー容量も大にしなけ
ればならず、必然的にコストアー７プにつながる。

又記録紙サイズの大型化とともにプリント（疋介）速度
が高速化すると、前記ブランク時間が短縮化し、結果と
して前記増大したドツト数に対応する一走売ライン分の
画像データのバッファメモリ５へのデータ転送が困難に
なり、これによりプリント速度の高速化に制限を受ける
事になる。

史に前記バッファメモリ５へのデータ転送はＭＰＵ２の
制御下で行われる為に、前記ドツトｅの増加に対応させ
てデータ転送時間が長くなればなる程ＭＰＵ２側で他の
アクセス動作を行う事が出来ず、制御動作に大きな制約
を受ける。

という種々の欠点を有す。

本発明は、かかる従来技術の欠点に鑑み、−走査ライン
のドツト数に対応するメモリ容量を有するバッファメモ
リを用いる事なく前記転送制御動作を可能にし、これに
・よりコストダウンを図ったデータ転送制御方式とその
装置を提供する事を目的とする。

又本発明の目的は前記ビデオメモリよりバッファメモリ
へのデータ転送と、バッファメモリよりプリントエンジ
ン側へのデータ出力を時分割して交互に行う事なく夫々
並行してリアルタイムに行う事が出来るように構威し、
これにより前記プリント動作時間に加えてバッファメモ
リ５へのデータ転送の為の特別な転送時間の設定を不要
にし、プリント速度の高速化とドツト数の高密度化を容
易に達威し得るデータ転送制御方式とその装置を提供す
る事にある。

又本発明の他の目的とする所は、記録紙サイズの大型化
やドツト密度のより高密度化を図った場合においても、
ＭＰＵが高負担化する事なく余裕をもって他の制御動作
を行う事を可能にするよう構成し、これによりシステム
の一層の効率化を図ったデータ転送制御方式とその装置
を提供する事にある。

「課題を解決する為の手段」 先ず、前記第１図に示すようにフォントメモリから（■
１０デバイス３を介して）ビデオメモリ４へのデータ転
送は、システムデータバス２０を介して行われるーも、
ビデオメモリ４からレジスタ１２へのデータ転送は、シ
ステムデータバス２０から切離されたローカルデータバ
ス２２を介して行われる。

一方、ＭＰＵ２はビデオメモリ４と常時アクセス（デー
タ転送）しているのではなく、前記したように、命令用
メモリ１やＩ１０デバイス３を介してホストや外部フォ
ントとのアクセス動作を、適宜行っている。

従って前記システムデータバス２０を介してＭＰＵ２が
ビデオメモリ４以外のデバイスとアクセスしている間に
、前記システムデータバス２０とビデオメモリ４のデー
タ入出力端とを切離しても、ＭＰＵ２の制御動作を行う
上で支障がなく、その間にビデオメモリ４とレジスタ１
２間をアクセスして、レジスタ１２に所定データ幅の画
像データを格納する事が可能となる。

そして前記レジスタ１２からプリントエンジン側へのデ
ータ出力は、ＭＰＵ２側で制御されるのではなく、プリ
ントエンジン側の制御信号（ビデオクロックや水平同期
信号）に基づいて出力されるものである為に、前記デー
タ出力とレジスタ１２への画像データ格納は並行して行
う事が可能となる。

そこで本発明はＭＰＵ２がビデオメモリ４以外のデバイ
スとアクセスしているコ１４を検知するタイミング制御
回路ｌＯを設け、該制御回路１０よりの検知信号に基づ
いてビデオメモリ４とシステムデータバス２０間を切離
し、前記プリントエンジン側のデータ出力と並行して、
言い換えればプリントエンジン側のデータ出力により生
じたメモリ手段１２（レジスタ）内の空き領域にビデオ
メモリ４より逐次任意のデータ幅の画像データを転送さ
せる事を特徴とするものである・ 尚、ビデオメモリ４よりメモリ手段１２側への画像デー
タの転送は、前記プリントエンジン側のデータ出力と並
行した場合のみ行うのではなく、前記データ出力中と併
せてデータ出力前にも例えば前記ブランク時間中にも転
送してもよく、この方がより効率的である事は言うまで
もない。

「発明の効果」 かかる技術手段によれば、プリントエンジン側のデータ
出力前とともにデータ出力中にも並行して、該データ出
力により生じたレジスタ内の空き領域に逐次画像データ
の転送を可能に構成した為に、−走査ラインのドツト数
に対応するメモリ容品・を有するバッファメモリ５を用
いる必要がなくなり、該前記ＭＰＵ２のアクセス間隔時
間にプリントエンジン側の出力される画像データを補充
する程度のメモリ容量で足りる為に、前記メモリ手段１
２のメモリ容量を格段に小にする事が出来る。

又メモリ手段１２のメｔり容量を小に出来る事は例えば
シフトレジスタ等の採用が可能になり、前記従来技術の
ように特別にパラレルシリアル変換器６を設ける必要が
なくなる。

又本発明によれば前記ビデオメモリ４よりのデータ転送
と、プリントエンジン側へのデータ出力を時分割させる
事なく夫々並行してリアルタイムに行う事が出来る為に
、バッファメモリ５へのデータ転送の為の特別な転送時
間の設定を不要にし、これによりプリント速度の高速化
とドツト数の高密度化を容易に達威し得るとともに、リ
アルタイムに転送を行う事はアドレス発生切換器７等の
時分割に必要な各種機器を省略する事が出来回路構成が
簡単になる。

又本発明によれば、前記データ転送／データ出力動作を
リアルタイムで行えるとともに前記データ転送はＭＰＵ
２と他のデバイスとのアクセス動作と並行して行う事が
出来る為に、その分ＭＰＵ２の負担が軽城し余裕をもっ
て他の制御動作を行う事が可能となる。

「実施例」 以下、・図面を参照して本発明の好適な実施例を例示的
に詳しく説明する。ただしこの実施例に記載されている
構成部品の寸法、材質、形状、その相対配置などは特に
特定的な記載がない限りは、この発明の範囲をそれのみ
に限定する趣旨ではなく、単なる説明例に過ぎない。

第１図は本発明の実施例に係る画像データ転送制御回路
を示し、前記実施例との差異を中心に説明するに、１１
は、ＭＰＵ２と接続されたシステムアドレスバス２０と
、該システムアドレスバス２１を介してＭＰＵ２よりの
転送先／転送元アドレス情報を各デバイスに付与する制
御アドレスバス２３間に介在させたタイミング制御回路
で、前記アドレス情報とシステムデータバス２０を介し
て得られるＭＰＵ２のＲＥＡＤ／すＲＩＴＥ命令サイク
ルに基づいて、ＭＰＵ２がビデオメモリ４以外のアクセ
スを検知し、該アクセスしている間に後記するデータバ
ス切換器１０に（本発明の検知信号に対応する）バス切
換信号を送信する。

即ちタイミング制御回路１１は第５図に示すように、タ
イミング発生回路１１１．、レジスタ制御回路１１２　
、　アドレスデコーダ１１３　、メモリアクセス検出回
路１１４．、メモリ制御回路１１５、及びビデオメモリ
制御回路１１８からなり、先ず制御クローＩりとＭＰＵ
２のＲＥＡＤ／ＷＲＩＴＥ命令サイクルに基づいて得ら
れる各種データと制御信号とをタイミング発生回路１１
１に送信して種々のモードのタイミングを設定した後、
アドレスデコーダ１１３により、アドレスデータバス２
１より得られるアドレス信号に基づいてメモリアクセス
信号をメモリアクセス検出回路１１４に、又レジスタ制
御命令をレジスタ制御回路１１２に送信する。

メモリアクセス検出回路１１４では、アドレスデコーダ
１１３を介して得られるメモリアクセス検出信号に基づ
いてＭＰＵ２と各デバイスとのアクセス状態を検知し、
タイミング信号に基づいて各デバイスに制御信号若しく
はアクセス信号を送信する。

一方レジスタ制御回路１１２では、レジスタ１２よリエ
ンジン側に吐き出されたビデオ信号（レジスタ信号）に
基づいてレジスタ１２内に空きがあるか否かを判断した
後、該レジスタ１２の空き状態を示すレジスタ状態信号
をメモリ制御回路１１５に送信する。

メモリ制御回路は前記レジスタ状態信号に基づいてレジ
スタ１２に空きがあった場合にビデオメモリアクセス信
号をビデオメモリ制御回路ｌ１８に送出し−、レジスタ
１２に書き込み可能である事を知らせる。

ビデオメモリ制御回路１１Ｂではメモリアクセス検出回
路よりのアクセス信号に基づいてＭＰＵ：カヒテオメモ
リ４以外のデバイスとアクセスしていいない場合に、デ
ータバス切換器１０にデータバス切換信号を送出すると
ともに、ビデオメモリ４に送出されるビデオメモリ制御
信号に基づいて該メモリ４とレジスタ間をアクセスさせ
る。かかる作用については後記する。

元に戻りデータバス切換器ｌＯはシステムデータバス２
０とビデオメモリ４のデータ入出力端間に介在させた双
方向性のバス切換器で、常態においてはゲートｌＯａ　
ｌＯｂが開放されゲートｔｏｅ、ｌｏｄが閉じられてい
る為に、システムアドレスバス２１−タイミング制御回
路１〇−制御アドレスライン２３を介して、ＭＰＵ２よ
り得られる転送先アドレスをビデオメモリ４に付与する
事により、！１０デバイス３を介してフォントメモリか
ら読み出された画像パターンを前記指定アドレス領域に
書き込む事が可能となり、一方ＭＰＵ２がビデオメモリ
４以外をアクセスした場合においては、前記したように
タイミング制御回路！！よりバス切換信号をデータバス
切換器ｌＯに、又ビデオメモリ制御信号をビデオメモリ
４に送信する事によりゲートｌＯｃが開放されゲート１
０ａ　１０ｄ、１０ｂが閉じられ、これにより前記ビデ
オメモリ４に組込まれた転送制御部によりアドレス更新
をしながらレジスタ１２の開き領域内に、所定データ幅
例えば１バイト分の画像データを転送する事が可能とな
る。

レジスタ１２は例えば８バイト程度のメモリ容量を有す
るシフトレジスタ１２で構成され、プリントエンジン側
よりのビデオクロックに基づいてシリアルにデータ出力
する事が可能となる。

次に本実施例の制御動作を第２図のタイムチャート図に
基づいて説明する。

先ずｎ行目の印字を開始するまでの間に、言い換えれば
プリントエンジン側よリーライン終了信号発振後次の水
平同期信号が出力されるまでの間に一走査うイン分の画
像データの転送は不要であるが、少なくとも１以上の画
像データが格納されている事が必要である為に、ＭＰＵ
２がビデオメモリ４以外でデバイスとアクセスしている
間（Ａ）にバス切換器のゲートを切り替えて、−又は複
数の画像データをレジスタ１２に格納する。

そして水平同期信号が出力されると、これと同期したビ
デオクロック信号に基づいてレジスタ１２に格納された
画像データをシリアルにプリントエンジン側に出力する
。

そして該出力と並行してＭＰＵ２がビデオメモリ４以外
をアクセスした場合（Ａ）にタイミング制御回路ｌＯよ
り切換信号とビデオ制御信号を出す事によりレジスタ１
２の空き領域内に、所定データ幅の画像データが転送さ
れる。

尚レジスタ１２内の画像データはＭＰＵ２がビデオメモ
リ４以外をアクセスしたか否かとは無関係に、ビデオク
ロックに従って規則的に出力されるものである為に、前
記アクセスサイクル（Ａ−Ｂ→Ａ）が長くなった場合は
、レジスタ１２内のデータ全てを吐き出してしまう恐れ
がある。（第２図斜線で示す部分） そこでそのような恐れがないように、成る程度レジスタ
１２のメモリ容量を大にしてストア機能をもたせる必要
がある。

【図面の簡単な説明】

第１図及び第２図は本発明の実施例に係るページプリン
タの画像データ転送制御回路、第３図及び第４図は従来
技術に係るページプリンタの画像データ転送制御回路で
、夫々第１図及び第３図は回路ブロック図、第２図及び
第４図はタイムチャート図である。 第５図は第１図に組み込まれたタイミング制御回路の詳
細構成を示す回路ブロック図である。

Claims (1)

【特許請求の範囲】
1. １）システムデータバスを介してＭＰＵとアクセス可能
   に構成したビデオメモリに格納された任意のデータ幅の
   画像データを、前記システムデータバスと切離された第
   ２のデータバスを介してメモリ手段に一時記憶した後、
   プリントエンジン側の制御信号に基づいてシリアルに出
   力させる画像データ転送制御方式において、ＭＰＵがビ
   デオメモリ以外のデバイスとアクセスしている間に、前
   記ビデオメモリとシステムデータバス間を切離し、前記
   プリントエンジン側のデータ出力中においてもこれと並
   行して、ビデオメモリよりメモリ手段側に画像データを
   転送可能に構成した事を特徴とするページプリンタの画
   像データ転送制御方式２）システムデータバスを介して
   ＭＰＵとアクセス可能に構成したビデオメモリと、該ビ
   デオメモリに格納された任意のデータ幅の画像データを
   、前記システムデータバスと切離された第２のデータバ
   スを介して一時記憶するメモリ手段とを有し、該メモリ
   手段に格納された画像データをプリントエンジン側の制
   御信号に基づいてシリアルに出力可能に構成した画像デ
   ータ転送制御装置において、ＭＰＵがビデオメモリ以外
   のデバイスとアクセスしている事を検知するタイミング
   制御回路と、該タイミング制御回路よりの検知信号に基
   づいてビデオメモリとシステムデータバス間を切離すバ
   ス切換手段を設け、該バス切換手段を介してビデオメモ
   リよりメモリ手段側に任意のデータ幅の画像データを転
   送可能に構成した事を特徴とするページプリンタの画像
   データ転送制御装置