JPH0425552B2 - - Google Patents
Info
- Publication number
- JPH0425552B2 JPH0425552B2 JP57146180A JP14618082A JPH0425552B2 JP H0425552 B2 JPH0425552 B2 JP H0425552B2 JP 57146180 A JP57146180 A JP 57146180A JP 14618082 A JP14618082 A JP 14618082A JP H0425552 B2 JPH0425552 B2 JP H0425552B2
- Authority
- JP
- Japan
- Prior art keywords
- raster
- display
- line
- memory
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 21
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
（Ｉ） 技術分野
本発明は表示ラスタのスタートアドレスを変更
ことによりスクロールを行なうラスタスキヤン型
表示装置に関するものである。
ことによりスクロールを行なうラスタスキヤン型
表示装置に関するものである。
（） 従来技術
近年オフイスにコンピユータが導入され、
CRT表示装置はEDP要員だけでなく一般の人々
にも使用される頻度が高まつている。そこで
CRT表示装置は文字表示機能の他に、より使い
易く、一般の人々にもなじみやすいマン・マシン
インターフエイスが要求されている。その機能の
一つにスムーズスクロールがある。スムーズスク
ロールはビデオRAMの表示スタートアドレスを
ラスタ単位に適度の時間差を取りながら変更させ
ることにより、見かけ上スライドが動くようにス
クロールする。しかし充分なスムーズスクロール
を行なうためには、ビデオメモリを表示１画面分
と更に少なくとも文字１ライン分以上必要とす
る。すなわち文字パターンを表示行分プラス１行
の展開を行なつてから、表示ラスタスタートアド
レスをラスタずつ時間差を取りながら進める必要
がある。
CRT表示装置はEDP要員だけでなく一般の人々
にも使用される頻度が高まつている。そこで
CRT表示装置は文字表示機能の他に、より使い
易く、一般の人々にもなじみやすいマン・マシン
インターフエイスが要求されている。その機能の
一つにスムーズスクロールがある。スムーズスク
ロールはビデオRAMの表示スタートアドレスを
ラスタ単位に適度の時間差を取りながら変更させ
ることにより、見かけ上スライドが動くようにス
クロールする。しかし充分なスムーズスクロール
を行なうためには、ビデオメモリを表示１画面分
と更に少なくとも文字１ライン分以上必要とす
る。すなわち文字パターンを表示行分プラス１行
の展開を行なつてから、表示ラスタスタートアド
レスをラスタずつ時間差を取りながら進める必要
がある。
一方ビデオRAMの大きさは、ハードウエアと
ソフトウエアの両面から考えると、２のべき乗値
を取ることが望ましい。すなわち必要な画素数を
含む形で16Kバイト、32Kバイトの様に設定す
る。ここで32KバイトのビデオRAMがあると仮
定した場合この条件下で640×400（１文字ボツク
スを８×16ドツトとし、80文字×25行）の画素数
を持つ表示を行うとする。すると、ビデオRAM
は約９ラスタ余るが、文字１行分には不足する。
この様な条件の下でスクロールを行うためには、
１行分のスクロールを終了してから最下位行に新
文字パターンを展開することになり、最下位行の
文字数により文字パターンの展開時間が異り、従
つて全体のスクロー速度にムラが生じみにくくな
り充分なスムーズスクロールとは言いがたくな
る。
ソフトウエアの両面から考えると、２のべき乗値
を取ることが望ましい。すなわち必要な画素数を
含む形で16Kバイト、32Kバイトの様に設定す
る。ここで32KバイトのビデオRAMがあると仮
定した場合この条件下で640×400（１文字ボツク
スを８×16ドツトとし、80文字×25行）の画素数
を持つ表示を行うとする。すると、ビデオRAM
は約９ラスタ余るが、文字１行分には不足する。
この様な条件の下でスクロールを行うためには、
１行分のスクロールを終了してから最下位行に新
文字パターンを展開することになり、最下位行の
文字数により文字パターンの展開時間が異り、従
つて全体のスクロー速度にムラが生じみにくくな
り充分なスムーズスクロールとは言いがたくな
る。
（） 目的
本発明は上述のような従来技術の欠点に鑑み提
案されるものであり、その目的は補助回路とし
て、ビデオメモリと独立に文字パターンを展開す
るメモリ（パターンメモリ）を備え、予め文字パ
ターンの展開を行つておくことにより、スムーズ
スクロールを一定速度で実現することにある。
案されるものであり、その目的は補助回路とし
て、ビデオメモリと独立に文字パターンを展開す
るメモリ（パターンメモリ）を備え、予め文字パ
ターンの展開を行つておくことにより、スムーズ
スクロールを一定速度で実現することにある。
（） 実施例
以下、本発明の実施例を図面に基づいて詳細に
説明する。
説明する。
第１図、第２図は本発明のCRT表示装置の一
実施例を示すブロツク図である。
実施例を示すブロツク図である。
第１図においてCPU１はマイクロプロセツサ
であり、バスラインl1を介し各種制御信号、デー
タ信号、アドレス信号を各種機器に所定のタイミ
ングで送給して各種機器を制御する。CRTコン
トローラ２はCPU1の制御の下に信号線２ａを介
してマルチプレクサ３を駆動して、ビデオRAM
４の任意のアドレスを表示ラスタのスタートアド
レスとして設定する。更に表示ラスタのスタート
アドレスより１画面分のビデオRAMを読み出
し、並直列信号のビツトパターンに変換してビデ
オコントローラ６を介してCRT７に送り表示す
る。なお、ビデオコントローラ６はCRTコント
ローラ２により信号線２ｂを介して制御される。
ライン文字パターン展開回路８はビデオRAMと
は独立なパターンメモリ１１を少なくとも１ライ
ン分有し、パターン展開終了時スクロールコント
ロール回路９を起動する。スクロールコントロー
ル回路９はライン文字パターン展開回路８のパタ
ーンメモリ１１をスクロール時１ラスタずつビデ
オRAMに転送する。同時にCRTコントローラ２
の表示ラスタのスタートアドレスを変更すること
により、スクロールを実行する。なお、ビデオ
RAM上の書込みアドレスは、スクロール後の
CRT画面の最終ラスタの読み出される所とする。
であり、バスラインl1を介し各種制御信号、デー
タ信号、アドレス信号を各種機器に所定のタイミ
ングで送給して各種機器を制御する。CRTコン
トローラ２はCPU1の制御の下に信号線２ａを介
してマルチプレクサ３を駆動して、ビデオRAM
４の任意のアドレスを表示ラスタのスタートアド
レスとして設定する。更に表示ラスタのスタート
アドレスより１画面分のビデオRAMを読み出
し、並直列信号のビツトパターンに変換してビデ
オコントローラ６を介してCRT７に送り表示す
る。なお、ビデオコントローラ６はCRTコント
ローラ２により信号線２ｂを介して制御される。
ライン文字パターン展開回路８はビデオRAMと
は独立なパターンメモリ１１を少なくとも１ライ
ン分有し、パターン展開終了時スクロールコント
ロール回路９を起動する。スクロールコントロー
ル回路９はライン文字パターン展開回路８のパタ
ーンメモリ１１をスクロール時１ラスタずつビデ
オRAMに転送する。同時にCRTコントローラ２
の表示ラスタのスタートアドレスを変更すること
により、スクロールを実行する。なお、ビデオ
RAM上の書込みアドレスは、スクロール後の
CRT画面の最終ラスタの読み出される所とする。
第２図は第１図におけるライン文字パターン展
開回路８とスクロールコントロール回路９の関係
をより詳細に示すブロツク図である。ライン文字
展開回路８は文字パターン展開回路１０と２つの
１ラインパターンメモリ１１と、ステータス１２
の３つのブロツクから構成されている。文字パタ
ーン展開回路１０はバスラインl1を介してCPUか
らの文字表示要求を受けると２つの１ラインパタ
ーンメモリ１１のうち空の１つのメモリを割り当
て、CPUから送られてくる文字コードをビツト
パターンに記憶して展開する。次に１ライン終了
コード（CR／LF）をCPUから受けると、スクロ
ールコントロール回路９に文字パターンバツフア
フイルドを知らせる。文字パターン展開回路１０
は、他のメモリが空ならば再び文字受信可能な状
態に戻る。メモリが２つとも空でない（ビジー状
態）場合ステータス１２を通して、CPUに対し
ビジー状態を通知する。
開回路８とスクロールコントロール回路９の関係
をより詳細に示すブロツク図である。ライン文字
展開回路８は文字パターン展開回路１０と２つの
１ラインパターンメモリ１１と、ステータス１２
の３つのブロツクから構成されている。文字パタ
ーン展開回路１０はバスラインl1を介してCPUか
らの文字表示要求を受けると２つの１ラインパタ
ーンメモリ１１のうち空の１つのメモリを割り当
て、CPUから送られてくる文字コードをビツト
パターンに記憶して展開する。次に１ライン終了
コード（CR／LF）をCPUから受けると、スクロ
ールコントロール回路９に文字パターンバツフア
フイルドを知らせる。文字パターン展開回路１０
は、他のメモリが空ならば再び文字受信可能な状
態に戻る。メモリが２つとも空でない（ビジー状
態）場合ステータス１２を通して、CPUに対し
ビジー状態を通知する。
スクロールコントロール回路９は、ラスタ転送
回路１３と、加算器１４と、表示ラスタアドレス
レジスタ１５の３つのブロツクから構成される。
ラスタ転送回路１３は文字パターン展開回路１０
より１ライン文字パターンメモリフイルドの通知
を受けると起動し、ラスタ単位でメモリよりビデ
オRAMへラスタ・データの転送を行なう。ビデ
オRAM転送アドレスは表示ラスタスタートアド
レスレジスタ１５より表示ラスタスタートアドレ
スレジスタ＋ｎで決定される。ｎは総表示ラスタ
×１ラスタバイト数で決定される値である。１ラ
スタの転送が終了した時加算器１４を起動し、表
示ラスタスタートアドレスレジスタ１５を加算値
とする。但し、加算値は１ラスタのバイト数であ
り、予め設定されているものとする。表示ラスタ
スタートアドレスレジスタ１５は更新される度に
CRTコントローラ２へ送信されCRTコントロー
ラ２は表示アドレスを更新する。ラスタ転送回路
１３は１文字のラスタ数だけで上記処理を繰り返
し、１ライン文字パターンメモリの内容を全て転
送後処理終了を文字パターン展開回路１０へ通知
する。
回路１３と、加算器１４と、表示ラスタアドレス
レジスタ１５の３つのブロツクから構成される。
ラスタ転送回路１３は文字パターン展開回路１０
より１ライン文字パターンメモリフイルドの通知
を受けると起動し、ラスタ単位でメモリよりビデ
オRAMへラスタ・データの転送を行なう。ビデ
オRAM転送アドレスは表示ラスタスタートアド
レスレジスタ１５より表示ラスタスタートアドレ
スレジスタ＋ｎで決定される。ｎは総表示ラスタ
×１ラスタバイト数で決定される値である。１ラ
スタの転送が終了した時加算器１４を起動し、表
示ラスタスタートアドレスレジスタ１５を加算値
とする。但し、加算値は１ラスタのバイト数であ
り、予め設定されているものとする。表示ラスタ
スタートアドレスレジスタ１５は更新される度に
CRTコントローラ２へ送信されCRTコントロー
ラ２は表示アドレスを更新する。ラスタ転送回路
１３は１文字のラスタ数だけで上記処理を繰り返
し、１ライン文字パターンメモリの内容を全て転
送後処理終了を文字パターン展開回路１０へ通知
する。
（） 効果
以上述べたごとく本発明によれば、ビデオメモ
リの大きさに係りなくスムーズスクロールを一定
の速度で行うことができる。更にCPUはスクロ
ールを意識することなく、単にステータスのビジ
ーチエツクだけを行いながら文字コードを送出す
るだけでよい。このためソフトウエアへの負荷も
減少する効果がある。
リの大きさに係りなくスムーズスクロールを一定
の速度で行うことができる。更にCPUはスクロ
ールを意識することなく、単にステータスのビジ
ーチエツクだけを行いながら文字コードを送出す
るだけでよい。このためソフトウエアへの負荷も
減少する効果がある。
第１図は本発明の実施例を説明するためのブロ
ツク図、第２図はライン文字展開回路とスクロー
ルコントロール回路のブロツク図である。 ここで、２……CRTコンントローラ、４……
ビデオRAM、８……ライン文字パターン展開回
路、９……スクロールコントロール回路、１０…
…文字パターン展開回路、１１……１ライン文字
パターンバツフア、１４……加算機、１５……表
示ラスタスタートアドレスレジスタである。
ツク図、第２図はライン文字展開回路とスクロー
ルコントロール回路のブロツク図である。 ここで、２……CRTコンントローラ、４……
ビデオRAM、８……ライン文字パターン展開回
路、９……スクロールコントロール回路、１０…
…文字パターン展開回路、１１……１ライン文字
パターンバツフア、１４……加算機、１５……表
示ラスタスタートアドレスレジスタである。
Claims (1)
- 【特許請求の範囲】 １ ビデオメモリに記憶された表示すべき情報を
スクロールする表示装置において、 ビデオメモリと独立に少なくとも１文字列のド
ツト単位で展開したドツトパターン情報を記憶す
るパターンメモリと、 該パターンメモリよりドツト単位に展開された
ドツトパターン情報をドツトライン単位で前記ビ
デオメモリに更新ドツトラインとして転送する転
送手段と、 該転送手段による転送後に、前記ビデオメモリ
のスタートアドレスをドツトライン単位で更新す
る制御手段とを有する表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57146180A JPS5936288A (ja) | 1982-08-25 | 1982-08-25 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57146180A JPS5936288A (ja) | 1982-08-25 | 1982-08-25 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5936288A JPS5936288A (ja) | 1984-02-28 |
| JPH0425552B2 true JPH0425552B2 (ja) | 1992-05-01 |
Family
ID=15401940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57146180A Granted JPS5936288A (ja) | 1982-08-25 | 1982-08-25 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5936288A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2535841B2 (ja) * | 1986-09-16 | 1996-09-18 | 日本電気株式会社 | 表示制御装置 |
-
1982
- 1982-08-25 JP JP57146180A patent/JPS5936288A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5936288A (ja) | 1984-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4947342A (en) | Graphic processing system for displaying characters and pictures at high speed | |
| US4642794A (en) | Video update FIFO buffer | |
| US7019751B2 (en) | Graphic processing apparatus and method | |
| US5299310A (en) | Flexible frame buffer for raster output devices | |
| JP2548765B2 (ja) | 表示装置 | |
| JPS5952286A (ja) | ビデオｒａｍ書込み制御方式 | |
| US4924432A (en) | Display information processing apparatus | |
| JPH0425552B2 (ja) | ||
| US5949442A (en) | Display device in which display information is smoothly scrolled | |
| JPH07210693A (ja) | ビデオサブシステムおよびデータ圧縮方法 | |
| JPH0553548A (ja) | デイスプレイ制御装置 | |
| JPS60217387A (ja) | Ｃｒｔ表示装置 | |
| JP3145460B2 (ja) | 印刷データ転送制御方法 | |
| JP2878719B2 (ja) | ページプリンタの画像データ転送制御方法とその装置 | |
| JPS61116387A (ja) | 画像デ−タ書込み方式 | |
| JPS61137191A (ja) | スクロ−ル表示装置 | |
| JPS59123925A (ja) | アドレス制御方式 | |
| JP3442099B2 (ja) | データ転送記憶装置 | |
| JPS63304293A (ja) | 表示メモリ制御回路 | |
| JPS617771A (ja) | イメ−ジデ−タ受信伸張制御方式 | |
| JPS60178528A (ja) | バッフア制御方式 | |
| JPH0268594A (ja) | 画面のスクロール制御方式 | |
| JPS62138971A (ja) | デ−タ処理装置 | |
| JPS6125183A (ja) | 図形情報伝送制御方式 | |
| JPS6161117B2 (ja) |