JPH07210693A

JPH07210693A - ビデオサブシステムおよびデータ圧縮方法

Info

Publication number: JPH07210693A
Application number: JP6336728A
Authority: JP
Inventors: Donald H Parsons; エイチ．パーソンズドナルド
Original assignee: AT&T Global Information Solutions Co; AT&T Global Information Solutions International Inc
Current assignee: NCR International Inc; NCR Voyix Corp
Priority date: 1993-12-30
Filing date: 1994-12-26
Publication date: 1995-08-11
Also published as: DE69411142T2; EP0662681A1; EP0662681B1; US5563633A; DE69411142D1

Abstract

(57)【要約】【目的】コンピュータのビデオサブシステムのモニタ
リフレッシュ動作中にデータ圧縮を行い、リフレッシュ
動作中に被るオーバヘッドを縮小し、フレームバッファ
に対する要求を増大させずに、モニタに対して、高解像
度、大きいカラー深度、および高速なリフレッシュ速度
を可能にする。【構成】圧縮作用はリフレッシュバッファで実行さ
れ、圧縮解除作用はＲＡＭＤＡＣで実行され、これによ
って、リフレッシュバッファとＲＡＭＤＡＣの間では圧
縮データのみの転送をすればよいことになる。また、圧
縮および圧縮解除の両方の作用をリフレッシュバッファ
で実行することも可能である。実装のいかんにかかわら
ず、圧縮ディジタルデータがリフレッシュバッファから
完全になくなる前にフレームバッファの制御を獲得する
ために、圧縮中に「臨界充填」レベルが決定され、圧縮
解除中に「臨界充填」割込みが発生される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、一般的に、コンピュー
タ入出力（Ｉ／Ｏ）デバイスインタフェースに関し、特
にコンピュータディスプレイのリフレッシュ動作中にデ
ータ圧縮をする方法に関する。

【０００２】

【従来の技術】高解像度カラー画像およびビデオを表示
するためにコンピュータを使用することは周知である。
高解像度カラー画像およびビデを表示するのに要するデ
ータの量は、ＪＰＥＧ、ＭＰＥＧ、およびＰ＊６４標準
を含むデータ圧縮および符号化技術の開発を導いた。こ
のような技術は、グラフィック（ビデオ）データをディ
スクに格納するとき、または、グラフィック（ビデオ）
データをコンピュータ間で伝送するときに使用されるこ
とが多い。しかし、設計者によっては、ＰＣまたはワー
クステーションのＣＰＵとビデオサブシステムとの間で
非圧縮の大量のグラフィック（ビデオ）データを転送す
る効果について考察している。

【０００３】一般に、ビデオサブシステムは、圧縮解除
されたグラフィック（ビデオ）データをＣＰＵから受信
し、そのデータをフレームバッファに記憶し、その後、
そのグラフィック（ビデオ）データを、モニタの動作を
制御するためにアナログ形式に変換するＲＡＭＤＡＣに
送信する。その後、ビデオサブシステムは、モニタ上に
表示された画像のあらゆるピクセルを再描画するために
一定速度で「リフレッシュ」データストリームを生成し
なければならない。リフレッシュ動作は、モニタ上の画
像フリッカ（ちらつき）を除去するのに十分な高速度で
実行しなければならない。現在では、ほとんどのモニタ
は、リフレッシュ動作が７２Ｈｚ以上の速度で実行され
ることを要求している。

【０００４】高解像度または高カラー深度のモニタで
は、このようなリフレッシュ動作には、膨大な量の非圧
縮データの転送を伴う。さらに、高解像度（例えば、１
０２４×７６８ピクセル以上）、高カラー深度（例え
ば、３２，０００色以上）、および高リフレッシュ速度
（例えば、７０Ｈｚ以上）での、フレームバッファに対
するリフレッシュ動作の要求は重大である。例えば、２
５６色を使用した、７２Ｈｚのリフレッシュ速度を有す
る１０２４×７６８ピクセルを表示可能なモニタは、リ
フレッシュ動作の場合、毎秒５６．６メガバイトの非圧
縮データの転送を必要とする。１６００万色を使用し
た、７２Ｈｚのリフレッシュ速度を有する１２８０×１
０２４ピクセルを表示可能なモニタは、リフレッシュ動
作の場合、毎秒２８３．１メガバイトの非圧縮データの
転送を必要とする。このように、リフレッシュ動作はフ
レームバッファの利用可能な帯域幅の大きい割合（例え
ば５０％以上）を消費することがある。しかし、リフレ
ッシュ動作の実行を失敗すると直ちにモニタ上に不自然
な像が見えるため、リフレッシュ動作を無視したり、リ
フレッシュ動作に低い優先度を与えることはできない。

【０００５】ビデオシステム設計の最近の傾向によれ
ば、複数のマスタ、例えば、ＣＰＵ、ローカルグラフィ
ックアクセラレータ、および１個以上のビデオコントロ
ーラの間で、フレームバッファ所有権を共有する要求も
増大している。これらのデバイスはすべてフレームバッ
ファの帯域幅を競合し、スケジューリングおよびパフォ
ーマンスの問題を引き起こす。これは、フレームバッフ
ァが二重バッファとして構成されているときでもそうで
ある。その理由は、アドレス、制御、およびデータのパ
スは普通はデバイス間で共有されるためである。フレー
ムバッファに対するアクセス競合およびそれから生じる
衝突は、グラフィック（ビデオ）パフォーマンスに直接
影響する。

【０００６】衝突を少なくする１つの一般的な方法は、
各デバイス内のメモリの量を増やすことである。この場
合、デバイスは、内部メモリが完全に空く前に、フレー
ムバッファの制御を求めて優先要求を発する。デバイス
内で使用可能なメモリ量が多いほど、フレームバッファ
へのアクセスの要求の頻度は少なくなる。その結果、さ
まざまなデバイス間でのフレームバッファに対する要求
のスケジューリングには大きい自由度が得られ、それに
よって、アイドル時間の利用がさらに効率的となる。

【０００７】もう１つの因子は、フレームバッファの動
作に関するミス／ヒット比である。現在のメモリ構成
は、フレームバッファにメモリのページをオープンする
ためにミスサイクルを実行することを要求するものが多
い。このミスサイクルは、対応するヒットサイクルより
もかなり長いアクセス遅延（３倍または４倍）を必要と
する。複数のデバイスがフレームバッファにアクセスす
るとき、メモリの相異なる領域にアクセスすることが多
いため、多数の新しいページアクセスを生成する結果、
多数のミスサイクルが生じる。さらに、不適当なバッフ
ァレベルが存在すると、ミスサイクルの数も対応して増
大する。ミスサイクルの増大は、フレームバッファから
利用可能な全帯域幅を減少させる。

【０００８】さらに、リフレッシュ動作は、データをモ
ニタにアナログ形式で出力しなければならないという制
約を有する。これは通常何らかの形式のＲＡＭＤＡＣを
通じてなされる。ＲＡＭＤＡＣは一定周波数（ピクセル
クロック）で所定ビット幅（ピクセルポート幅）でピク
セルデータを受信し、ＤＡＣのセットを駆動するカラー
パレットＲＡＭを通じてそのデータを翻訳し、ディジタ
ル信号を適当なアナログカラーレベルに変換する。解像
度、カラー深度およびリフレッシュ速度が増大すると、
フレームバッファとＲＡＭＤＡＣの間のインタフェース
に対する要求が重大となる。

【０００９】これらの因子の影響により、高周波で動作
する幅広いピクセルポートが必要となることが多い。例
えば、１６００万色を使用して、７２Ｈｚのリフレッシ
ュ速度で１２８０×１０２４ピクセルを表示可能なモニ
タを動作させるためには、フレームバッファとＲＡＭＤ
ＡＣの間に４８ビット幅のデータパスインタフェースを
６５ＭＨｚで動作させるか、あるいは、フレームバッフ
ァとＲＡＭＤＡＣの間に２４ビット幅のデータパスイン
タフェースを１３０ＭＨｚで動作させることが必要とな
る。アドレスピン、制御ピン、および電源ピンを計算に
入れると、インタフェースには、６５ＭＨｚと１３０Ｍ
Ｈｚの間で動作するＡＳＩＣ上に５０〜１００個のパッ
ケージピンを必要とする。

【００１０】

【発明が解決しようとする課題】これらのすべての問題
点は、リフレッシュ動作を、パフォーマンス向上設計技
術の格好の候補とする。さらに、リフレッシュ動作に伴
うオーバヘッドは、解像度、カラー深度、およびリフレ
ッシュ速度が増大し続けるにつれてますます重大になる
ことは疑いない。従って、従来技術においては、リフレ
ッシュ動作の影響を縮小し、ひいては、デバイスのコス
トを下げ、システムパフォーマンスを改善することが必
要となっている。

【００１１】

【課題を解決するための手段】上記の従来技術における
限界を克服し、かつ、本明細書を読み理解すれば明らか
になるであろう他の限界を克服するために、本発明は、
モニタリフレッシュ動作中にデータ圧縮を行う方法およ
び装置を開示する。一実施例では、圧縮作用はリフレッ
シュバッファで実行され、圧縮解除作用はＲＡＭＤＡＣ
で実行され、これによって、リフレッシュバッファとＲ
ＡＭＤＡＣの間では圧縮データのみの転送をすればよい
ことになる。もう１つの実施例では、圧縮および圧縮解
除の両方の作用がリフレッシュバッファで実行される。
実装のいかんにかかわらず、圧縮ディジタルデータがリ
フレッシュバッファから完全になくなる前にフレームバ
ッファの制御を獲得するために、圧縮中に「臨界充填」
レベルが決定され、圧縮解除中に「臨界充填」割込みが
発生される。

【００１２】本発明の第１の目的は、ＰＣおよびワーク
ステーション用のビデオサブシステムのモニタリフレッ
シュ動作にデータ圧縮の利益を導入することである。本
発明の第２の目的は、ビデオサブシステムのモニタリフ
レッシュ動作中に被るオーバヘッドを縮小することであ
る。本発明の第３の目的は、フレームバッファに対する
要求を増大させずに、モニタに対して、高解像度、大き
いカラー深度、および高速なリフレッシュ速度を可能に
することである。本発明の第４の目的は、リフレッシュ
動作を無視したり、リフレッシュ動作に低い優先度を与
えたりせずに、共有フレームバッファの利用可能な帯域
幅を増大させることである。本発明の第５の目的は、フ
レームバッファに対する競合が起こらないようにする
か、または、そのような競合を最小にしつつ、利用可能
な帯域幅を縮小せずに、より多くのデバイス間でフレー
ムバッファの共有を可能にすることである。本発明の第
６の目的は、ＲＡＭＤＡＣによって処理されるデータの
量を増加させながら、ディスプレイモニタ用の高速かつ
大きいＲＡＭＤＡＣの必要性を除去することである。本
発明の第７の目的は、ＡＳＩＣに対するパッケージ要求
を増大させずに、モニタに対して、高解像度、大きいカ
ラー深度、および高速なリフレッシュ速度を可能にする
ことである。

【００１３】

【実施例】

［概観］図１は、本発明によって、リフレッシュ動作中
にデータ圧縮を行う方法および装置の実施例のブロック
図である。リフレッシュ短縮装置１０は、フレームバッ
ファ１２とＲＡＭＤＡＣ１４の間のデータパスに配置さ
れる。一実施例では、圧縮作用はリフレッシュ短縮装置
１０で実行され、圧縮解除作用はＲＡＭＤＡＣ１４で実
行され、これによって、リフレッシュ短縮装置１０とＲ
ＡＭＤＡＣ１４の間では圧縮データのみの転送をすれば
よいことになる。もう１つの実施例では、圧縮および圧
縮解除の両方の作用がリフレッシュ短縮装置１０で実行
される。当業者には認識されるように、本発明の目的を
実現するには、その他の実施例も使用可能である。さら
に、本明細書では、任意の作用が特定の装置に配置され
ることを要求することなく、本発明の一般的作用を説明
するものである。さらに、実装のいかんにかかわらず、
圧縮ディジタルデータがリフレッシュ短縮装置１０から
完全になくなる前にフレームバッファ１２の制御を獲得
するために、圧縮中に「臨界充填」レベルが決定され、
圧縮解除中に「臨界充填」割込みが発生される。

【００１４】フレームバッファ１２は、フレームバッフ
ァラインの形式でモニタのデータを記憶する。フレーム
バッファファインは、一般に、バイトもしくはワードま
たはその他のビットの集合によって表現される複数のピ
クセルからなる。本発明の１つの特徴は、フレームバッ
ファライン速度でフレームバッファラインに対するデー
タ圧縮を行うことができることである。図１のロジック
を使用して、フレームバッファ１２のラインサイクル時
間内にデータを圧縮することができることが示される。
これは、必要なロジック段の作用である。好ましい実施
例ではロジック段は３段からなる。その結果、０．８ミ
クロンＡＳＩＣでは、データはロジックによって５ナノ
秒未満の伝送遅延で処理することができる。もちろん、
０．５ミクロンまたは０．３５ミクロンのＡＳＩＣでは
この遅延はさらに短くなる。

【００１５】本発明では、フレームバッファ１２からの
ラインはデータ記憶レジスタ（ＤＳＲ）１６に読み込ま
れ記憶される。初期化時に、および、ＤＳＲ１６に記憶
されているフレームバッファラインの内容が変化したと
きにはいつでも、フレームバッファラインは保持比較レ
ジスタ（ＨＣＲ）１８にも記憶される。ＨＣＲ１８に記
憶されている各ピクセルをＤＳＲ１６に記憶されている
対応するピクセルと比較するために複数のＸＯＲ／ＮＯ
Ｒブロック２０が設けられる。これらのテストの結果は
ＡＮＤゲート２２によって結合されて制御ロジック２４
に入力される。

【００１６】また、リフレッシュ短縮装置１０には、複
数の記憶セル２６からなるリフレッシュバッファがあ
る。この記憶セル２６はアドレス生成ロジック２８によ
ってアドレスされる。各記憶セル２６は、ＤＳＲ１６か
らの１個のフレームバッファラインを記憶するのに十分
なほど大きい。各記憶セル２６には、同一内容の連続す
るフレームバッファラインの数を記録する（すなわち、
ランレングス符号化）ＣＯＵＮＴ（ｍ）レジスタ３０が
付随する。読み出し時に、各記憶セル２６は順に選択さ
れ、その内容はピクセルシフトレジスタ３２に記憶され
る。対応するＣＯＵＮＴ（ｍ）レジスタ３０の内容はｍ
ビットダウンカウンタ３４に記憶される。その後、ピク
セルシフトレジスタ３２の内容は、ｍビットダウンカウ
ンタ３４に従って複数回シフト出力され、正しい数の同
一のフレームバッファラインを正しい順序で出力する。
シフトレジスタ３２およびｍビットダウンカウンタ３４
はＲＡＭＤＡＣ１４の外部に図示されているが、上記の
ように、これらの要素はＲＡＭＤＡＣ１４に組み込むこ
とも可能である。

【００１７】リフレッシュ短縮装置１０は他の装置のフ
レームバッファ１２の帯域幅を共有するため、記憶セル
２６が排出動作によって完全に空になる前にフレームバ
ッファ１２の制御の優先要求を発しなければならない。
これは、排出動作中に「臨界充填」レベルに達したとき
に行われる。すなわち、排出動作が特定の記憶セル２６
に到達した場合に、充填動作は「臨界」状態にセットさ
れることが必要となる。臨界充填レベルはプログラム可
能であり、その値は臨界カウントレジスタ３６に記憶さ
れる。当業者には認識されるように、臨界充填イベント
を発するためにはいくつかの方法が使用可能である。

【００１８】好ましい実施例では、充填動作は、臨界カ
ウントレジスタ３６からデクリメントレジスタ３８に臨
界充填カウントをロードし、フレームバッファラインご
とにデクリメントレジスタ３８をデクリメントする。デ
クリメントレジスタ３８が０にデクリメントされると、
現在アドレスされている記憶セル２６の臨界充填（Ｃ
Ｆ）ビット４０が臨界充填状態を発するようにセットさ
れ、アドレス生成ロジック２８は次の記憶セル２６にイ
ンクリメントされ、充填動作を継続する。もちろん、Ｃ
Ｆビット４０は、ＣＯＵＮＴ（ｍ）レジスタ３０が０、
もしくは１、または１５までの任意の値になったときに
セットされることも可能である。ＣＦビット４０がいつ
セットされるかにかかわらず、その記憶セルに対するＣ
ＯＵＮＴ（ｍ）レジスタ３０のそれ以上の累算はされな
い（すなわち、ＣＯＵＮＴ（ｍ）レジスタ３０の残りの
値は使用されない）。このようにして、排出動作中に、
マークされたラインに達するとすぐに、臨界充填状態が
生じる。これにより、リフレッシュ短縮装置１０の全記
憶容量は縮小するが、実装が非常に簡単であるという好
ましい効果がある。当業者には認識されるように、本発
明の技術的範囲から離れることなく、ＣＦビット４０の
マークを実装するいくつもの方法がある。

【００１９】排出動作中、臨界充填カウントは再び臨界
カウントレジスタ３６からデクリメントレジスタ３８に
ロードされる。デクリメントレジスタ３８はフレームバ
ッファラインが記憶セル２６から読み出されＲＡＭＤＡ
Ｃ１４へ送信されるごとにデクリメントされる。デクリ
メントレジスタ３８が０にデクリメントされると、現在
アドレスされている記憶セル２６のＣＦビット４０が検
査される。ＣＦビット４０がセットされている場合、リ
フレッシュ短縮装置１０はフレームバッファ１２の制御
に対する優先割込みを発する。

【００２０】［充填動作］図２は、本発明によって実行
される充填動作を説明する流れ図である。充填動作は臨
界充填要求または通常充填要求によって開始される。

【００２１】ブロック４０は初期状態を表す。ここで、
すべてのＣＯＵＮＴ（ｍ）レジスタ３０がゼロにセット
され、すべての記憶セル２６は無効な、すなわち未知の
データを含み、アドレス生成ロジック２８は第１の記憶
セル２６にセットされ、臨界充填カウントは臨界カウン
トレジスタ３６からデクリメントレジスタ３８にロード
され、すべてのＣＦビット４０はリセットされ、ＣＦビ
ット４０のマーク（すなわち、セット）イネーブルされ
る。ブロック４２は、次の（例えば、第１の）フレーム
バッファラインをＤＳＲ１６に読み込む。ブロック４４
は、ＤＳＲ１６の内容を第１の記憶セル２６にロード
し、付随するＣＯＵＮＴ（ｍ）レジスタ３０をインクリ
メントする。ブロック４６は、ＤＳＲ１６の内容をＨＣ
Ｒ１８にロードする。ブロック４８は、制御ロジック２
４内の比較フラグ（図示せず）をセットする。ブロック
５０は、アドレス生成ロジック２８を次の記憶セル２６
にインクリメントする。ブロック５２は、次のフレーム
バッファラインをＤＳＲ１６に読み込む。ブロック５４
は、ＤＳＲ１６とＨＣＲ１８が同じフレームバッファラ
インを含むかどうかを判断する判断ブロックである。同
じフレームバッファラインを含まない場合、ブロック５
６は比較フラグをリセットする。同じフレームバッファ
ラインを含む場合、ブロック５８はそのフレームバッフ
ァラインを含む記憶セル２６のＣＯＵＮＴ（ｍ）レジス
タ３０をインクリメントする。ブロック５６または５８
のいずれのブロックからも、制御はブロック６０に移
る。ブロック６０は、デクリメントレジスタ３８内の臨
界フィルカウントをデクリメントする。ブロック６２
は、デクリメントレジスタ３８がゼロに等しいかどうか
を判断する判断ブロックである。ゼロに等しい場合、制
御はブロック６４に移る。ブロック６４は、現在のフレ
ームバッファラインを含む記憶セル２６のＣＦビット４
０をセットし、ＨＣＲ１８の内容を次の記憶セル２６に
ロードし、アドレス生成ロジック２８を次の記憶セル２
６にインクリメントする。次に制御はブロック６４に移
る。ブロック６４は、充填動作が完了したかどうかを判
断する判断ブロックである。完了した場合、プロセスは
終了する。完了していない場合、制御はブロック６８に
移る。ブロック６８は、比較フラグがセットされている
かどうかを判断する判断ブロックである。比較フラグが
セットされていることは、ＤＳＲ１６とＨＣＲ１８の現
在の内容が同一であることを意味する。比較フラグがセ
ットされていない場合、制御はブロック４２に移る。セ
ットされている場合、制御はブロック５２に移る。

【００２２】当業者には認識されるように、この充填動
作を実行する際にはこのほかの多くの方法が使用可能で
あり、本発明は上記の特定の方法に制限されるものでは
ない。

【００２３】［排出動作］図３は、本発明によって実行
される排出動作を説明する流れ図である。排出動作は、
空ＲＡＭＤＡＣ条件またはＲＡＭＤＡＣ１４からの通常
の排出要求によって開始される。

【００２４】ブロック７０は初期状態を表す。ここで、
アドレス生成ロジック２８は第１の記憶セル２６にセッ
トされ、臨界充填カウントは臨界カウントレジスタ３６
からデクリメントレジスタ３８にロードされる。ブロッ
ク７２は、現在アドレスされている記憶セル２６の内容
をシフトレジスタ３２にロードする。ブロック７４は、
付随するＣＯＵＮＴ（ｍ）レジスタ３０の内容をｍビッ
トダウンカウンタ３４に記憶する。ブロック７６は、ｍ
ビットダウンカウンタ３４がゼロにデクリメントされた
かどうかを判断する判断ブロックである。ゼロにデクリ
メントされた場合、ブロック７８は、現在の記憶セル２
６のアドレスを次の記憶セル２６にインクリメントし、
制御をブロック７２に移す。ゼロにデクリメントされて
いない場合、ブロック８０はフレームバッファラインを
シフトレジスタ３２からＲＡＭＤＡＣ１４にシフト出力
し、ブロック８２はｍビットダウンカウンタ３４をデク
リメントし、ブロック８４はデクリメントレジスタ３８
内の臨界充填カウントをデクリメントする。ブロック８
６は、臨界充填カウントがゼロにデクリメントされたか
どうかを判断する判断ブロックである。ゼロにデクリメ
ントされていない場合、制御はブロック７６に移る。ゼ
ロにデクリメントされた場合、制御はブロック８８に移
る。ブロック８８は、現在アドレスされている記憶セル
２６のＣＦビット４０がセットされているかどうかを判
断する判断ブロックである。セットされている場合、制
御はブロック９０に移る。ブロック９０は、臨界充填要
求をフレームバッファ１２へ発行した後、制御をブロッ
ク７６に移す。すべての記憶セル２６がＲＡＭＤＡＣに
排出されると、ブロック９２はプロセスを終了させる。

【００２５】［二重リフレッシュバッファ］図４は、本
発明によるリフレッシュ動作中にデータ圧縮を行う方法
および装置の第２の実施例のブロック図である。図４
は、図１のすべての要素を含む。ただし、図４では、Ａ
およびＢとラベルされた２つのセットの記憶セルを使用
し、その２セットの記憶セル２６の「ピンポン」動作を
制御するために追加のロジックを２４および２８内で使
用する。また、図４は、排出動作のために記憶セル２６
の正しいセットを選択するためのマルチプレクサ９４を
含む点でも図１とは異なる。図４の構成を使用して、充
填動作と排出動作は同時に、かつ、フレームバッファ１
２とＲＡＭＤＡＣ１４の帯域幅に応じて異なる速度で、
行うことが可能である。

【００２６】［結論］要約すれば、本発明は、モニタリ
フレッシュ動作中にデータ圧縮を行う方法および装置を
開示する。一実施例では、圧縮作用はリフレッシュバッ
ファで実行され、圧縮解除作用はＲＡＭＤＡＣで実行さ
れ、これによって、リフレッシュバッファとＲＡＭＤＡ
Ｃの間では圧縮データのみの転送をすればよいことにな
る。もう１つの実施例では、圧縮および圧縮解除の両方
の作用がリフレッシュバッファで実行される。実装のい
かんにかかわらず、圧縮ディジタルデータが完全になく
なる前にフレームバッファの制御を獲得するために、圧
縮中に「臨界充填」レベルが決定され、圧縮解除中に
「臨界充填」割込みが発生される。

【００２７】当業者には認識されるように、本発明は、
メモリを有する任意の装置に適用可能であり、リフレッ
シュ動作、フレームバッファ、リフレッシュバッファ、
またはＲＡＭＤＡＣなどに限定されるものではない。

【００２８】また、本発明は、装置および要素の異なる
構成を有するシステムにも適用可能である。例えば、Ｃ
ＰＵ内の圧縮解除機能を完全に除去し、ディスク上に格
納された圧縮データを圧縮解除のためにリフレッシュバ
ッファまたはＲＡＭＤＡＣに直接送信することができる
ようにすることも有効である。

【００２９】

【発明の効果】以上述べたごとく、本発明によれば、Ｐ
Ｃおよびワークステーション用のビデオサブシステムの
モニタリフレッシュ動作にデータ圧縮の利益が導入され
る。また、ビデオサブシステムのモニタリフレッシュ動
作中に被るオーバヘッドを縮小することができる。ま
た、フレームバッファに対する要求を増大させずに、モ
ニタに対して、高解像度、大きいカラー深度、および高
速なリフレッシュ速度が可能になる。また、リフレッシ
ュ動作を無視したり、リフレッシュ動作に低い優先度を
与えたりせずに、共有フレームバッファの利用可能な帯
域幅を増大させることができる。また、フレームバッフ
ァに対する競合が起こらないようにするか、または、そ
のような競合を最小にしつつ、利用可能な帯域幅を縮小
せずに、より多くのデバイス間でフレームバッファの共
有が可能になる。また、ＲＡＭＤＡＣによって処理され
るデータの量を増加させながら、ディスプレイモニタ用
の高速かつ大きいＲＡＭＤＡＣの必要性を除去すること
ができる。また、ＡＳＩＣに対するパッケージ要求を増
大させずに、モニタに対して、高解像度、大きいカラー
深度、および高速なリフレッシュ速度が可能になる。

【図面の簡単な説明】

【図１】本発明によって、リフレッシュ動作中にデータ
圧縮を行う方法および装置の実施例のブロック図であ
る。

【図２】本発明によって実行される充填動作を説明する
流れ図である。

【図３】本発明によって実行される排出動作を説明する
流れ図である。

【図４】本発明によって、リフレッシュ動作中にデータ
圧縮を行う方法および装置の第２の実施例のブロック図
である。

【符号の説明】

１０リフレッシュ短縮装置１２フレームバッファ１４ＲＡＭＤＡＣ１６データ記憶レジスタ（ＤＳＲ）１８保持比較レジスタ（ＨＣＲ）２０ＸＯＲ／ＮＯＲブロック２２ＡＮＤゲート２４制御ロジック２６記憶セル２８アドレス生成ロジック３０ＣＯＵＮＴ（ｍ）レジスタ３２ピクセルシフトレジスタ３４ｍビットダウンカウンタ３６臨界カウントレジスタ３８デクリメントレジスタ４０臨界充填（ＣＦ）ビット９４マルチプレクサ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｎ 5/66 Ｂ 7/24

Claims

【特許請求の範囲】

【請求項１】モニタに表示すべきディジタルデータを
記憶するフレームバッファと、前記フレームバッファに接続され、前記フレームバッフ
ァからディジタルデータを取得し、そのディジタルデー
タを圧縮するリフレッシュバッファと、前記リフレッシュバッファに接続され、前記リフレッシ
ュバッファから圧縮ディジタルデータを取得し、その圧
縮ディジタルデータを圧縮解除し、その圧縮解除したデ
ィジタルデータを、前記モニタを制御するアナログ信号
に変換するディジタル−アナログ変換器とからなること
を特徴とする、コンピュータのためのビデオサブシステ
ム。
【請求項２】モニタに表示すべきディジタルデータを
フレームバッファに記憶するステップと、前記フレームバッファからディジタルデータを取得し、
そのディジタルデータをリフレッシュバッファにおいて
圧縮し、その圧縮ディジタルデータをリフレッシュバッ
ファに記憶し、その圧縮ディジタルデータをリフレッシ
ュバッファから取得し、その圧縮ディジタルデータをリ
フレッシュバッファにおいて圧縮解除し、そのディジタ
ルデータをディジタル−アナログ変換器へ送信するステ
ップと、前記ディジタル−アナログ変換器を使用して、前記ディ
ジタルデータを、前記モニタを制御するアナログ信号に
変換するステップとからなることを特徴とする、コンピ
ュータのビデオサブシステムのためのデータ圧縮方法。