JPS6143785A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPS6143785A JPS6143785A JP59165204A JP16520484A JPS6143785A JP S6143785 A JPS6143785 A JP S6143785A JP 59165204 A JP59165204 A JP 59165204A JP 16520484 A JP16520484 A JP 16520484A JP S6143785 A JPS6143785 A JP S6143785A
- Authority
- JP
- Japan
- Prior art keywords
- display
- address
- horizontal
- data
- display memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｐｎｉ上の利用分野
本発明はビデオテックス、テレデキストおよびオフィス
・オートメーション機器等のデジタル信号をドツトパタ
ーン化して表示用メモリに記憶させ表示用同期信号によ
り前記ドツトパターンを陰極線管等のディスプレイに表
示する表示装置に関する。
・オートメーション機器等のデジタル信号をドツトパタ
ーン化して表示用メモリに記憶させ表示用同期信号によ
り前記ドツトパターンを陰極線管等のディスプレイに表
示する表示装置に関する。
従来例の構成とその問題点
従来、この種の表示装なは、表示メモリに対する演算処
理部のアクセス時のアドレス信号と、前記表示メモリか
ら読み出しを行なう場合のアドレス信号とを切換えるに
は、第１図に示す様な信号が用いられている。ａは表示
ドツトクロック信号、ｂはアドレス切換信号、Ｃは演算
処理部゛り０ツク信号、ｄは表示読み出し信号、ｅは表
示データであり、（３ｑの１ドツト分に対応する表示ド
ツトクロック信号ａの整数倍のクロック幅を有する表示
信号より作成されたアドレス切換信号すを用いている。
理部のアクセス時のアドレス信号と、前記表示メモリか
ら読み出しを行なう場合のアドレス信号とを切換えるに
は、第１図に示す様な信号が用いられている。ａは表示
ドツトクロック信号、ｂはアドレス切換信号、Ｃは演算
処理部゛り０ツク信号、ｄは表示読み出し信号、ｅは表
示データであり、（３ｑの１ドツト分に対応する表示ド
ツトクロック信号ａの整数倍のクロック幅を有する表示
信号より作成されたアドレス切換信号すを用いている。
アドレス切換信号すは演陣処理アクセス有効区間■と表
示読み出し有効区間■の各々のアドレス信号を切換えて
いる。演Ω処理部からのアクセスは、演算処理部り０ツ
ク（Ｈ号Ｃの立下り時にデータが有効となる。表示読み
出しは、表示読み出し有効名聞■で表示）２み出し信号
ｄが°゛Ｌ″Ｌ″レベル間で８ビット単位で読み出され
表示ドツトクロック信口ａの矢印で示した立上りより時
系列的に表示データとして読み出される。
示読み出し有効区間■の各々のアドレス信号を切換えて
いる。演Ω処理部からのアクセスは、演算処理部り０ツ
ク（Ｈ号Ｃの立下り時にデータが有効となる。表示読み
出しは、表示読み出し有効名聞■で表示）２み出し信号
ｄが°゛Ｌ″Ｌ″レベル間で８ビット単位で読み出され
表示ドツトクロック信口ａの矢印で示した立上りより時
系列的に表示データとして読み出される。
第２図は従来の表示装Ｃの構成を示ず。１は演ｎ処ｌ！
ｌ！部２ど同ＩＩ信り発生部３よりなる゛演惇υ制御部
、４はアドレス切換器で、演０処理部２からのアドレス
信号Ａ２と同期信号発生部３からのアドレス信＠Ａ３と
が入力され第１図で示したアドレス切換４１号すによっ
て切換えて−ｈを出力する６演算処理部２より表示用メ
モリ５にデータを痛き込む場合は、Ｘｉ処理アクセス右
効区間工中に双方向バッフ７Ｆ６を介して白き込まれ、
データを読み出１ＪＪＡ合・し同様に演停処理アクセス
右効区間工中に双方向バラフッ・６を介１ノで読み出さ
れる。表示用メモリ５に円き込まれたデータ昏よ、表示
読出有効区間■中に読み出されて双方向バッフ１６を介
さザに映像合成部７に取りΔまれて同期信号発生部３か
らの同期信号により時系列的に送出されディスプレイＥ
３に表示される。
ｌ！部２ど同ＩＩ信り発生部３よりなる゛演惇υ制御部
、４はアドレス切換器で、演０処理部２からのアドレス
信号Ａ２と同期信号発生部３からのアドレス信＠Ａ３と
が入力され第１図で示したアドレス切換４１号すによっ
て切換えて−ｈを出力する６演算処理部２より表示用メ
モリ５にデータを痛き込む場合は、Ｘｉ処理アクセス右
効区間工中に双方向バッフ７Ｆ６を介して白き込まれ、
データを読み出１ＪＪＡ合・し同様に演停処理アクセス
右効区間工中に双方向バラフッ・６を介１ノで読み出さ
れる。表示用メモリ５に円き込まれたデータ昏よ、表示
読出有効区間■中に読み出されて双方向バッフ１６を介
さザに映像合成部７に取りΔまれて同期信号発生部３か
らの同期信号により時系列的に送出されディスプレイＥ
３に表示される。
この様な構成でスクロール表示を行なう場合には、表示
用メモリ５を現在表示している部分とスクロール後表示
りる部分との２カ所に分けていた。
用メモリ５を現在表示している部分とスクロール後表示
りる部分との２カ所に分けていた。
つまり第３図に承りように、現在表示中部分Ｐ１はディ
スプレイ８の表示区間に一致し、スクロール後表示する
部分Ｐ２は、スクロール中に画面上に書き込み処理を見
せないためのバッファとして礪能している。また、表示
用メモリ５はループ状のメモリとして用いられており、
Ｊｌ終アドレスＡｎが読み出されると次いで先頭アドレ
スＡ１が読み出され、第４図に示した様に表示中部分Ｐ
１と読み出し開始アドレスをずらしていくことでスクロ
ール効果を得ている。
スプレイ８の表示区間に一致し、スクロール後表示する
部分Ｐ２は、スクロール中に画面上に書き込み処理を見
せないためのバッファとして礪能している。また、表示
用メモリ５はループ状のメモリとして用いられており、
Ｊｌ終アドレスＡｎが読み出されると次いで先頭アドレ
スＡ１が読み出され、第４図に示した様に表示中部分Ｐ
１と読み出し開始アドレスをずらしていくことでスクロ
ール効果を得ている。
しかし、この謀な方法では、画面の一斉消去を行なう場
合、表示用メモリ５のすべてのｆｆｉ域を演Ｑ処理部２
よりのアクはスで処理するか、表示用メモリ５の表示中
部分Ｐ１を表示読み出し有効区間■申に円さ込み状態と
しかつ双ｌｊ向バッツァ６のデータ線を強制的に“１１
ルベルとすることで消去してスクロールφ表示Ｊ°る部
分Ｐ２は演詐処理部２よりのアクレスで処理するという
二段構えで処Ｊ！Ｉ！づるかと占った方法を取らざるを
得なかった。
合、表示用メモリ５のすべてのｆｆｉ域を演Ｑ処理部２
よりのアクはスで処理するか、表示用メモリ５の表示中
部分Ｐ１を表示読み出し有効区間■申に円さ込み状態と
しかつ双ｌｊ向バッツァ６のデータ線を強制的に“１１
ルベルとすることで消去してスクロールφ表示Ｊ°る部
分Ｐ２は演詐処理部２よりのアクレスで処理するという
二段構えで処Ｊ！Ｉ！づるかと占った方法を取らざるを
得なかった。
この様な方法では、いずれの場合にもソフトウェア上の
処理で表示用メモリ５をアクセスしなければならず、浮
１９処理時間を不必要に多くとり演算処理部の負担をい
たずらに多くするという問題を有しているのが現状であ
る。
処理で表示用メモリ５をアクセスしなければならず、浮
１９処理時間を不必要に多くとり演算処理部の負担をい
たずらに多くするという問題を有しているのが現状であ
る。
発明の目的
本発明はスクロールＩｎ（１を右する表示ＨｉＰ′？の
表示、メモリの一斉消去処理をソフトウェア処理せずに
ハードウェア礪能を用いることにより実現２ｔ ｕて演
算処理速度の高速化を図ることを目的とする。
表示、メモリの一斉消去処理をソフトウェア処理せずに
ハードウェア礪能を用いることにより実現２ｔ ｕて演
算処理速度の高速化を図ることを目的とする。
発明の構成
本発明の表示装置は、表示用メモリに記憶された情報を
ラスタースキャン方式により同期させて読み出してディ
スプレイに表示するよう構成すると共に、前記表示用メ
モリへの一斉目き込み時に覧よデータ記憶手段の一斉書
き込みデータを表示データとして前記ディスプレイに出
力しかつ前記表示用メモリの水平方向のアドレス信号を
計数する水平アドレスカウンタおよび水平同期信号に基
づいて前記表示用メモリの垂直方向のアドレス信号。
ラスタースキャン方式により同期させて読み出してディ
スプレイに表示するよう構成すると共に、前記表示用メ
モリへの一斉目き込み時に覧よデータ記憶手段の一斉書
き込みデータを表示データとして前記ディスプレイに出
力しかつ前記表示用メモリの水平方向のアドレス信号を
計数する水平アドレスカウンタおよび水平同期信号に基
づいて前記表示用メモリの垂直方向のアドレス信号。
を計Ｑ ４ｊる垂直アドレスカウンタをリセットすると
共にこの両アドレスカウンターをリセット値から最大有
効値を計数するまで一時的に前記アドレス信号から算量
ｌ１ｖＪ作させて前記−斉書き込みデータの出き込み処
理を実行するよう構成して、表示用メモリの一斉消去処
理をすべてハードウェア処ｊｌｌｊすることを特徴とす
る。
共にこの両アドレスカウンターをリセット値から最大有
効値を計数するまで一時的に前記アドレス信号から算量
ｌ１ｖＪ作させて前記−斉書き込みデータの出き込み処
理を実行するよう構成して、表示用メモリの一斉消去処
理をすべてハードウェア処ｊｌｌｊすることを特徴とす
る。
実施例の説明
以下１本発明の一宥施例を第５図に暴づいて説明する。
演亦処理部１Ｇにより表示データは、アドレス切換器１
１が演算処理アクセス有効１１圓工に切換わっている時
に双方向バッファ１２を介して表示用メモリ１３に書き
込まれるかあるいは読み出される。１４は同１１信号元
生器で、表示ドツトクロック信号ＤＣＬＫ、水平同期信
号ＨＤおよび！Ｉ！直同期信号ＶＤを出力丈る。１！）
は水平カウンタで、水平＋ｆｉＪ １１信号ＨＤを周１
１として表示ドツトクロック信号ＤＣＬＫを計数づる。
１が演算処理アクセス有効１１圓工に切換わっている時
に双方向バッファ１２を介して表示用メモリ１３に書き
込まれるかあるいは読み出される。１４は同１１信号元
生器で、表示ドツトクロック信号ＤＣＬＫ、水平同期信
号ＨＤおよび！Ｉ！直同期信号ＶＤを出力丈る。１！）
は水平カウンタで、水平＋ｆｉＪ １１信号ＨＤを周１
１として表示ドツトクロック信号ＤＣＬＫを計数づる。
１６は！Ｉ！直カウンタで、！ｒ！直同期信号ＶＤを周
ｌＩとして水平向ＩＩ信号ＨＤを計数する。１７は同期
（３＠用デコーダで、表示画面の水平表示範囲および垂
直表示範囲の任意値を設定しかつ検出づる。１８は表示
用メモリ１３の水平方向の表示に関する水平アドレスカ
ウンタで、通常時は同期信号用デコーダ１７で設定され
た水平表示範囲内で表示用メモリ１３からデータを読み
出す。１９は表示用メモリ１３の垂直方向の表示に関す
る垂直アドレスカウンタで、通常時は同期信号用デコー
ダ１７で設定された垂直表示範囲内で表示用メモリ１３
からデータを読み出す。２０はアドレス用デコーダで、
水平表示Ｗ！囲の計＠開始値を設定するとともに、水平
表示方向のアドレス計数が１ｆｉＧＩする様にすろ水平
表示方向最終アドレス値を設定し検出し次に計数を開始
するアドレスを設定する１能、おＪ：び垂直表示範囲の
計数（ｒｉｌ始値を設定するとともに垂直表示方向のア
ドレス計数が循環する様にするｌｉ表示方向最終アドレ
ス値を設定し績出し次に計数を開始するアドレスを設定
するＩ１１能を合わせもつ。
ｌＩとして水平向ＩＩ信号ＨＤを計数する。１７は同期
（３＠用デコーダで、表示画面の水平表示範囲および垂
直表示範囲の任意値を設定しかつ検出づる。１８は表示
用メモリ１３の水平方向の表示に関する水平アドレスカ
ウンタで、通常時は同期信号用デコーダ１７で設定され
た水平表示範囲内で表示用メモリ１３からデータを読み
出す。１９は表示用メモリ１３の垂直方向の表示に関す
る垂直アドレスカウンタで、通常時は同期信号用デコー
ダ１７で設定された垂直表示範囲内で表示用メモリ１３
からデータを読み出す。２０はアドレス用デコーダで、
水平表示Ｗ！囲の計＠開始値を設定するとともに、水平
表示方向のアドレス計数が１ｆｉＧＩする様にすろ水平
表示方向最終アドレス値を設定し検出し次に計数を開始
するアドレスを設定する１能、おＪ：び垂直表示範囲の
計数（ｒｉｌ始値を設定するとともに垂直表示方向のア
ドレス計数が循環する様にするｌｉ表示方向最終アドレ
ス値を設定し績出し次に計数を開始するアドレスを設定
するＩ１１能を合わせもつ。
アドレス用デコーダ２０は水平方向あるいは垂直方向に
スクロールを行なう場合に任意のタイミングで水平表示
範囲の計数開始値あるいは垂直表示範囲の計数開始値を
更新することによってスムーズなスクロール表示を可能
としている。
スクロールを行なう場合に任意のタイミングで水平表示
範囲の計数開始値あるいは垂直表示範囲の計数開始値を
更新することによってスムーズなスクロール表示を可能
としている。
今、演算処理部１０より一斉書き込み要求が発生した場
合、任意データを記憶するレジスタ２３に任意データを
書き込み、演算処理部１０より同期信号用デコーダ１７
の水平表示箱１１１１ （Ｆ３よび！！直表示範囲を設
定する信号を禁止させ水平アドレスカウンタ１８および
！［！直アドレスカウンタ１９をリセットし、アドレス
用デコーダ２０に対し水平方向最終アドレス値および垂
直方向最終アドレス値を各々最大有効表示用メモリアド
レスに再設定し、表示用メモリ１３を表示読み出し有効
区間中は白き込みモードとし映像合成部２１はレジスタ
２３の内容をディスプレイ２２に出力するとともに表示
用メモリ１３のアドレス毎に同一データを一斉に１’Ｊ
き込むことができる。レジスタ２３の内容をゼロとする
と一斉消去として用いることが可能である。
合、任意データを記憶するレジスタ２３に任意データを
書き込み、演算処理部１０より同期信号用デコーダ１７
の水平表示箱１１１１ （Ｆ３よび！！直表示範囲を設
定する信号を禁止させ水平アドレスカウンタ１８および
！［！直アドレスカウンタ１９をリセットし、アドレス
用デコーダ２０に対し水平方向最終アドレス値および垂
直方向最終アドレス値を各々最大有効表示用メモリアド
レスに再設定し、表示用メモリ１３を表示読み出し有効
区間中は白き込みモードとし映像合成部２１はレジスタ
２３の内容をディスプレイ２２に出力するとともに表示
用メモリ１３のアドレス毎に同一データを一斉に１’Ｊ
き込むことができる。レジスタ２３の内容をゼロとする
と一斉消去として用いることが可能である。
なお、第５図のレジスタ２３に代えて、双方向バッファ
１２の表示用メモリ１３側のデータ線を一斉国き込み時
に゛Ｌ″レベルにし一斉消去とした場合、さらに水平方
向あるいは垂直方向のスフ・ロール開催をはふいた場合
ち同様の効果が１！Ｙられる。
１２の表示用メモリ１３側のデータ線を一斉国き込み時
に゛Ｌ″レベルにし一斉消去とした場合、さらに水平方
向あるいは垂直方向のスフ・ロール開催をはふいた場合
ち同様の効果が１！Ｙられる。
発明の詳細
な説明のように本発明の表示装置は、表示消去中に消去
データを表示信号として出力しかつ消去データを水平同
期信号、垂直同期信号に拘束されない水平アドレスカウ
ンタ、！Ｉ！直アドアドレスカウンタ、って表示メモリ
にＶｌき込むため、従来スクロール表示を前提としてい
た表示装置が表示用メモリを消去づる際に必要としＣい
たラフ１−ウェア処理の繁雑さを解消するとと６に処巧
！速度を高めるといったりぐれた効果を冑ることができ
るものである。
データを表示信号として出力しかつ消去データを水平同
期信号、垂直同期信号に拘束されない水平アドレスカウ
ンタ、！Ｉ！直アドアドレスカウンタ、って表示メモリ
にＶｌき込むため、従来スクロール表示を前提としてい
た表示装置が表示用メモリを消去づる際に必要としＣい
たラフ１−ウェア処理の繁雑さを解消するとと６に処巧
！速度を高めるといったりぐれた効果を冑ることができ
るものである。
第１図は表示装置におけるアドレス切換と表示データに
関するタイミングチャート図、第２図は゛従来の表示ｖ
４Ｗｌの構成図、第３図はスクロール表示を行なう場合
の表示用メモリのアドレス割付説明図、第４図はスクロ
ール表示中の表示用メモリのアドレス割付説明図、第５
図は本発明の表示装置の一実施例の構成図である。 １Ｑ・・・演算処理部、１３・・・表示用メモリ、１４
・・・同期信号発生部、１５・・・水平カウンタ、１Ｇ
・・・垂直カウンタ、１７・・・同期信号用デコーダ、
１８・・・水平アドレスカウンタ、１９・・・垂直アド
レスカウンタ、２０・・・アドレス用デコーダ、２１・
・・映像合成部、２２・・・ディスプレイ代理人
森 本 ｎ 弘 町 −’！１ １Ｊ Ｎ ｃ。 第３図 り 第４図 り
関するタイミングチャート図、第２図は゛従来の表示ｖ
４Ｗｌの構成図、第３図はスクロール表示を行なう場合
の表示用メモリのアドレス割付説明図、第４図はスクロ
ール表示中の表示用メモリのアドレス割付説明図、第５
図は本発明の表示装置の一実施例の構成図である。 １Ｑ・・・演算処理部、１３・・・表示用メモリ、１４
・・・同期信号発生部、１５・・・水平カウンタ、１Ｇ
・・・垂直カウンタ、１７・・・同期信号用デコーダ、
１８・・・水平アドレスカウンタ、１９・・・垂直アド
レスカウンタ、２０・・・アドレス用デコーダ、２１・
・・映像合成部、２２・・・ディスプレイ代理人
森 本 ｎ 弘 町 −’！１ １Ｊ Ｎ ｃ。 第３図 り 第４図 り
Claims (1)
- １、表示用メモリに記憶された情報をラスタースキャン
方式により同期させて読み出してディスプレイに表示す
るよう構成すると共に、前記表示用メモリへの一斉書き
込み時にはデータ記憶手段の一斉書き込みデータを表示
データとして前記ディスプレイに出力しかつ前記表示用
メモリの水平方向のアドレス信号を計数する水平アドレ
スカウンタおよび水平同期信号に基づいて前記表示用メ
モリの垂直方向のアドレス信号を計数する垂直アドレス
カウンタをリセットすると共にこの両アドレスカウンタ
をリセット値から最大有効値を計数するまで一時的に前
記アドレス信号から非同期動作させて前記一斉書き込み
データの書き込み処理を実行するよう構成した表示装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59165204A JPS6143785A (ja) | 1984-08-07 | 1984-08-07 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59165204A JPS6143785A (ja) | 1984-08-07 | 1984-08-07 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6143785A true JPS6143785A (ja) | 1986-03-03 |
Family
ID=15807811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59165204A Pending JPS6143785A (ja) | 1984-08-07 | 1984-08-07 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6143785A (ja) |
-
1984
- 1984-08-07 JP JP59165204A patent/JPS6143785A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| IE53301B1 (en) | A crt display device with a picture-rearranging circuit | |
| JPS6143785A (ja) | 表示装置 | |
| JPH0441831B2 (ja) | ||
| JPS5997184A (ja) | 画像処理装置 | |
| JP3307736B2 (ja) | 画像データ転送装置 | |
| JPS59206881A (ja) | デイスプレイ装置 | |
| JPS60101590A (ja) | 表示装置 | |
| JPS61219082A (ja) | 表示制御装置 | |
| JPS59232390A (ja) | 表示装置 | |
| JPS59155887A (ja) | 表示装置 | |
| JP3303923B2 (ja) | 画像表示制御装置及び画像表示制御方法 | |
| JPS63285591A (ja) | 画像表示装置 | |
| JPS63229485A (ja) | 表示制御方式 | |
| JPS62223789A (ja) | 動画表示装置 | |
| JPS58142388A (ja) | Ｃｒｔデイスプレイ装置のデ−タ消去方法 | |
| JPS61215585A (ja) | 表示装置の多重画面表示方式 | |
| JPS59121091A (ja) | 表示装置 | |
| JPS6322593B2 (ja) | ||
| JPS63155184A (ja) | 表示制御装置 | |
| JPH11161241A (ja) | 表示制御装置 | |
| JPS62105189A (ja) | 表示制御方式 | |
| JPS58211781A (ja) | デイスプレイユニツトでのパタ−ン表示装置 | |
| JPS59151186A (ja) | 文字表示装置 | |
| JPH0638643B2 (ja) | 画像メモリアドレス補正回路 | |
| JPH0120429B2 (ja) |