JPH0638643B2 - 画像メモリアドレス補正回路 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、画像メモリアドレス補正回路に関する。より
詳細には、ピクチャー・イン・ピクチャーと呼ばれる親
・子画面を表示する機能を有する子画面用画像メモリの
読み出し読み出しアドレスを補正する回路に関する。

従来の技術 ２つのテレビジョン画面の一方を親画面、他方を子画面
として、１つの画面上に親画面の一部に子画面を表示す
るよう合成する場合、子画面用の圧縮したデータを記憶
する画像メモリを用いる。このメモリに書き込まれた子
画面のデータを、親画面表示時に同期をとって読み出し
て、上記のピクチャー・イン・ピクチャーを実現する。

現在のテレビジョン画面には、インタレース走査により
偶数フィールドと奇数フィールドと呼ばれる２種類の画
面が存在し、テレビジョン画面の走査線位置が異なって
いる。

従って２つの画面を親子画面に合成する際には、それぞ
れの画面のフィールドの偶／奇を判定し、子画面の表示
位置の調整を行なわなければならない。

子画面用画像メモリを、１フィールド分の容量だけで構
成した場合を考える。親画面と子画面とは非同期で動作
しているため、親画面と子画面とでフィールドの偶／奇
は必ずしも一致しない。例えば、親画面が偶数フィール
ドを出力するときに、画像メモリ内に保持されている子
画面のデータが奇数フィールドのものであると、子画面
の奇数フィールドのデータが、親画面の偶数フィールド
に出力される。これに続いて親画面が奇数フィールドを
出力するときには、画像メモリ内に保持されている子画
面のデータは偶数フィールドのものになり、親画面の奇
数フィールドに子画面の偶数フィールドのデータが出力
される。

第３図(a)〜(d)に、この様子を示す。第３図(a)〜(d)
は、それぞれ４本の走査線（奇数・偶数フィールドそれ
ぞれ２本づつ）で子画面の１フレームを構成した例であ
る。第３図(a)は、奇数フィールドの子画面データを、
第３図(b)は、偶数フィールドの子画面データを示す。

第３図(a)および(b)のデータが、正常にそれぞれ親画面
の奇数フィールドおよび偶数フィールドに出力される
と、子画面出力信号は、第３図(c)に示す画像信号とな
る。一方、上述のように親画面と子画面とでフィールド
の偶／奇が入れ替わっているときには、子画面出力信号
は、第３図(d)に示す画像信号のように、子画面の奇数
フィールドデータと偶数フィールドデータとの間でデー
タの逆転が起こってしまう。

従来は、このような現象を避けるために、子画面の偶数
フィールド、奇数フィールドそれぞれに専用の画像メモ
リを用意し、親画面が走査を行っているフィールドに合
わせて、いずれか一方の画像メモリのデータを読み出し
ていた。

発明が解決しようとする課題 上述のように従来は、ピクチャー・イン・ピクチャーシ
ステムを実現するために２フィールド分のメモリを必要
とした。従って、大容量メモリを必要とし、１チップ化
が困難であり、コストアップ、占有面積増大等の問題も
生じていた。

そこで本発明の目的は、上記従来技術の問題点を解決し
た、１フィールド分のメモリを使用するだけですむ画像
メモリのアドレス補正回路を提供することにある。

課題を解決するための手段 本発明に従うと、第１のテレビジョン画面を親画面と
し、該親画面中の一部に、第２のテレビジョン画面を子
画面として表示するピクチャー・イン・ピクチャーを実
現する際に使用する子画面画像データ用メモリ中のアド
レスを指定する回路において、第２のテレビジョン画面
の１フィールド分のデータを子画面に圧縮して記憶する
メモリの読み出しアドレスを指定する指定手段と、第１
のテレビジョン画面のフィールドおよびメモリから読み
出される第２のテレビジョン画面データのフィールドが
偶数フィールド、奇数フィールドのいずれであるかを判
別するの判別手段と、前記判別手段の出力により、前記
メモリからデータを読み出す時に、第１のテレビジョン
画面の１走査線に映し出されるデータ量に相当するアド
レス単位で読み出しアドレスの補正を行なうアドレス補
正回路とを備えることを特徴とする画像メモリアドレス
補正回路が提供される。

作用 本発明の画像メモリアドレス補正回路は、親・子それぞ
れの画面のフィールドをそれぞれ奇数か偶数か判別し、
子画面のフィールドデータの偶／奇が親画面のフィール
ドと逆転している場合には、子画面用メモリの読み出し
アドレスを補正してデータの逆転を補正する。従って、
本発明の回路を用いることにより、１フィールド分のメ
モリ容量で子画面を構成することが可能になる。

以下、本発明を実施例により、さらに詳しく説明する
が、以下の開示は本発明の単なる実施例に過ぎず、本発
明の技術的範囲をなんら制限するものではない。

実施例 第１図に、本発明の画像メモリアドレス補正回路の一例
のブロック図を示す。第１図の回路は、親画面および子
画面が出力するフィールドの偶／奇を判定する親・子画
面フィールド判定回路２と、子画面用のフィールドメモ
リのデータの書き込みアドレスとデータの読み出しアド
レスとを比較するフィールドメモリライト／リードライ
ンアドレスコンパレータ３と、この両者の出力結果によ
り、論理和回路６にパルスを出力するアドレス補正回路
４とを具備する。論理和回路６へは、フィールドメモリ
リードラインアドレスカウンタインクリメントパルス発
生回路１からもパルスが出力され、論理和回路６の出力
は、フィールドメモリリードラインアドレスカウンタ５
に入力される。このアドレスカウンタ５が示す子画面の
フィールドメモリリードラインアドレスは、論理和回路
６の出力するパルスによってインクリメントされる。

以下、第２図(a)〜(b)、第４図(a)および(b)をともに参
照して、上記本発明の画像メモリアドレス補正回路の動
作を説明する。本発明の画像メモリアドレス補正回路を
１フィールド分の容量の子画面フィールドメモリと組み
合わせ、使用した。

第２図(a)〜(b)に、親画面上に出力された子画面信号を
示す。第２図(a)〜(b)において、実線11は、親画面の奇
数フィールドを示し、破線12は、親画面の偶数フィール
ドを示す。また、〜はそれぞれ番号順に出力された
子画面のデータを示す。

第２図(a)は、子画面のデータが正常に出力され、親画
面と子画面とでフィールドの偶／奇が一致している場合
を示す。この場合、上記本発明の回路において、パルス
発生回路１は、親画面の出力に同期してパルスを発し、
子画面フィールドメモリの次に読み出すデータのアドレ
スを指示するアドレスカウンタ５は順次インクリメント
される。

親画面と子画面との間で同期がずれて、第２図(b)に示
すように、子画面のフィールドデータが、親画面と偶／
奇が逆転した状態で出力されるようになると、フィール
ド判定回路２が検知し、アドレス補正回路４に信号を出
力する。アドレス補正回路４は、論理和回路６にパルス
を出力し、アドレスカウンタ５がインクリメントされ
る。本実施例では、親画面の偶数フィールドに出力され
る奇数フィールドの子画面データを、アドレス補正して
出力する。第４図(a)および(b)に、この様子を図示す
る。第４図(a)は、親画面中に出力された子画面信号
で、奇数フィールドのデータと偶数フィールドのデータ
が逆転している場合である。上記のように子画面の奇数
フィールドのデータ（メモリ内のデータ）をアドレス補
正すると、アドレスがインクリメントされ、、の奇
数フィールドデータが、それぞれ矢印に示すように、
の偶数フィールドデータの上側に出力される。第４図
(b)にアドレス補正後の出力データを示す。奇数フィー
ルドデータは、アドレスをインクリメントすると、読
み出されない。すなわちアドレス補正の結果１ラインデ
ータ分だけ、出力位置がずれるが、奇数フィールド、偶
数フィールドのデータは、それぞれ正しい順に出力さ
れ、画像は正常になる。

一方、子画面のデータを圧縮する際に起こる、書き込
み、読み出しアドレスの逆転を補正する場合を説明す
る。

子画面を親画面に対し、垂直方向に１／ｎ、水平方向に
１／ｍとなるよう圧縮するには、ソース信号の垂直ライ
ンをｎラインにつき１ラインだけメモリに書き込み、水
平方向については、読み出しに対して書き込みを１／ｍ
倍のスピードで行なう。

従って、子画面フィールドメモリに対しては、書き込み
がゆくっり行なわれるのに対し、読み出しが速いので、
書き込みアドレスを読み出しアドレスが追い越してしま
う場合がある。書き込みアドレスを読み出しアドレスが
追い越してしまうと、１フィールド前のデータが出力さ
れるのでアドレス補正が必要となる。

第２図(c)に、親画面と子画面とでフィールドの偶／奇
が一致しているときに、読み出しアドレスが書き込みア
ドレスを追い越した場合を図示する。読み出しアドレス
が書き込みアドレスを追い越すと、子画面データは１フ
ィールド前のものになる。従って、子画面のフィールド
の偶／奇は親画面と逆転する。本発明の補正回路は、読
み出しアドレスが書き込みアドレスを追い越すと、アド
レスコンパレータ３が追い越しを検知し、アドレス補正
回路４に信号を発する。アドレス補正回路４は、論理和
回路６にパルスを発し、アドレスカウンタ５をインクリ
メントして、第２図(c)、およびのフィールドデ
ータはそれぞれ、およびのフィールドデータの上
側に出力される。

第２図(d)に、子画面のフィールドの偶／奇が親画面と
逆転しているときに、読み出しアドレスが書き込みアド
レスを追い越した場合を図示する。追い越しが起こる前
は、上述のように奇数フィールドの子画面データをアド
レス補正してから出力する。従って、第２図(d)およ
びのフィールドデータがそれぞれおよびのフィー
ルドデータの上側に出力される。一方、追い越し後につ
いては、追い越し前に親画面の偶数フィールドに出力さ
れる子画面データは既にアドレス補正されているので、
追い越し後に親画面の偶数フィールドに出力される偶数
フィールドの子画面データのアドレスも補正されてい
る。従って、追い越し後に親画面の奇数フィールドに出
力される奇数フィールドの子画面データもアドレス補正
される。

上記のように本発明の画像メモリアドレス補正回路は、
１フィールド分の容量の子画面フィールドメモリしか使
用しないで、子画面のフィールドデータの偶／奇が、親
画面のフィールドと逆転した場合にも、子画面のフィー
ルドメモリから順序通りにデータを出力させることを可
能にする。

発明の効果 以上説明したように本発明の画像メモリアドレス補正回
路を使用すると、１フィールド分のメモリ容量でピクチ
ャー・イン・ピクチャーを実現することが可能である。
従って、単にメモリ容量低減による低コスト化だけでな
く、従来困難であったピクチャー・イン・ピクチャーシ
ステムの１チップ化も可能にする。

【図面の簡単な説明】

第１図は、本発明の画像メモリアドレス補正回路の一例
のブロック図であり、 第２図(a)〜(d)は、本発明の回路による、子画面の出力
信号の補正を説明する図であり、 第３図(a)および(b)は、それぞれ子画面の奇数フィール
ドおよび偶数フィールドのデータの一例であり、 第３図(c)および(d)は、それぞれ第３図(a)および(b)の
データが正常に出力された出力画面と、フィールドの偶
／奇が逆転して出力された出力画面であり、 第４図(a)および(b)は、本発明の回路によりフィールド
の偶／奇が逆転して出力された出力画面が補正される様
子を図示したものである。 〔主な参照番号〕 １……フィールドメモリリードラインアドレスカウンタ
インクリメントパルス発生回路、 ２……親・子画面フィールド判定回路、 ３……フィールドメモリライト／リードラインアドレス
コンパレータ、 ４……アドレス補正回路、 ５……フィールドメモリラインアドレスカウンタ、 ６……論理和回路、 11……親画面の奇数フィールド走査ライン、 12……親画面の偶数フィールド走査ライン

Claims (2)

【特許請求の範囲】
1. 【請求項１】第１のテレビジョン画面を親画面とし、該
   親画面中の一部に、第２のテレビジョン画面を子画面と
   して表示するピクチャー・イン・ピクチャーを実現する
   際に使用する子画面画像データ用メモリ中のアドレスを
   指定する回路において、第２のテレビジョン画面の１フ
   ィールド分のデータを子画面に圧縮して記憶するメモリ
   の読み出しアドレスを指定する指定手段と、第１のテレ
   ビジョン画面のフィールドおよびメモリから読み出され
   る第２のテレビジョン画面データのフィールドが偶数フ
   ィールド、奇数フィールドのいずれであるかを判別する
   の判別手段と、前記判別手段の出力により、前記メモリ
   からデータを読み出す時に、第１のテレビジョン画面の
   １走査線に映し出されるデータ量に相当するアドレス単
   位で読み出しアドレスの補正を行なうアドレス補正回路
   とを備えることを特徴とする画像メモリアドレス補正回
   路。
2. 【請求項２】前記画像メモリアドレス補正回路が、メモ
   リに書き込まれた第２のテレビジョン画面データのアド
   レスとメモリから読み出される第２のテレビジョン画面
   データのアドレスとを比較する比較手段を具備し、前記
   アドレス補正回路が、該比較手段の出力によっても前記
   読み出しアドレスの補正を行なうことを特徴とする請求
   項(1)に記載の画像メモリアドレス補正回路。