JPH0130154B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はフイールドメモリ読み出し制御回路に
関し、特にフイールドメモリに記録されているデ
ータをインターレス走査による陰極線管デイスプ
レイ装置に供給して動画を表示する場合に用いら
れるフイールドメモリ読み出し制御回路に関する
ものである。

フイールドメモリに記録されているデータをイ
ンターレス走査による陰極線管デイスプレイ装置
に表示する場合には、フイールドメモリのメモリ
アドレスを陰極線管デイスプレイ装置の走査線に
同期して順次シフトさせながらその内容を読み出
して供給している。そして、フイールドメモリに
記録されているデータを静止画として表示する場
合には、例えば第１図に示すフイールドメモリの
各番地に記録されているデータを左上（通常はこ
こが「０」アドレスとなつている。）から順次読
み出して表示する。つまり、Ｙ方向およびＸ方向
のアドレスを「YX」として表わすと、00→01→
02→…0n→10→11→12…1n→20→21→22→…2n
→mnの順に読み出せば、フイールドメモリの全
体が静止画として表示されることになる。これに
対して、読み出しのスタートアドレスを「０」か
らではなく、途中から開始すると、静止画の表示
位置がずれて表示されることになる。例えばＹ方
向のアドレスを「０」からではなく「４」からス
タートさせると、アドレスYXが40→41→42→…
5n→51→52→…5n…の順で読み出されるために、
その表示パターンは第２図に示す様に上方にずれ
たものとなる。

従つて、Ｙ方向のスタートアドレスを０→１→
２→３→…と順次シフトさせると、第３図ａ〜ｃ
に示す様に表示画面が上方向にスクロールする。
つまり、フイールドメモリの読み出しスタートア
ドレスを順次インクリメントもしくはデクリメン
トすることによつて、静止画が移動されて動画的
な表示が行なえることになる。そしてこのこと
は、Ｘ方向についても同様になる。

次に、フイールドメモリの出力信号を表示する
陰極線管表示装置は、一般に奇数フイールドと偶
数フイールドを交互に走査するインターレス走査
が行なわれている。従つて、フイールドメモリの
読み出しスタートアドレスを変化させるタイミン
グによつては、表示画面にちらつきが生ずる。以
下、このちらつきについて説明する。

まず、Ｙ方向のメモリ構成を走査線２本（２フ
イールド）で１アドレスつまり１ドツトとし、Ｙ
方向のスタートアドレスに対する変化タイミング
を垂直走査周期（約1/30秒）とし、２垂直走査周
期毎に１ドツトが更新されるものとする。ここ
で、画面を下方向（スタートアドレスをデクリメ
ントする方向）に移動させるに際し、スタートア
ドレスの変更タイミングを奇数フイールドにした
場合と、偶数フイールドにした場合について考え
て見る。インターレス走査に於いては、最初奇数
フイールドの走査線が光り、次いで次の偶数フイ
ールドの走査線が光ることになる。従つて、第４
図に示すパターン（画面の中央部分のみにドツト
表示を有するパターン）を下方向に移動させた場
合、奇数フイールドに於いてスタートアドレスを
変更すると、第５図ａに示す様に走査線が光る時
間的タイミングが画面の移動方向と一致するため
に、表示画面をスムースに移動表示することが出
来る。これに対して、偶数フイールドに於いてス
タートアドレスを変更した場合には、第５図ｂに
示す様に偶数フイールドの走査線が光つた後に画
面が移動する方向（下方向）とは逆方向の奇数走
査線が光ることになる。そして、その後の偶数フ
イールドに於いては走査線２本分の間隔があくこ
とになる。従つて視覚上、表示パターンのふちに
ジツターもしくはライン抜けが生じたようにな
り、表示画面のスムースな移動表示が行なえなく
なる。また、画面を上方に移動させた場合に於い
て、奇数フイールドでスタートアドレスを変更さ
せた場合にも同様な問題が生ずる。そして、この
問題は、２垂直走査期間に２ドツト分（走査線４
本分）にわたつて表示画面を移動させた場合に
は、上記現象がより著しいものとなる。そして、
上述した説明は最も極端な場合の例であるが、ス
タートアドレスの変更を垂直走査に対して非同期
に行なつた場合にも、そのタイミングによつては
当然同様な問題が生じる。なお、Ｘ方向について
も同様な現象が生ずるわけであるが、水平走査期
間は垂直走査期間に比べてかなり速いために、視
覚上あまり目立たないものとなる。

従つて、本発明による目的は、フイールドメモ
リの記録内容を上下方向に移動表示する場合に於
ける表示画面の乱れを防止したフイールドメモリ
読み出し制御回路を提供することである。以下、
図面を用いて本発明によるフイールドメモリ読み
出し制御回路を詳細に説明する。

第６図は本発明によるフイールドメモリ読み出
し制御回路の一実施例を示す回路図である。同図
に於いて１は垂直同期信号VSを入力として、フ
イールドの奇数と偶数を判別するフイールド判別
回路、２はフイールド判別回路２の出力信号を水
平同期信号の発生時にラツチして出力するラ
ツチ回路、３は中央演算処理装置であつて、ノア
ゲート３ａを介して供給される垂直同期信号
をインタラプト信号としてポートP₁に入力
している。また、この中央演算処理装置３は、リ
ード信号およびライト信号を発生する出
力ポートP₂，P₃を有している。４は中央演算処
理装置３からアドレスバスABを介して供給され
るアドレス信号をデコードすることにより、アド
レスイネーブル信号，を発生するデコーダ、
５はリード信号とアドレスイネーブル信号
とを入力とするナンドゲート、６はライト信号
WTとアドレスイネーブル信号とを入力とする
ナンドゲート、７はラツチ回路２の出力信号を入
力とし、かつナンドゲート５の出力によつてイネ
ーブルされるレジスタであつて、その出力信号は
データバスDBを介して中央演算処理装置３に供
給される。８は中央演算処理装置３からデータバ
スDBを介して供給されるＹ方向のスタートアド
レスをナンドゲート６の出力発生時に保持するＹ
方向スタートアドレスセツトレジスタ、９はＹ方
向スタートアドレスセツトレジスタ８から供給さ
れるスタートアドレスをパラレルに取り込むとと
もに、水平同期信号によりカウントするＹ方
向表示アドレスカウンタ、１０はＹ方向表示アド
レスカウンタ９から出力されるＹ方向アドレス信
号YAと図示しないＸ方向表示アドレスカウンタ
から供給されるＸ方向アドレス信号XAによつて
アドレスされるフイールドメモリであつて、その
読み出し出力信号は図示しない陰極線管に供給さ
れて表示される。

以下、上記構成によるフイールドメモリ読み出
し制御回路の動作を第７図に示すフローチヤート
を用いて説明する。このように構成された回路に
於いて、垂直同期信号が発生されると、ノア
ゲート３ａの出力信号が中央演算処理装置３のポ
ートP₁にインタラプト信号として供給され
るために、この中央演算処理装置３は割り込みモ
ードとなつて、第７図に示すステツプST₁に移行
する。ステツプST₁に於いては、バツフアメモリ
に蓄えられている前回のＹ方向スタートアドレス
（現在表示している画面のＹスタートアドレス）
を中央演算処理装置３内のレジスタに取り込んで
ステツプST₂に移行する。ステツプST₂に於いて
は、新たに外部から供給されるかあるいは前回の
Ｙ方向スタートアドレスをインクリメントもしく
はデクリメントして求められた更新Ｙ方向スター
トアドレスを中央演算処理装置３内のレジスタに
取り込む。

一方、フイールド判別回路１は、垂直同期信号
VSを入力することにより、現在のラスタ表示が
奇数フイールドであるか偶数フイールドであるか
を判別しており、その判別結果を水平同期信号
HSの発生タイミングでラツチ回路２にラツチし
ている。そして、ステツプST₃に於いては、上記
フイールド判別回路１の出力が安定するまでの時
間を計時した後にステツプST₄に移行する。ステ
ツプST₄に於いては、ステツプST₁、ST₂に於い
てレジスタに取り込まれている前回のＹ方向フイ
ールドアドレスと更新Ｙ方向スタートアドレスと
を比較することにより、表示画面の移動方向が上
方であるか下方であるかの判別を行なう。そし
て、この判別結果が上方である場合には、ステツ
プST₅に移行する。ステツプST₅に於いては、中
央演算処理装置３がレジスタ７を指定するアドレ
ス信号を送出することによつて、デコーダ４から
アドレスイネーブル信号を発生させるととも
に、出力ポートP₂からリード信号を発生す
る。この結果、上記両信号を入力とするナンドゲ
ート５がレジスタ７をイネーブルすることにな
り、ラツチ回路２に保持されているフイールド判
別信号がデータバスDBを介して中央演算処理装
置３に取り込まれて現在の表示フイールドが奇数
であるか偶数であるかの判別が行なわれる。そし
て、この判別が偶数であつた場合には、更新Ｙ方
向アドレスをステツプST₆に於いてバツフアメモ
リにセーブする。次にステツプST₇において更進
Ｙ方向アドレスをＹ方向スタートアドレスセツト
レジスタ８にセツトする。このセツト動作は、中
央演算処理装置３がＹ方向スタートアドレスセツ
トレジスタ８を指定するアドレス信号を発するこ
とによつてデコーダ４からアドレスイネーブル信
号を発生させるとともに、これに同期して出力
ポートP₃からライト信号を発生することによ
り、ナンドゲート６から出力を発生させてＹ方向
スタートアドレスセツトレジスタ８にイネーブル
している。そして、このセツト動作が完了する
と、リターンされて次の割り込みに備える。一
方、Ｙ方向表示アドレスカウンタ９は、Ｙ方向ス
タートアドレスセツトレジスタ８にセツトされた
データをスタートアドレスとして水平同期信号
HSにより順次カウントされ、その計数値がＹ方
向アドレス信号YAとしてＸ方向アドレス信号
XAとともにフイールドメモリ１０をアドレスし
て記録データの読み出しを実行させる。

一方、ステツプST₅に於けるフイールド判別が
奇数であつた場合には、リターンモードとなつて
次の割り込みに備える。ここで、次の垂直同期信
号による割り込み時には、フイールド判別が
必ず偶数となるために、上述したステツプST₆、
ST₇を介してリターンされる。また、ステツプ
ST₄に於ける判別結果が下方向であつた場合に
は、ステツプST₈に於いてフイールド判別を行な
い、奇数の場合にはステツプST₆に移行し、偶数
の場合にはリターンとなつて次の垂直同期信号
VSによる割り込み時にＹ方向スタートアドレス
のセツトを実行する。つまり、中央演算処理装置
３は、画面が上方に移動している場合には偶数フ
イールドに於いて更新Ｙ方向スタートアドレスの
セツトを行ない、画面が下方向に移動している場
合には奇数フイールドに於いて更新Ｙ方向スター
トアドレスのセツトを制御することによつて、表
示画面の上述した乱れを防止していることにな
る。

以上説明した様に、本発明によるフイールドメ
モリ読み出し制御回路によれば、フイールドメモ
リの出力信号を用いて上下方向に移動する画面を
信号する場合に、その更新Ｙ方向スタートアドレ
スのセツトを画面が上方向へ移動している場合に
は偶数フイールドに、また下方向に移動している
場合には奇数フイールドに同期させてセツトする
ことが簡単な構成でありながら容易に行なえるた
めに、表示画面の移動時に生ずる画面の乱れが確
実に防止される優れた効果を有する。

【図面の簡単な説明】

第１図はフイールドメモリのパターン記録例を
示す図、第２図はＹ方向スタートアドレスを変え
て読み出した場合の表示例を示す図、第３図ａ〜
ｃはＹ方向スタートアドレスをフイールド単位に
順次変更した場合の表示例を示す図、第４図、第
５図ａ，ｂは表示画面の移動方向による画面の乱
れ発生を説明するための図、第６図は本発明によ
るフイールドメモリ読み出し制御回路の一実施例
を示す回路図、第７図は第６図に示す回路の動作
を説明するためのフローチヤートである。 １……フイールド判別回路、２……ラツチ回
路、３……中央演算処理装置、４……デコーダ、
５，６……ナンドゲート、７……レジスタ、８…
…Ｙ方向スタートアドレスセツトレジスタ、９…
…Ｙ方向表示アドレスカウンタ、１０……フイー
ルドメモリ。

Claims (1)

【特許請求の範囲】
1. １ インターレス走査による陰極績管表示装置の
   垂直同期信号を入力として現在表示中の画面が奇
   数フイールドであるか偶数フイールドであるかの
   判別を行なうフイールド判別回路と、Ｙ方向のス
   タートアドレスがセツトされるＹ方向スタートア
   ドレスセツトレジスタと、このＹ方向スタートア
   ドレスセツトレジスタの出力によりプリセツトさ
   れかつ前記陰極線管表示装置の水平同期信号を順
   次計数するＹ方向表示アドレスカウンタと、この
   Ｙ方向表示アドレスカウンタの計数出力信号によ
   りＹ方向のアドレスが指定されて読み出された記
   録情報が前記陰極線管表示装置に供給されて表示
   されるフイールドメモリと、前回のＹ方向スター
   トアドレスと更新されるＹ方向スタートアドレス
   とを比較して画面の上下移動方向を判別し、上方
   向の移動に対しては前記フイールド判別回路の判
   別出力が偶数フイールド時に、また下方向の移動
   に対しては奇数フイールド時に前記Ｙ方向スター
   トアドレスセツトレジスタに更新Ｙ方向スタート
   アドレスをセツトする中央演算処理装置とを備え
   たことを特徴とするフイールドメモリ読み出し制
   御回路。