JPS58142388A - Ｃｒｔデイスプレイ装置のデ−タ消去方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、データプロセッサーやワードプロセッサー
、パーソナルコンピュータ尋に使用されるＣＲＴ　Ｃ陰
極線管）ディスプレイ装置のデータ消去方法に係り、特
番こスクリーンメモリの消去時や画面消去時において、
その消去時間を短縮して装置の操作性を向上させるとと
もｉこ、消去動作に関与するＣＰＵの処理時間を減少さ
せ、かつソフトウェアの負担も軽減したデータ消去方法
に関する。

ラスター走査に同期して表示データが読出されるスクリ
ーンメモリを備えたＣＲＴディスプレイ装置においては
、表示用のデータをスクリーンメモリへ書込んだり、消
去したりする必要がある。

このようなデータの書込みや消去は、画面のチラッキを
防止するために、表示のためのデータ読出し期間中には
行わない。

従来の書込み方法としては、第１に、表示読出し期間中
を避け、水平ブランキング時間および垂直ブランキング
時間、すなわちフライバック期間を利用して、書込み動
作を行う方法が知られている。

第２ｉこ、書込み動作を表示読出しに優先させ、書込み
が必要なときは１表示読出しを停止して、書込む方法も
用いられている。

これらの従来の書込み方法では、表示読出しのためのメ
モリのアドレスとは独立に、書込みたい位置をアドレス
して、データを書込んでいた。

また、データの消去方法としては、これらの通常のデー
タ書込みと同様に、消去を意味するデータ、例えば論理
１０′を書込むことによって、スクリーンメモリの消去
を行うことも知られている。

このような従来のデータ消去方法によれば。

その消去時間は長くなるが、スクリーンメモリの容量が
比較的小さく、表示データをキャラクタコードで記憶さ
せるＣＲＴディスプレイ装置の場合には、余り不都合は
生じない。

ところが、グラフィックディスプレイ装置やキャラクタ
ディスプレイ装置等に用いられるＣＲＴディスプレイ装
置で、例えば７画面分に対応するドツト情報を格納可能
な大容量のスクリーンメモリを有する場合には、従来の
消去方法のように、通常のデータ書込みと同じ方法で全
画面や全スクリーンメモリを消去すると、その所要時間
が著しく増加する。そのため、装置またはシステムの機
能、性能、操作性等に重大な影蕃を与えるという不都合
を生じる。

そこで、この発明のＣＲＴディスプレイ装置のデータ消
去方法では、このようなグラフィックディスプレイ装置
や、表示データをキャラクタコードでなくドツト単位の
情報で処理するキャラクタディスプレイ装置においても
、スクリーンメモリの消去時間を短縮し、同時に、消去
番こ関与するＣＰＵやソフトウェアの負担も軽減して、
その装置やシステムの操作性醇を向上させることを目的
とす名。

そのために、この発明のデータ消去方法においては、消
去を意味するデータを発生する消去データ発生手段と、
読１込モード切換え手段とを使用し、スクリーンメモリ
の消去動作を行うときは、スクリーンメモリに対するア
ドレスは通常の表示読出しの場合と同様にアドレスし、
かつ読１込モード切換え手段を書込モードに設定して、
消去データ発生手段からスクリーンメモリへ消去データ
を順次与えるようにすることを第１の特徴とする。

また、消去データ発生手段から、論理１０′を意味する
データを発生させることを第コの特徴とする。

さらに、水平同期信号または垂直同期信号を計数する計
数手段を用いて、この計数手段からの計数値出力により
消去動作を停止させることを第３の特徴とする。

第１図は、この発明のデータ消去方法を実施する場合に
使用されるＣＲＴディスプレイ装置の構成を示す機能ブ
ロック図である。図面において、ｌはＣＲＴ制御回路、
コはスクリーンメモリ、３はＰ　−Ｓ　（並夕糧列）変
換器、ダはビデオ制御回路、Ｓは表示ユニット、６はＣ
ＰＵパスラインを示し、また、Ｓ／は読１込制御信号、
Ｓ２はアドレス信号、Ｓ３は書込データ信号、Ｓダは読
出データ信号、８．ｔは表示データ信号、Ｓ６はビデオ
信号、Ｓ７はビデオ制御信号、ｓｒは水平同期信号、８
９は垂直同期信号を示す。

この第１図の装置は、ＣＲＴ制御制御回路内部に、後に
詳しく説明するような、消去動作のための回路部分が付
加されている点を除けば、基本的には従来の装置と同様
である。

理解を容易にするために、従来の装置と共通する動作に
ついて説明する。

まず、スクリーンメモリコへのデータの書込みに際して
は、書込むべきデータおよびそのアドレス情報が１図示
されない外部装置から、ＣＰＵパスライン６を介してＣ
ＲＴ制御回路ｌへ与えられる。

ＣＲＴ制御回路ｌは、これに対応して、スクリーンメモ
リコへの書込み可能なタイミングと関連させながら、与
えられたデータを指示されたアドレスへ書込む。すなわ
ち、スクリーンメモＩＪ　、２が書込み可能となったタ
イミングで、読ル讐込制御信号Ｓ／を書込モードとして
出方し、ｙドレｘ信号ｓコで指示されたアドレスへ書込
データ信号Ｓ３を書込む。

次に、表示ユニット３へのデータの表示に際しては、Ｃ
ＰＵパスライン４とは独立Ｊこ、ＣＲＴ制御制御回路衣
示ユニット３とによって定められるタイミングで、スク
リーンメモリコから周期的にデータを読出す。

読出しタイミングは、読１込制御信号Ｓ／を続出上−ド
にすることによって与えられ、そのアドレスはアドレス
信号ｓ２により与えられて、読出データ信号８１が出力
される。

第３図に関連して詳しく説明するように、並列信号であ
るから、ｐ−ｓ変換器３へ入力して直列信号に変換し、
表示データ信号ｓｙを発生させる。

表示データ信号８３は、ビデオ制御回路亭によって処理
され、ビデオ信号Ｓ６として表示ユニット３へ与えられ
る。ビデオ制御回路ダでは。

表示デ〜りの反転、点滅等や、ブランキング時間等の一
定期間ビデオ信号をオフ状態に保持する等の各種条件に
よる処理を行い、ビデオ信号Ｓ６を送出する。

この場合に１表示ユニットＳのラスター走査と同期的関
係を保ちながら、ビデオ信号ｓ６を送出することか必要
である。そのために、読出データ信号Ｓダの読出し動作
は、ラスクー走査と同期的関係で、スクリーンメモリコ
へのアドレス信号Ｓコを順次歩進して行う。

そして、／フレーム、すなわち垂直同期信号ｓｑの一周
期の走査期間に、７画面分の読出しを行い、／フレーム
毎に同様な動作を繰返えす。

このように、データの読出しは、ラスター走査に同期し
、しかも走査のうちの表示区間に関係づけられるため、
書込み動作は、読出し時以外の期間だけ可能である、す
でに説明したように、水平ブランキング時間および垂直
ブランキング時間が書込み時間として使用される。

第２図は、第１図の装置における読出しと書込みのタイ
ミング関係を示すタイムチャートである。各信号波形に
付けられた符号は、第７図の符号位置に対応しており、
またＲは表示読出し期間、Ｗは書込み可能時間を示す。

水平同期信号Ｓｇと垂直同期信号Ｓ９とは、その周期が
異なるだけであるから、第一図では、Ｓざ（またはＳヲ
）として、１つの信号で示している。例えば、水平同期
信号ｓｇの周期は６０μｓであるのに対して、垂直同期
信号８ｑの周期はコ０１ｒＬＳである。

書込み可能時間Ｗは、これらの同期信号の前後に設定さ
れる。

第３図は、スクリーンメモリコの構成を表示画面に対応
させて図示化した概念構成図である。

図面における／−Ｉｎ、（ｍ　　／）　ｎ　＋／　〜ｍ
　ｎは。

そのアドレスを示す。

１つのアドレスには、／バイトすなわちｇビットの情報
が格納され、読ル讐込動作はここの／バイト単位で行わ
れる。

このスクリーンメモリーは、水平方向にｎバイト、垂直
方向ｌこｍビットが配列され、合計（ｎｘｍ）バイトの
容量を有している。

第４図は、表示ユニットＳの表示画面を示す。

図面において、Ａ〜Ｄはそれぞれ表示画面の端部位置を
示す。

１画面のドツト構成は、第３図のスクリーンメモ１月こ
対応して、水平方向にＩｔｎドツト、垂　　　゛直方向
にｍドツトである。したがって、合計（ざｎｘｍ）個の
ドツト画素で構成される。

次の第Ｓ図は、スクリーンメモリ２の／バイトと、表示
画面のドツトとの関係を示す対応図である０表示ドツト
のうち、ハツチングの付いたドツトは輝点ドツト、白ド
ツトは非輝点ドツトを示す。

この第３図に示されるように、メモリコのｌドツトが表
示画面のｌドツトに対応し、論理１／１が輝点ドツト、
論理１０′が非輝点ドツトとなる。

表示ユニットｓへの表示時、すなわち第２図のＳｔの表
示読出し期間Ｒには、ラスター走査に同期して、第３図
に示すスクリーンメモＩＪ　Ｊのアドレスｌのデータが
読出され、第７図の表示画面の位置Ａへ表示される。次
に、アドレスλのデータが、その右隣りへ表示され、以
下同様にして、アドレスｎのデータが位置Ｂへ表示され
て、／ラスターの表示が終了する。

そして、水平帰線が行われ、次のラスターに同期して、
アドレス（ｎ　＋　／）、（ｎ　＋　Ｊ）、・・・・・
・、（コｒｚ　−／）　、コｎの順序で、読出しと表示
が行われる。

このような動作によってト朧次ラスターが進み、アドレ
ス（ｍ　−／）　ｎ　＋　ｔのデータが位置Ｃへ、アド
レスｍｉのデータが位置りへ表示されて、ｌフレームの
表示が完了する。

また、データの書込みや消去は、すでに説明したように
、第２図のＷで示した書込み可能時間に行われる。

従来の第１のデータ消去方法では、この書込み可能時間
Ｗに、スクリーンメモリーの各アドレスへ論理′θ′を
順次書込むことによって、データの消去を行う。

ところが、ｌフレームの走査期間中に使用できる時間は
、（水平ブランキング時間１（ＢＸｍ）と（垂直ブラン
キング時間ＶＢ）だけである。

すなわち、ｌフレーム中の消去可能時間は、（ＨＢ　ｘ
　ｍ　）　十ｖＢ　　　　　　　−・−・Ｉｌｌとなる
。

ここで、ｌバイトの書込みに要する時間をＷＴとすれば
、ｌフレーム中の消去可能バイト数は、式（１）をこの
ＷＴで除した値、 で求めることができる〇 仮りに、水平ブランキング時間ＨＢ＝／！；μ・Ｓ１垂
直ブランキング時間Ｖ　Ｂ　＝　／　＠　Ｓ　、　ｍ　
＝Ｓθθ、ｎ＝１００とし、ｌバイトの書込みに要する
時間ＷＴ＝／θμｓとすれば、ｌフレーム中に消去可能
なバイト数は２式（２）から、である。

したがって、スクリーンメモリーの全アドレスのデータ
を消去するために必要なフレーム数は、 となる。

例えば、ｌフレームすなわち垂直同期信号の／周期を２
θ凰Ｓとすれば、５ｇ、ｌフレームの時間は、 ２０　（ｍｓ）　Ｘ　！；ｇ、ｔ　＝　／　／７６　（
ｘ＠）エム／７４（ｓｅｃ） であるから、７画面分のスクリーンメモリを消去するに
は、約７．７ｇ秒が必要となる。

このように、従来のデータ消去方法では、スクリーンメ
モリの全てのデータを消去するためには、長い時間を必
要とする。その上、この消去動作中には、ＣＰＵ側では
、消去データの書込み指令をＣＲＴ制御回路ｌへ順次送
出する必要があり、消去機能のためにＣＰＵが処理すべ
き時間も無視できない。

この発明のデータ消去方法は、このような長い消去時間
を短縮し、また、ＣＰＵの処理時間も短縮するとともに
、ソフトウェアの負担を軽減することによって、ＣＲＴ
ディスプレイ装置およびこの装置を含むシステム機器の
機能、性能、操作性岬な向上させることを目的とする。

第６図は、この発明のデータ消去方法を実施する場合に
、ＣＲＴディスプレイ装置のＣＲＴ制御回路ｌへ付加さ
れる消去動作に係わる回路部分の一例の詳細な構成を示
すブロック図である。図面における符号は第１図と同様
であり、また、／／はフリップフロップ回路、／２はコ
進カウンタ、１３はオアゲート回路で、８１０は消去開
始パルス、８／／はキャリア信号、Ｓ／２は消去ゲート
信号、Ｓ／３は読？５．７．　込信号を示す。

第７図は、第６図の回路の動作を説明するためのタイム
チャートである。図面の各信号波形に付けられた符号は
、第６図の符号位置に対応しており、また、Ｗは書込モ
ード、Ｒは読出モードを示す。

消去製作時以外には、第６図の回路のフリップフロップ
回路／／とコ進カウンタ／、、２は動作せず、読１込信
号８／３がオアゲート回路／３から読ルー込制御信号Ｓ
／として、第２図のＳ／と同じ形で出力され、第１図の
スクリーンメモリコへ送出される。

ところが、ＣＰＵ側からの消去指令がＣＲＴ制御制御回
路内えられると、この制御回路／は、内部で消去開始パ
ルス８１０を発生する。

この消去開始パルス８１０により、フリップフロップ回
路／／がセットされ、消去ゲート信号Ｓ／λが発生され
る。

消去ゲート信号Ｓ７．２の発生開始時点、すなわち第７
図のＳ１０に示される消去開始パルス８１０の発生時点
は、垂直同期信号Ｓ・９の発生タイミングとは直接関係
がない。

消去ゲート信号８／２は、一方でコ進カウンタ／コヘ与
えられて、第７図の８／２にハツチングで示される期間
だけ、−進カウンタ／２を動作可能とし、入力される垂
直同期信号ｓ９をカウントする。同時に、オアゲート回
路／３へも与えられ、読些讐込信号ｓ／、３との論理和
出力により、読１込制御信号Ｓ／が発生される。

−進カウンタ１２は、消去ゲート信号Ｓノコの発生時以
降に入力される垂直同期信号ｓｑをカウントし、２個目
の垂直同期信号ｓ９をカウントした時点でキャリア信号
８１／を発生する。

このキャリア信号８／／により、フリップフロップ回路
／ｌはリセットされ、消去ゲート信号Ｓノコも消滅する
。

カウンタ／コをコ進カウンタとした理由は、表示画面分
のスクリーンメモリの消去には、垂直同期信号８？の一
周期の期間があれば十分であるが、第７図の８７０とＳ
／コのように、−周期の途中で消去開始パルス８１０が
発生した場合でも、垂直同期信号Ｓ？の一周期を確保す
るためである。　　　− この消去動作時においても、読１込信号Ｓ／３は、第７
図の８／３に示されるように％Ｓ／Ｊのハツチングで示
される消去ゲート信号Ｓノコが発生される期間は読出モ
ードＲである。

そのため、スクリーンメモリコのアドレスは、あたかも
通常の読出し動作中と同様に、第３図のアドレス順に順
次アドレスされている。

しかし、この期間にオアゲート回路／３から発生される
読”／＠　込ｍ制御信号Ｓ／は、第７図の８／に示され
るようｌこ、書込モードＷとされる。

したがって、第７図の書込データ信号Ｓ３で与えられる
データ信号がアドレス順に順次スクリーンメモリへ書込
まれることになる。消去動作時には、消去ゲート信号Ｓ
／Ｊが発生される期間だけ、ＣＲＴ制御制御回路内部で
、この書込データ信号Ｓ３を強制的に論理１０′に設定
するので、スクリーンメモリーへは、論理１０′が書込
まれ、消去動作が行われる。

消去ゲート信号８／２が発生される期間は。

少なくとも垂直同期信号Ｓ９の１周期、多くとも一周期
である。そして、先に説明した例では。

／周期はコ０ＷＬｓである。

したがって、この発明のデータ消去方法によれば、消去
開始パルス１３１０が発生してから、遅くても一周期の
１Ｉ０１ｒＬｓで、消去動作が完了する。これに対して
、先の従来の消去方法では、約１．１１秒を必要とした
。

このように、この発明のＣＲＴディスプレイ装置のデー
タ消去方法では、スクリーンメモリーの消去動作時に、
ＣＲＴ制御回路ｌから、消去を意味する例えば論理１０
′のデータを発生させ１表示のための読出しと同じ速度
で書込むようにしている。その上、ＣＰＵ側としては、
単に消去指令をＣＲＴ制御回路／へ与えるだけでよく、
それ以外の時間は、消去動作以外のジョブを実行するこ
とができる。

なお、以上の実施例では、スクリーンメモリの容量が表
示画面に対応する大きさの場合について説明した。しか
し、スクリーンメモリの容量の方が大きく、スクロール
機能等によってメモリの表示読出し範囲を設定し、メモ
リの一部から表示データの読出しを行うＣＲＴディスプ
レイ装置の場合にも、同様に実施することができる。こ
の場合には、表示読出しを行う範囲のスクリーンメモリ
が消去されるので、スクロール指定を何回か行い、表示
読出しを行うアドレスを変更すれば、メモリの全域を消
去することが可能となる。

また、消去動作のための消去ゲート信号Ｓ／コの発生期
間を、垂直同期信号Ｓｑの２個目をカウントするまでと
したが、水平同期信号ｓｔｒをカウントしてもよい０こ
の場合には、例えばｍ−＝−ｔｏθのように、／フレー
ムのカウント数は多くなるが、理論上は「、１／Ｊをカ
ウントした時点でキャリア信号Ｓｏｌを発生させればよ
いから、／フレームの走査時間と殆んど同じ短時間で、
スクリーンメモリの全データを消去することができる。

さらに、スクリーンメモリの構成も、第３図や第Ｓ図に
示したように、／アドレスが／バイトである必要はなく
、例えば／アドレスに対してｌワード、すなわち４バイ
トの構成でもよい。

同様に、表示画面のドツト数も、第７図のように、（ざ
ｎ　ｘ　ｍ　）ドツトに限らず、例えば／アドレスがｌ
ワード、すなわちλバイトの／６ビツト構成であれば、
ドツト数は（／ＡｎＸｍ）となる。

さらにまた、スクリーンメモリがドツト単位の情報を格
納する場合について述べたが、キャラクタコードの情報
を格納するものであっても、同様に実施することができ
る。しかし、消去時間の短縮効果は、実施例で説明した
ような、大容量のスクリーンメモリの方が大きいことは
いうまでもない。

以上に詳細に説明したとおり、この発明のＣＲＴディス
プレイ装置のデータ消去方法では、消去を意味するデー
タを発生する消去データ発生手段と、　読出／書込モー
ド切換え手段とを使用し、スクリーンメモリの消去動作
を行うときは、スクリーンメモリに対する。アドレスは
通常の表示読出しの場合と同様にアドレスし、かつ読出
／書込モード切換え手段を書込モードに設定して、消去
データ発生手段からスクリーンメモリへ消去データを順
次与えるようにしている。

したがって、この発明のデータ消去方法によれば％通常
の表示読出しと同様の速さで、スクリーンメモリの全デ
ータを消去することができ、しかも消去動作に関与する
ＣＰＵ側の処理時間は極めて短くなり、単に消去指令を
与えるだけでよい。同時に、ソフトウェアの負担も著し
く軽減される。そのため、ＣＲＴディスプレイ装置を備
えた各種機器やシステムの操作性等も著しく向上される
１等の多くの優れた効果が得られる。

【図面の簡単な説明】

第７図はこの発明のデータ消去方法を実施する場合番こ
使用されるＣＲＴディスプレイ装置の構成を示す機能ブ
ロック図、第２図は第１図の装置における読出しと書込
みのタイミング関係を示すタイムチャート、第３図はス
クリーンメモリの構成を表示画面に対応させて図示化し
た概念構成図、第７図は表示ユニットの表示画面、第Ｓ
図はスクリーンメモリの／バイトと表示画面のドツトと
の関係を示す対応囚、第６図はこの発明のデータ消去方
法を実施する場合に、ＣＲＴディスプレイ装置のＣＲＴ
制御回路へ付加される消去動作に係わる回路部分の一例
の詳細な構成を示すブロック図、第７図は第６図の回路
の動作を説明するためのタイムチャートである。 図面において、／はＣＲＴ制御回路で、／／はそのフリ
ップフロップ回路、７．２は同じくそのλ進カウンタ、
λはスクリーンメモリ、３はｐ−ｓ（並夕４列）変換器
、弘はビデオ制御回路、Ｓは表示ユニット、６はＣＰＵ
パスラインを示す。 特許出願人　株式会社　リ　コ　− 手続補正書 昭和３７年３月ｌり日 ２、発明の名称 ＣＲＴディスプレイ装置のデータ消去方法８、補正をす
る者 事件との関係　　特許出願人 東京都大田区中馬込１丁目３番６号 （６り４り株式会社　リ　コ　− 表代理人 ６、補正の対象 明細書の８３発明の詳細な説明の欄 り、補正の内容 明細書第１４頁第を行〜第９行の［第７図の８／−屹ハ
ツチングで示される期間だけ５０１−

Claims (1)

1. 【特許請求の範囲】 １、　ラスター走査に同期して表示データが読出される
   スクリーンメモリを備えたＣＲＴディスプレイ装置にお
   いて、消去を意味するデータを発生する消去データ発生
   手段と、読１込モード切換え手段とを設け、スクリーン
   メモリの消去動作を行うときは、スクリーンメモリに対
   するアドレスは通常の表示読出しの場合と同様にアドレ
   スし、かつ前記読１込モード切換え手段を書込モードに
   設定して、前記消去データ発生手段から前記スクリーン
   メモリへ消去データを順次与えることを特徴とするデー
   タ消去方法。 ２、　上記特許請求の範囲第１項記載のデータ消去方法
   において、消去データ発生手段から論理％　ＯＩＩを意
   味するデータを発生させることを特徴とするデータ消去
   方法。 ８、　上記特許請求の範囲第７項記載のデータ消去方法
   において、水平同期信号または垂直四則信号を計数する
   計数手段を設け、この計数手段からの計数値出力により
   消去動作を停止させることを％徴とするデータ消去方法
   。