JPS61284797A - 表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 一■ この発明は１表示装置に関し、特にカーソル表示に関す
る。

皿米肢豊 一般に、オフィスコンピュータ、パーソナルコンピュー
タ、ワードプロセッサ、画像編集処理システム、ワーク
ステーション、ＣＡＤ／ＣＡＭ等の各種情報処理装置に
おいては、ビット・マツプディスプレイ等の表示装置を
備えている。

ところで、マウス等のポンインティング・デバイスを使
用する情報処理装置にあっては、使用するカーソルのパ
ターンが多くなる。

そこで、従来の表示装置においては、複数のカーソルパ
ターンを格納するカーソルパターンメモリを備え、この
カーソルパターン・メモリに格納した複数のカーソルパ
ターンの内の所要のカーソルパターンをホスト側から選
択して表示させるようにしている。

この場合、カーソルパターン・メモリに対するカーソル
パターンの読出し制御は、まず、ホスト側から複数のカ
ーソルパターンの内の一個のカーソルパターンを指定す
るためのアドレスデータをカーソルパターン・メモリ先
頭アドレスレジスタにセットする。

そして、このカーソルパターン・メモリ先頭アドレスレ
ジスタにセットしたアドレスデータを垂面同期信号毎に
カーソルパターン・メモリアドレスカウンタにロードす
る。

このアドレスカウンタは、ロードされたアドレスを初期
値としてカーソル表示タイミング信号をカウントするこ
とによって、カーソルパターン・メモリに対するアドレ
スデータを生成して出力する。

それによって、カーソルパターン・メモリの所要のカー
ソルパターンが格納されたアドレスが順次アクセスされ
、所要のカーソルパターンデータが読出されて表示され
る。

しかしながら、このようにしたのでは、カーソルパター
ンの数が多くなる等してカーソルパターン・メモリの容
量が大きくなる程、すなわちアドレス数が増加する程カ
ーソルパターン・メモリ先頭アドレスレジスタ及びカー
ソルパターン・メモリアドレスカウンタを多段にしなけ
ればならないので、構成が複雑になるという不都合があ
る。

旦−皇 この発明は上記の点に鑑みてなされたものであす、簡単
な構成でカーソルパターン数の増加に対応できるように
することを目的とする。

員−國 この発明は上記の目的を達成するため、ホスト側からの
アドレスデータをカーソルパターン・メモリの上位アド
レスとし、カーソル表示タイミング信号のカウント値を
カーソルパターン・メモリの下位アドレスとして、カー
ソルパターン・メモリをアクセスするようにしたもので
ある。

以下、この発明の一実施例に基づいて具体的に説明する
。

第１図は、この発明を実施した情報処理装置としての画
像編集処理装置の一例を示す外観斜視図である。

この情報処理装置は、入力装置として文字情報。

制御情報等の各種情報を入力するキーボード１と。

ポインティング・デバイスであるマウス２と、原稿画像
等を読取るイメージスキャナ３とを備えている。

また、出力装置として各種情報を表示するＣＲＴディス
プレイ４と、各種情報をプリントアウトするレーザプリ
ンタ５とを備えている。

さらに、記憶装置として本体６内にフロッピディスク装
［ＣＦＤＤ）及びハードディスク装置（ＨＤ　Ｄ）を備
えている。

第２図は、この情報処理装置の制御部を示すブロック図
である。

この制御部１０は１例えば１６ビツトマイクロプロセツ
サからなるマイクロプロセッサ（Ｍ　Ｐ　Ｕ）１１及び
メインメモリ１２からなるマイクロコンピュータ・シス
テムによってこの処理装置全体を制御する。

なお、メインメモリ１２は、起動時にフロッピディスク
装置７又はハードディスク装置８からロードされるオペ
レーティングシステム等の常駐プログラムを格納するシ
ステム領域（常駐領域）。

非常駐プログラムを格納する非常駐領域及びデータエリ
ア、ワーキングエリアを構成するＲＡＭ等からなる。

また、この制御部１０は、キーボード１がらの情報を入
力するためのキーボードインタフェース（Ｉ／Ｆ）１３
と、ポインティング・デバイスとしてのマウス２からの
Ｘパルス、■パルスに基づいて移動方向、移動量並びに
移動速度を検出するマウスインタフェース１４と、イメ
ージスキャナ３からの読取りデータを入力するためのス
キャナインタフェース１５とを備えている。

さらに、この制御部１０は、ＣＲＴディスプレイ４を制
御するＣＲＴインタフェース１６と、プリンタ５を制御
するプリンタインタフェース１７と、フロッピディスク
装置（ＦＤＤ）７を制御するフロッピディスクコントロ
ーラ（ＦＤＣ）１８と、ハードディスク装置（ＨＤＤ）
　８を制御するハードディスクコントローラ（ＨＤＣ）
１９とを備えている。

なお、そのＣＲＴインタフェース１Ｂ及びＣＲＴディス
プレイ４によって表示装置としてのビット・マツプディ
スプレイを構成し、マイクロプロセッサ（ＭＰＵ）１１
がこのビット・マツプディスプレイに対するホストとな
る。

さらにまた、この制御部１０は、他の通信端末装置との
間で情報の送受を制御する通信制御部（ＣＣＵ）２０を
も備えている。

第３図は、Ｃ：ＲＴインタフェース１６の一例を示すブ
ロック図である。

ＣＲＴコントローラ（ＣＲＴＣ）２１は、このＣＲＴイ
ンタフェース１日の全体の制御を司る回路であり、ＣＲ
Ｔディスプレイ４に対して水平同期信号Ｈ８ＹＮＣ，垂
直同期信号ＶＳＹＮＣを出力すると共に、カーソルを表
示するタイミングを示すカーソル表示タイミング信号Ｃ
Ｄｌ５Ｐ及びビデオ信号ＶＩＤＥＯの出力期間を制御す
る表示期間信号ＤＩＳＰを各部に出力する。

フレーム・バッファ２２は、ビット・マツプメモリであ
り、第２図のホストとしてのＭＰＵ　（マイクロプロセ
ッサ）１１のメモリアクセス空間の一部として割付けら
れ＋　ＭＰＵ１　ｉによってＣＲＴディスプレイ４に表
示する表示データが書込まれ、ＣＲＴＣ２１からの表示
タイミング信号によってその表示データが順次読出され
る。

カーソルパターン・メモリ２３は、第２図のホストとし
てのＭＰＵ　（マイクロプロセッサ）１１のメモリアク
セス空間の一部として割付けられ、ＭＰＵＩＩによって
ＣＲＴディスプレイ４に表示するカーソルパターンデー
タが書込まれる。

なお、このカーソルパターン・メモリ２３に対するカー
ソルパターンの書込みは、一定アドレス単位１例えば１
６Ｘ１６ドツトのパターンの場合には１６ワ一ド単位で
書込む。したがって、各カーソルパターンの先頭アドレ
スの下位４ビツトはｒｏ　０００Ｊになる。

シフトレジスタ２５は、フレーム・バッファ２２から読
出される表示データを並−直変換して出力し、またシフ
トレジスタ２６は、カーソルパターン・メモリ２３から
読出されるカーソルパターンデータを並−直変換して出
力する。

ゲート回路２７は、イクスクルーシブＯＲ回路又はＯＲ
回路等からなり、ＣＲＴＣ２１からの表示期間信号ＤＩ
ＳＰが入力されている間のみ、各シフトレジスタ２５．
２６からのシリアルの表示データ及びカーソルパターン
データを合成したビデオ信号ＶＩ　ＤＥＯをＣＲＴディ
スプレイ４に出力する。

第４図は、このＣＲＴインタフェース１６のカーソル制
御部のブロック図である。

ＣＲＴＣ２１のカーソル表示位置検出部２１Ａは、カー
ソル表示アドレス部２１１１にセットされたＭＰＵ１１
からのカーソル表示位置情報とフレーム・バッファ表示
タイミング制御部２１Ｇからのフレーム・バッファ表示
タイミング信号とに基づいて、カーソル表示タイミング
信号ＣＤｌ５Ｐを生成出力する。

上位アドレスカウンタ３０は、ＭＰＵ１ｌからのカーソ
ルパターン・メモリ２３に対してアクセスするアドレス
データがセットされ、そのアドレスデータをカーソルパ
ターン・メモリ２３に対して上位アドレスデータとして
出力する。

カーソルパターン・メモリアドレスカウンタ３１は、Ｃ
ＲＴＣ２１のカーソル表示位置検出部２１Ａからのカー
ソル表示タイミング信号σ百１「下をクロックＣＬＫ端
子に入力して、カーソル表示タイミング信号ＣＤｌ５Ｐ
をカウントし、そのカウント値をカーソルパターン・メ
モリ２３の下位アドレスデータとして出力する。

次に、このように構成したこの実施例の作用について第
５図をも参照して説明する。

ＭＰＵＩ　１は、ＣＲＴディスプレイ４にデータを表示
する場合には、表示データをフレーム・バッファ２２に
書込む。なお、このフレーム・バッファ２２への書込み
は、ビット・マツプ表示制御のときにはデータ量が多い
ので例えば垂直非表示期間（垂直ブランキング期間）に
行なう。　　　′一方、ＣＲＴＣ２１は１画像表示期間
になったときにフレーム・バッファ２２に対して表示デ
ータを読出す表示タイミング信号を出力すると共に、表
示期間信号ＤＩＳＰをゲート回路２７に出力してゲート
を開かせる。

それによって、フレーム・バッファ２２から読出された
表示データがシフトレジスタ２５でシリアルデータに変
換され、ゲート回路２７を介してビデオ信号Ｖ　ＩＤＥ
ＯとしてＣＲＴディスプレイ４に転送されて表示される
。

次に、カーソル表示については、ＭＰＵＩＩは所要のカ
ーソルパターンを表示するために、そのカーソルパター
ンが格納されたカーソルパターン・メモリ２３のアドレ
スの上位アドレスを、上位アドレスレジスタ３０に書込
む。

この上位アドレスカウンタ３０に書込まれたアドレスデ
ータは、カーソルパターン・メモリ２３に上位アドレス
データとして出力される。

一方、ＣＲＴＣ２１は１例えば第５図に示すようにカー
ソルＣＡを表示するカーソル表示タイミングになったと
きに、カーソル表示タイミング信号ＣＤｌ５Ｐを出力す
る。

このＣＲＴＣ２１からのカーソル表示タイミング信号Ｃ
Ｄｌ５Ｐはカーソルパターン・メモリアドレスカウンタ
３１に入力され、ｌ水平スキャン毎にカウントされて、
そのカウント値がカーソルパターン・メモリ２３の下位
アドレスデータとして出力される。

それによって、カーソルパターン・メモリ２３からは、
上位アドレスレジスタ３０及びカーソルパターン・メモ
リアドレスカウンタ３１からの上位、下位アドレスデー
タを合せたアドレスデータで指定されるアドレスに格納
されたカーソルパターンが読出されて、シフトレジスタ
２６でシリアルデータに変換されて、ゲート回路２７で
フレーム・バッファ２２からの表示データと合成されて
ビデオ信号ＶＩＤＥＯとしてＣＲＴディスプレイ４に送
出されて表示される。

このとき、カーソルパターン・メモリアドレスカウンタ
３１のカウント値はｌ水平スキャン毎にインクリメント
（＋１）されるので、カーソルパターン・メモリ２３の
読出しアドレスも１水平スキヤン毎にインクリメント（
＋１）されて、所要のカーソルパターンが順次読出され
る。

そして、１画面フィールドの表示が終了したときに、カ
ーソルパターン・メモリアドレスカウンタ３１のカウン
ト値がｒｏ　ＯＯＯＪに戻る。

したがって、上位アドレスレジスタ３０の内容がＭＰＵ
Ｉ　１で変更されていない限り１次の１画面フィールド
時にも同じカーソルパターンが表示され、上位アドレス
レジスタ３０の内容、すなわち上位アドレスが変更され
れば、その上位アドレスに対応するカーソルパターンが
表示される。

このように、この表示装置では、カーソルパターン・メ
モリに対するアドレスデータを、ホスト側からの上位ア
ドレスデータとカーソル表示タイミング信号のカウント
値による下位アドレスデータとに分けて生成しているの
で、カーソルパターンの種類が増えてそのアドレス数が
増加しても。

レジスタ、カウンタの大幅に増す必要がなく、構成が簡
単になる。

また、従来はＭＰＵ（ホスト）がレジスタに書込んだア
ドレスを垂直同期信号でアドレスカウントにロードして
いたので、カーソルパターンを切換えたときに最大１画
面フィールドの時間の応答遅れが生じたのに対して、こ
の表示装置ではホストが上位アドレスを変更すれば直ち
にカーソルパターンも変化するので応答性が向上する。

なお、この発明による表示装置は、上記実施例のような
情報処理装置以外の情報処理装置にも使用できることは
云うまでもない。

肱−果 以上説明したように、この発明によれば、簡単な構成で
表示するカーソルパターン数の増加に対応できる。

【図面の簡単な説明】

第１図はこの発明を実施した表示装置を備えた情報処理
装置の一例を示す外観斜視図、 第２図は同じくその制御部を示すブロックク図。 第３図は同じくそのＣＲＴインタフェースの一例を示す
ブロック図。 第４図は同じくそのカーソル制御部の詳細を示すブロッ
ク図。 第５同量じくそのカーソル表示制御の説明に供するタイ
ミング図である。 ４・・・ＣＲＴディスプレイ　　　１０・・・制御部１
６・・・ＣＲＴインタフェース ２１・・・ＣＲＴコン１−ローラ ２２・・・フレーム・バッファ

Claims (1)

【特許請求の範囲】
1. １　複数のカーソルパターンを格納するカーソルパター
   ン・メモリを備えた表示装置において、カーソル表示タ
   イミング信号をカウントして該カウント値を前記カーソ
   ルパターン・メモリの下位アドレスデータとして出力す
   るカウンタと、ホスト側からのアドレスデータが書込ま
   れて該アドレスデータを前記カーソルパターン・メモリ
   の上位アドレスデータとして出力するレジスタとを設け
   たことを特徴とする表示装置。