JPH10510634A - 表示画面上へのデータのブロックの表示を制御する回路、システム及び方法 - Google Patents

Abstract

(57)【要約】 おのおのが表示データのブロックを記憶する複数のメモリ空間（３０１）を有するフレームバッファを備えた表示制御回路群を提供する。発生中の現在の表示画素に対応する表示画面上の位置を表わす表示位置データを発生するために回路群（２００）が設けられる。表示画面上の選択されたウィンドーへの所定のメモリ空間（３０１）からのデータのブロックの転送を制御する、各メモリ空間（３０１）に対するウィンドー制御回路（２０１）が設けられる。各ウィンドー制御回路（２０１）は、ウィンドーの水平方向の境界を規定するデータを記憶する第１のレジスタ（２０５，２０６）と、ウィンドーの垂直方向の境界を規定するデータを記憶する第２のレジスタ（２１０，２１１）と、表示位置データを第１及び第２のレジスタに記憶されたデータと比較すると共に、現在の画素の画面上の位置がウィンドー境界内にあるときにイネーブル信号を発生する回路群（２０７，２０８，２０９，２１２，２１３，２１４）とを備えている。ウィンドー制御回路（２０１）から受信したイネーブル信号に応答して選択されたメモリ空間（３０１）からデータを取り出すためにメモリ制御回路群（３００，３０２）が設けられる。

Description

【発明の詳細な説明】 表示画面上へのデータのブロックの表示 を制御する回路、システム及び方法 関連出願に対するクロス・リファレンス 以下の同時係属及び同時譲渡の米国特許出願は関連する資料を含んでおり、参 照によって本願に組み込まれる。「表示画面上へカーソルを表示する装置、シス テム及び方法（Apparatus，Systems and Methods For Displaying A Cursor On A Display Screen）」と題する、１９９３年７月２９日付で出願された米国特許 出願第０８／０９８，８４４号。 発明の技術的分野 ビット・ブロック転送（Bit ＢＬＴ：Bit Block transfer）は、デジタルデー タ処理、グラフィックス及びビデオ応用、それに特に「ウィンドウイング（wind owing）」応用に使用される重要な性能向上技術である。一般に、ビット・ブロ ック転送（「ブロック移動（block move）」）において、データの全ブロック（ ビットマップとしても既知）は、表示メモリ中の記憶位置の第１の（ソース）ブ ロックから、表示メモリ中の記憶位置の第２の（宛先）ブロックへと転送される 。グラフィックス・システムにおいて、データ転送は一般にグラフィックス制御 装置に対して局所的に留って、ＣＰＵによって実行されることが要求される仕事 を減らすので、Bit ＢＬＴは動作速度を改善することができる。同様に、データ の全ブロックは、メモリのソース位置のセットからメモリの宛先位置のセットへ とブロック・コピーによってコピーすることができる。 ビット・ブロック転送（コピー）を実施する多数の既知の技術がある。例えば 、メモリ中のソース位置のブロックは、一対のブロックの「コーナー（corner） 」（またはブロックが長方形であれば２対のコーナー）に対応するアドレス、即 ち、開始行及び開始列アドレスを規定する１つの「コーナー」のアドレス、それ に終止行及び終止列アドレスを規定する第２のコーナーのアドレスによって同定 することができる。ブロックに対する開始及び終止アドレスが一旦特定されると 、カ ウンタ及び関連する回路群を使用して、残りのソースアドレスをそこから得るこ とができる。移動またはコピー中のブロックの単一の開始アドレス（「コーナー 」）及びサイズ（「寸法」）を規定する等の、記憶位置のブロックを同定する他 の既知の諸技術があることに留意すべきである。実際の転送を実施するために、 Bit ＢＬＴ回路群及びソフトウェアはソースアドレスを通して順番に並んでおり 、同定されたソースブロック中のワードはそのソースアドレスから移動し（また はコピーされ）、対応する宛先アドレスに送られる。本質的に、代表的ビットブ ロック転送技術は、一度にワードまたはバイト単位にメモリ位置のソースブロッ クからデータを読み出すと共に、一度にワードまたはバイト単位にメモリの宛先 ブロックにデータを書き込む。ワード中の「バイト」境界とクロスするより優れ た動作を実行することができるBit ＢＬＴ実施もあることも留意すべきである。 ウィンドーイング表示システムにおいて、データウィンドーをマウスによって 画面をさし渡ってドラッグ（drag）するか、または或る特定の応用のために画面 上の「ウィンドー」を「処理する」とき等、情報のブロック（「ウィンドー」） を表示画面上の或る位置から表示画面上の別の位置に転送するときに、ビットブ ロック転送がしばしば使われる。この場合、ビットブロック転送回路群及びソフ トウェアは、フレームバッファ（ディスプレイメモリ）中の対応する画素データ を表示画面上の元の位置に対応するアドレス空間から表示画面上の新しい位置に 対応するアドレス空間に移動させる。ビットブロック転送によって、予め存在し ていた画素データを表示画面上にデータを発生させるのに使用することができ、 これによってシステムＣＰＵの必要性を除去して、同一の画素データを再発生さ せ、画面上に同一の画像を形成するようにする。同様に、ビットブロック転送は 、情報のブロックを表示画面上にコピーしているときに使用することができる。 この場合、対応する画素データがビットブロック転送回路群及びソフトウェアに よって複製され、元の表示されたデータがコピーされる表示画面の新しい領域に 対応するフレームバッファの１つ以上の付加的なアドレス空間に書き込まれる。 上記説明から明らかなように、現在有効な表示制御システムが表示画面上に表 示されているデータのウィンドーを効率的に移動させたりコピーする能力は、こ の種のシステムは表示メモリ（フレームバッファ）内で物理的にデータを移動し なければならないという事実によって制限される。これらのシステムは一般に、 バイト単位またはワード単位の方式に基づいてデータを移動／コピーするために 、この種の動作の速度は特に強い影響を受ける。こうして、表示画面上へのデー タのブロック（ウィンドー）の表示を制御する改良された回路、システム、及び 方法の必要性が生じてきた。特に、この種の回路、システム及び方法は、現在有 効なシステムで見い出されるワードづつのメモリ転送における非能率性を除去し なければならない。 発明の概要 本発明の一般的原理によれば、グラフィックスまたはビデオデータのブロック は、フレームバッファ内の指定されたメモリ空間に記憶される。次いで、データ の所定のブロックが対応するメモリ空間から取り出されて、表示を発生するラス タ走査がウィンドーが割り合てられた画面位置に達したときに表示装置の表示画 面上にそのウィンドーを発生するようになっている。ウィンドーがマウスによっ て画面を差し渡って「ドラッグ」されるとき等、ウィンドーを表示画面上で移動 させるべき場合、ラスタ走査がフレームバッファ自身内を移動するよりもむしろ 新しい画面位置に近づくときに、対応するデータが同一のメモリ空間から取り出 される。換言すれば、フレームバッファ内のデータの時間集中式ワード単位移動 は要求されない。 本発明の原理による第１の実施例によれば、おのおのが表示データのブロック を記憶する複数のメモリ空間を有するフレームバッファを備えた表示制御回路群 が設けられる。発生されている現在の表示画素に対応する表示画面上の位置を表 わす表示位置データを発生する回路群が設けられる。各メモリ空間に対して、デ ータのブロックの対応するメモリ空間から表示画面上の選択されたウィンドーへ の転送を制御するウィンドー制御回路が設けられる。ウィンドーの水平方向の境 界を規定するデータを記憶するレジスタ・ウィンドーの垂直方向の境界を規定す るデータを記憶する第２のレジスタ、及び表示位置データを第１及び第２のレジ スタに記憶したデータと比較して、現在の画素の画面上の位置がウィンドーの境 界内にあるとき、イネーブル信号を発生する回路群。また、表示制御回路群には 、ウィンドー制御回路のおのおのから取り出したイネーブル信号に応答して選択 さ れたメモリ空間のうちの１つからデータを取り出すメモリ制御回路群が設けられ る。 本発明の原理による第２の実施例によれば、表示画面上にウィンドーを生成す るための画素データのブロックをおのおのが記憶する複数のメモリ空間に分割さ れたフレームバッファを備えた表示制御回路群が設けられる。画面上の画素の各 ラインの発生に合わせた画素クロックの期間を計数することによって発生される 現在の画素の画面上のｘ位置を決定する第１のカウンタが含まれる。画面上の画 素の各ラインの発生を計数することによって現在の画素の画面上のｙ位置を決定 する第２のカウンタが設けられる。第１の記憶回路群は対応する表示ウィンドー の水平位置及び幅を規定するデータを記憶する。第２の記憶回路群は対応するウ ィンドーの表示垂直位置及び高さを規定するデータを記憶する。第１の位置制御 回路群は、第１のカウンタからの計数を第１の記憶回路群に記憶されたデータと 比較することによって、いつ現在の画素がウィンドーのｘ境界内に落ちるかを決 定する。第２の位置制御回路群は、第２のカウンタからの計数出力を第２の記憶 回路群に記憶されたデータと比較することにより、いつ現在の画素がウィンドー のｙ境界内に落ちるかを決定する。ウィンドーのｘ境界及びｙ境界内に現在の画 素が落ちるとき、イネーブル信号を発生する回路群が設けられる。少なくともイ ネーブル信号に応答して表示ウィンドーに対応するメモリ空間から画素データの ワードを取り出す回路群もまた設けられる。表示制御回路群は、記憶用の第１及 び第２の回路群のうちの少なくとも一方のデータの再プログラミングを通した表 示画面上でのウィンドーの移動に対して準備すべく動作可能である。 第３の実施例によれば、中央処理装置、表示装置、及びフレームバッファを備 えた表示システムが設けられる。フレームバッファは、表示装置の画面に表示す べきデータウィンドーを規定するデータのブロックをおのおのが記憶する複数の メモリ空間を含んでいる。表示制御装置は、発生中の現在の画素の表示画面上の 位置を表わす表示位置データを発生する回路群と、フレームバッファ中の各メモ リ空間のための、該メモリ空間から表示画面上の対応するウィンドーへのデータ のブロックの転送を制御するウィンドー制御回路とを備えている。各ウィンドー 制御回路は、ウィンドーの水平方向の境界を規定するデータを記憶する第１のレ ジスタと、ウィンドーの垂直方向の境界を規定するデータを記憶する第２のレジ スタと、表示位置データをｘ位置及びｙ位置レジスタに記憶されたデータと比較 して、現在の画素の画面上の位置がウィンドーの境界内にあるときにイネーブル 信号を発生する回路群とを備えている。表示制御装置はまた、ウィンドー制御回 路のおのおのから受信したイネーブル信号に応答して選択されたメモリ空間のう ちの１つからデータを取り出すメモリ制御回路群を備えている。本発明の原理に よれば、中央処理装置は、選択されたウィンドーに対応する制御回路群の第１及 び第２のレジスタのうちの少なくとも一方に記憶されたデータを変えることによ り、ウィンドーの選択されたものの表示画面上の位置を変えるべく動作可能であ る。 本発明の原理は、表示画面上へのデータのウィンドーの表示を制御する方法に 対しても準備される。一方法によれば、表示画面上に表示すべきウィンドーを規 定するデータのブロックは、表示データのこの種のブロックを記憶する少なくと も１つのメモリ空間を含むフレームバッファに記憶される。表示位置データは、 表示中の現在の表示画素に対応する表示画面上の位置を表わすｘ−表示位置及び ｙ−表示位置データを含んで発生される。画面上の基準画素の水平方向位置を規 定するｘ−位置データ及びウィンドーの幅を規定するｘ−寸法データを含むｘ− 境界データが記憶される。画面上の基準画素の垂直位置を規定するｙ−位置デー タ及びウィンドーの高さを規定するｙ−寸法データを含むｙ−境界データも記憶 される。表示位置データは記憶されたｘ−及びｙ−境界データと比較されて、現 在の画素の画面上の位置がウィンドー境界内にあるときイネーブル信号を発生す る。イネーブル信号に応答して選択されたメモリ空間のうちの１つからデータが 取り出される。ウィンドーの表示画面上の位置は、記憶されたｘ−及びｙ−境界 データのうちの少なくとも幾つかを変えることによって変化させることができる 。 本発明の原理を用いた回路、システム及び方法は、従来技術を凌ぐ十分な利点 を有している。特に、この種の回路、システム及び方法は、表示画面上でのデー タのブロック移動を実施すべく現在の有効なシステムにおいて使用されているワ ード単位のメモリ転送の欠陥を除去するものである。 以上、この発明の詳細な説明をより良く理解できるように、本発明の特徴及び 技術的利点をむしろ広く概説した。この発明の請求の範囲の実体を形成するこの 発明の付加的特徴及び利点を以下において説明する。開示する着想及び特定の実 施例は、本発明の同一の諸目的を実行するための他の構造物を修正または設計す る基礎として容易に利用し得ることは当業者によって認められるべきである。こ の種の同等の構成は添付した請求の範囲に述べているこの発明の精神及び範囲か ら逸脱しないこともまた当業者によって理解されるべきである。 図面の簡単な説明 本発明及びその利点を更に完全に理解するために、添付図面との関連で取り上 げた以下の説明について参照を行う。 第１図は本発明の原理を実施するグラフィックス／ビデオ処理システムの高レ ベル機能ブロック図である。 第２図は第１図の表示制御装置内のウィンドー表示制御回路群のより詳細な機 能ブロック図である。 第３図は第１の表示制御装置内のフレームバッファ／表示装置インターフェー ス回路群のより詳細な機能ブロック図である。 第４図はオーバーラップしない場合の選択表示制御信号及び選択された数のウ ィンドーの得られた表示の間のタイミング関係の概略的表現である。 発明の詳細な説明 本発明の原理及びそれらの利点は、図面の第１図から第３図に示された図示の 実施例を参照することによって最良に理解される。図面において同様の番号は同 様の部分を示している。また、本発明の原理はグラフィックス／ビデオ処理シス テムの文脈内で示されるが、これらの原理によるブロック転送回路、システム及 び方法は多数の処理応用の何れかに用い得るものである。 第１図はグラフィックス及び／又はビデオデータの表示を制御する処理システ ム１００の一部分の高レベル機能ブロック図である。システム１００は、中央処 理装置１０１、システムバス１０２、表示制御装置１０３、フレームバッファ１ ０４、Ｄ−Ａコンバータ(ＤＡＣ：digital-to-analog converter)１０５及び表 示装置１０６を含んでいる。表示制御装置１０３は、集積されたビデオ及びグラ フィックス制御装置であっても良いし、分離グラフィックス及びビデオ制御装置 によって実施されても良い。同様に、フレームバッファ１０４は共用（統一）ビ デオ／グラフィックスフレームバッファであってよも良いし、分離ビデオ及びグ ラフィックス・フレームバッファによって実施されても良い。好ましい実施例で は、フレームバッファ１０４、表示制御装置１０３及びＤＡＣ１０５は単一の集 積回路１０７として製造される。 ＣＰＵ１０１はシステム１００の全動作を制御し、ユーザ指令の下に表示装置 １０６上に表示すべき任意のグラフィックスデータの内容を決定し、かつ種々の データ処理機能を実行する。ＣＰＵ１０１は例えば商業用パーソナルコンピュー タに使用される汎用マイクロプロセッサであって良い。ＣＰＵ１０１は、例えば ローカルバス、アイエスエー（ＩＳＡ）バスまたはピーシーアイ（ＰＣＩ）バス であって良いシステムバス１０２を介して、システム１００の残りの部分と通信 する。ＤＡＣ１０５は制御装置１０３からデジタルデータを受信して、表示装置 １０６を駆動するのに要求されるアナログデータを出力する。システム１００の 特定の実施に応じて、ＤＡＣ１０５は、幾つかのオプションを挙げれば、カラー パレット、ワイユーブイ（ＹＵＶ）ないしアールジービー（ＲＧＢ）形成の種々 の回路群、及び／又はｘ−及びｙ−ズーミング回路群を備えることもできる。 表示装置１０６は、例えば、シーアールティ（ＣＲＴ）装置、液晶表示装置、 電界発光表示装置（ＥＬＤ：electroluminescent display）、プラズマ表示装置 （ＰＬＤ：plasma display）、または画像を複数の画素である表示面上に表示す る他の型式の表示装置であって良い。 図示の実施例において、システム１００は、６４０列×４８０行の画素の表示 装置１０６上の表示画面を駆動するブイジーエー（ＶＧＡ）システムである。ま た、例証のために、各画素は２４ビットのＲＧＢ（真の色）データ（即ち、赤、 緑、及び青のおのおのに対しては８ビット）によって形成されるものとする。こ うして、フレームバッファ１０４の物理的メモリの絶体最大寸法は、画素当り２ ４ビットの６４０列×４８０行、または近似的に１メガバイトである。表示画面 上の「視覚画素(visual pixels)」は、選択されたメモリフォーマットに応じて 、フレームバッファ１０４の物理的メモリ中の記憶位置に正確にマップするかま たはそうでなくとも良い。また、各画素を形成するカラーデータの全２４ビット は、 物理的メモリ中の連続的な記憶位置に物理的に記憶することができる（この場合 、全２４ビットはＤＲＡＭまたはＶＲＡＭの所定のページに記憶することができ よう）か、またはフレームバッファ１０４の物理的メモリの３つの異なるバンク または行に記憶することができる。 本発明の原理によれば、グラフィックスまたはビデオデータのブロックは、フ レームバッファ１０４内の指定されたメモリ空間に記憶される。次いで、データ の所定のブロックを対応するメモリ空間から取り出して、表示を発生するラスタ 走査がウィンドーが割り合てられた画面位置に達したときに、表示装置１０６の 画面上にそのウィンドーを発生する。マウスを用いてウィンドーを「ドラッグ（ dragging）」する等の表示画面上をウィンドーを移動させる場合、ラスター走査 がフレームバッファ自身内を移動するよりもむしろ新しい画面位置に近付いたと きに、データの対応するブロックが同一のメモリ空間から取り出される。フレー ムバッファ１０４内のデータの時間集中式移動は要求されない。この種のブロッ ク転送を実施する回路群の好ましい実施例を第２図及び第３図に示す。第２図及 び第３図の回路群を表示制御装置１０３内に配置することが好ましいが、代替実 施例においては、この種の回路群はシステム１００のアーキテクチャー内の他の どこかに配置することができる。 図示の実施例において、フレームバッファ１０４は、おのおのが表示装置１０ ６の画面上に４つの表示ウィンドーのうちの対応する１つを発生させるためのデ ータを記憶するのに使用し得る４つの異なるメモリ空間に分割されるものと仮定 する。第４図は、全ての４つのウィンドーが表示装置の画面上でオーバーラップ しない状態で表示されている場合を図示している。本発明の原理によれば、フレ ームバッファメモリ空間フレームバッファ１０６は、相応じて変化する数の表示 ウィンドー、即ち、便宜上本例に示されている４つの「ウィンドー」を駆動する ための変化する数の空間に分割し得ることをこの時点で留意すべきである。フレ ームバッファ１０６内の全ての有効なメモリ空間にはウィンドーデータを負荷す る必要がなく、所定のメモリ空間に負荷されたデータからウィンドーが全く発生 されないことにも留意すべきである。 第２図の制御回路群は、処理中の全てのウィンドーの制御の際に動作する共通 の制御回路群２００を備えている。制御中の各ウィンドー（及び対応するメモリ 空間からのデータの取出し）は、回路群２０１の専用ブロックと関連している。 ４つまでのウィンドーを発生し得る図示の実施例において、専用制御回路群の４ つのブロック２０１ａないし２０１ｄがある。異なる多数のウィンドーが制御さ れる代替実施例において、ブロック及び回路群２０１の数は相応じて異なる。 共通制御回路群２００は、ｘ−位置カウンタ２０２、ｙ−位置カウンタ２０３ 及びエッジ検出器２０４を備えている。共通制御回路群２００は一般に、フレー ムバッファ１０４から表示装置１０６の画面にパイプライン処理される現在の画 素データの表示位置のトラックを維持する。詳述すると、ｘ−カウンタ２０２は 、現在パイプライン処理されている画素データのｘ表示位置（即ち、現在の表示 ラインに沿った位置）を追跡し、一方、ｙ−カウンタ２０４はどの表示ライン（ 即ち、ｙ表示位置）が現在発生されているかを決定する。 ｘ−カウンタ２０２は信号ＷＩＮＡＣＴによって使用可能とされ、表示画面の 発生に関するタイミング関係は第４図に示されている（以下において第３図と関 連して説明するように、好ましい実施例でのカウンタ２０２及び２０４は、バッ 周期によってＷIＮＡＣＴの到達を予期する）。表示制御装置１０３内で発生さ れる制御信号ＷＩＮＡＣＴは、ラスタ走査が表示画面のアクティブ領域を有する ときにアクティブ（ハイ）である。表示画面のアクティブ領域は、画面のブラン ク領域及び（もしあるならば）ボーダー領域の双方内のその領域として規定され る。使用可能にされたとき、ｘ−カウンタ２０２は、フレームバッファ１０４か ら表示装置１０６への画素データのワードの転送のタイミングをとる画素クロッ ク(ＰＣＬＫ：pixel clock)で増分する。カウンタ２０２は、表示画面上の画素 の各新しいラインに対するデータのラスタの開始を合図する各水平同期信号(Ｈ ＳＹＮＣ：horizontal synchronization signal)でリセットされる。要するに、 ｘ−カウンタ２０２は、それらの転送のタイミングをとる画素クロックの周期を 計数することによって、フレームバッファ１０４から表示装置１０６へとラスタ される現在のラインの表示位置の現在の画素を追跡する。 ｙ−位置カウンタ２０４は、制御信号ＷＩＮＡＣＴがハイになったときに次の 画素クロックに基づいて使用可能にされる。イネーブル信号は、エッジ検出器２ ０３によって１つの画素クロックの間ハイに維持される。イネーブル信号がロー に戻る直前の、実際の次の画素クロックの立上りエッジで、ｙ−カウンタ２０４ は増分する。ｙ−カウンタ２０４は、各新しい表示フレームの発生の開始を示す 各垂直同期信号(ＶＳＹＮＣ：vertical synchronization signal)毎にクリアさ れる。要するに、ｙ−カウンタ２０４は、アクティブ表示領域の各新しいライン の開始時に発生する制御信号ＷＩＮＡＣＴの立上りエッジを計数することによっ て発生する現在の表示ラインを追跡する。 各ウィンドー制御回路２０１がＣＰＵ１０１を通してユーザによってプログラ ムされて、表示ウィンドーであるデータの対応するブロックの表示画面上の位置 を制御する（指定する）。対応するウィンドーのｘ（水平方向）表示位置を制御 するのに使用される各ウィンドー制御回路２０１の回路群は、ｘ−位置レジスタ ２０５、ｘ−ウィンドー寸法レジスタ２０６、ｘ−ウィンドー寸法ロジック２０ ７、和（加算）回路群２０８及びｘ−比較回路群２０９を備えている。対応する 表示ウィンドーのｙ−位置を制御するのに使用される各ウィンドー制御回路２０ １の回路群は、ｙ−位置レジスタ２１０、ｙ−ウィンドー寸法レジスタ２１１、 ｙ−ウィンドー寸法ロージック２１２、和（加算）回路群２１３及びｙ−比較回 路群２１４を備えている。ｘ−比較回路群２０９及びｙ−比較回路群２１４の出 力がＡＮＤゲート２１５によって組み合わされて、以下において説明する表示ウ ィンドーを発生すべく、対応するメモリ空間からのデータのブロックの取り出し を制御するのに使用されるウィンドーイネーブル信号ＷＩＮＥＮを発生するよう になっている。 ｘ−位置レジスタ２０５は、対応するウィンドーの右下隅の表示画面上の位置 を指定する値２０５でプログラムされる。実例を挙げる目的のために、ウィンド ーＡに専用の回路群２０１ａのｘ−位置レジスタ２０５に負荷された値によって 表わされる点である値Ｘ−ＰＯＳＩＴＩＯＮ Ａが第４図に図示されている。ｘ −ウィンドー寸法レジスタ２０６には、対応するウィンドーの幅（即ち、表示ラ インに沿った距離、好ましくは画素の数）を指定する数が負荷される。実例を挙 げる目的のために、ウィンドーＡ用の回路群２０１ａのｘ−ウィンドー寸法レジ スタ２０６に負荷された値によって表わされる画面幅である値Ｘ−ＳＩＺＥ Ａ を表示ウィンドーＡに対して第４図に図示されている。カウンタ２０２の計数値 が、ｘ−位置レジスタ２０５の値−ｘ−寸法レジスタ２０６の値以上で、かつｘ −位置レジスタ２０５の値以下であるとき（即ち、０≦計数値Ｘ＋（ｘ−寸法− ｘ−位置＜ｘ−寸法）、ラスタ走査は対応するウィンドーの水平方向（ｘ）境界 内にある。こうして、ｘ−ウィンドー寸法ロジック２０７は、ｘ−ウィンドー寸 法レジスタ２０６の値からｘ−位置レジスタ２０５の値を減算する。次いで、ｘ −カウンタ２０２の現在の計数値が、ｘ−ウィンドー寸法ロジック２０７によっ て計算された値（差分）に加算器２０８によって加えられ、得られた和はｘ−比 較回路群２０９の一方の入力にもたらされる。次いで、ｘ−比較回路群２０９は 和回路群２０８の出力とｘ−ウィンドー寸法レジスタ２０６の値を比較する。ｘ −比較回路群２０９は、和回路群２０８（ＳＵＭＸ）の出力が零以上となり、か つｘ−ウィンドー寸法レジスタ２０６の値以下になったとき、この種の現在の画 素値は、対応する表示ウィンドーのｘ−ディメンジョン内にあることを決定する 。これらの条件が満たされるとき、ｘ−比較回路２０９はアクティブ信号（ハイ ）を出力する。 ｙ−位置レジスタ２１０には、対応するウィンドーの画面位置の右下隅のｙ− 画面位置を指定する値が負荷される。実例を挙げる目的のために、ウィンドーＢ 用の回路群２０１ｂのｙ−位置レジスタ２１０に負荷された値によって表わされ る点である値Ｙ−ＰＯＳＩＴＩＯＮ Ｂを第４図に示す。ｙ−ウィンドー寸法レ ジスタ２１１には、対応するウィンドーのｙ−ディメンジョン（高さ）、好まし くは表示ラインの数を表わす値が負荷される。ウィンドーＢ用の回路群のｙ−寸 法レジスタ２１２に負荷される値によって表わされる画面高さであるディメンジ ョンＹ−ＳＩＺＥ Ｂを参照のために第４図に示す。ｙ−カウンタ２０４の計数 値が、ｙ−位置レジスタ２１０の値−ｙ−寸法レジスタ２１２の値以上であり、 かつｙ−位置レジスタ２１０の値以下であるとき（即ち、０≦計数値Ｙ＋（ｙ− 寸法−ｙ−位置）＜ｙ−寸法）、ラスタ走査は対応するウィンドーのｙ−表示境 界内にある。こうして、ｙ−ウィンドー寸法ロジック２１２は、ｙ−ウィンドー 寸法レジスタ２１１の値からｙ−位置レジスタ２１０の値を減算する。次いで、 ｙ−カウンタ２０４の計数値とｙ−ウィンドー寸法ロジック２１２の出力（差分 ）を合算して、ｙ−比較回路群２１４の一方の出力にもたらされる値を得るよう になっている。ｙ−比較回路群２１４の第２の入力はｙ−ウィンドー寸法レジス タ２１１に結合されている。次いで、和回路群２１３（ＳＵＭＹ）の出力及びｙ −ウィンドー寸法レジスタ２１１の値がｙ−比較回路群２１４によって比較され 、ＳＵＭＹが零以上で、かつｙ−ウィンドー寸法レジスタ２１１の値以下である とき、現在の画素は対応するウィンドーの境界内にあり、アクティブ（高）出力 が発生される。 ｘ−比較回路群２０９及びｙ−比較回路群２１４の出力が双方共にアクティブ であるとき、現在の画素はｘ及びｙ境界内にあって、対応するウィンドー、制御 信号ＷＩＮＥＮが出力を発生する。 第３図は、本発明の原理による表示制御装置１０３、フレームバッファ１０４ 、及びＤＡＣ１０５の間のインターフェースを図示している。専用ウィンドー制 御回路２０１のおのおのからのウィンドーイネーブル（ＷＩＮＥＮ）ラインが、 表示制御装置１０３のアドレス発生器及びシーケンサー回路群３００にもたらさ れる。フレームバッファ１０４は、おのおのが表示ウィンド−Ａ〜Ｂ（第４図） を発生するためのデータのブロックを記憶する４つのメモリ空間３０１ａ〜３０ １ｂに分割されて示されている。アドレス発生器／シーケンサー３００は、ウィ ンドーイネーブル信号ＷＩＮＥＮによって使用可能にされる表示ウィンドーに対 応するアドレス空間３０１に対してアドレスを発生する。好ましい実施例におい ては、フレームバッファ１０４を構成する分離メモリ装置によって、各ウィンド ーに対するメモリ空間３０１がもたらされることに留意すべきである。代替実施 例において、２つ以上のウィンドーメモリ空間を単一のメモリ装置の物理的メモ リ空間内に設けることができる。データのブロックは、従来方法でメモリ空間３ ０１に書き込まれる。 発明の原理によれば、ウィンドー制御回路群２００は、制御信号ＷＩＮＡＣＴの 表示装置１０７が画素データに対して準備ができたときに何ら遅延は生じない。 ンタ２０２及びｙ−カウンタ２０４は、ＷＩＮＡＣＴのアクティブ周期の開始の 前に１６個の画素クロックの計数を開始すると共に、表示装置１６にデータをラ スターする前に１６個の画素クロックの計数を継続する。このようにして、ＦＩ シーケンサー／アドレス発生器回路群３００は、２つ以上のウィンドーに対し て同時にアクティブＷＩＮＥＮ信号が発生される場合を制御すべく調停ロジック を含むことが好ましい。この場合、２つ以上の表示ウィンドーが、どのウィンド ーが上にあるか（即ち、表示されているか）を（ＣＰＵ制御の下に）決定する調 ０２からの出力はマルチプレクサ３０３の入力にもたらされる。マルチプレクサ ３０３は、その制御入力で受信したウィンドーイネーブル信号ＷＩＮ〔３：０〕 に従って、起動されたフレームバッファメモリ空間３０１からのデータを通過さ せる。マルチプレクサ３０３の出力はＤＡＣ１０５へと通過する。 本発明の原理によれば、データ（対象）のブロックは、対応する専用制御回路 群２０１のｘ−位置レジスタ２０５及びｙ−位置レジスタ２１０を単に再負荷す ることによって、表示画面上の１つの位置から表示画面上の別の位置へ移動させ ることができる。更に、ｘ−ウィンドー寸法レジスタ２０６及び／又はｙ−ウィ ンドー寸法ロジック３１２を使用して、表示画面上の対応するウィンドーの寸法 を規定または再規定することができる（場合によっては、ウィンドーを発生する のに、対応するメモリ空間３０１の全ての有効なメモリは使用しなくとも良い） 。 以上、本発明及びその利点を詳細に説明したが、添付した請求の範囲によって 定義されるこの発明の精神及び範囲にもとること無く、種々の変更、変換及び代 替を行うことができることを了知すべきである。

───────────────────────────────────────────────────── 【要約の続き】 らデータを取り出すためにメモリ制御回路群（３００， ３０２）が設けられる。

Claims (1)

1. 【特許請求の範囲】 １．おのおのが表示データのブロックを記憶する複数のメモリ空間を含んだフ レームバッファと、 発生中の現在の表示画素に対応する表示画面上の位置を表わす表示データを発 生する回路群と、 前記メモリ空間から前記表示画面上の選択されたウィンドーへのデータのブロ ックの転送を制御する、各前記メモリ空間に対するウィンドー制御回路と、を具 備し、 前記ウィンドー制御回路が、 前記ウィンドーの水平方向の境界を規定するデータを記憶する第１のレジスタ と、 前記ウィンドーの垂直方向の境界を規定するデータを記憶する第２のレジスタ と、 前記表示位置データを前記第１及び第２のレジスタに記憶されたデータと比較 して、前記現在の画素の前記画面上の前記位置が前記ウィンドーの境界内にある ときにイネーブル信号を発生する回路群と、 前記ウィンドー制御回路のおのおのから受信した前記イネーブル信号に応答し て選択された前記メモリ空間のうちの１つからデータを取り出すメモリ制御回路 群とを備えたことを特徴とする表示制御回路群。 ２．請求項１記載の表示制御回路群において、前記第１のレジスタが、前記画 面上の基準画素の位置を規定するデータを記憶するｘ−位置レジスタと、前記ウ ィンドーの幅を規定するデータを記憶するｘ−寸法レジスタとを備えたことを特 徴とする前記表示制御回路群。 ３．請求項２記載の表示制御回路群において、前記第２のレジスタが、前記画 面上の基準画素の位置を規定するデータを記憶するｙ−位置レジスタと、前記ウ ィンドーの高さを規定するデータを記憶するｙ−寸法レジスタとを備えたことを 特徴とする前記表示装置回路群。 ４．請求項３記載の表示制御回路群において、前記比較する回路群がｘ−位置 比較回路群を備え、該ｘ−位置比較回路群が、 前記ｘ−寸法レジスタに保持されている値から前記ｘ−位置レジスタに保持さ れている値を減算する回路群と、 前記発生する回路群から出力された前記現在の画素に対するｘ−位置データに 、前記減算する回路群の出力を加算する回路群と、 前記加算する回路群から出力された和を前記ｘ−寸法レジスタに保持されてい る前記値と比較し、前記和が零以上でかつ前記ｘ−寸法レジスタの前記値以下で あるとき、これに応答してｘ−位置イネーブル信号を出力する回路群と、を備え たことを特徴とする前記表示制御回路群。 ５．請求項３記載の表示制御回路群において、前記比較する回路群がｙ−位置 比較回路群を備え、該ｙ−位置比較回路群が、 前記ｙ−寸法レジスタに保持されている値から前記ｙ−位置レジスタに保持さ れている値を減算する回路群と、 前記発生する回路群から出力された前記現在の画素のｙ−位置データに、前記 減算する回路群の出力を加算する回路群と、 前記加算する回路群から出力された和を前記ｙ−寸法レジスタに保持されてい る前記値と比較して、前記和が零以上でかつ前記ｙ−寸法レジスタの前記値以下 のとき、これに応答してｙ−位置イネーブル信号を出力する回路群と、を備えた ことを特徴とする前記表示制御回路群。 ６．請求項１記載の表示制御回路群において、前記発生する回路群が、 前記画面上の各画素を形成する画素データの各ワードを前記表示装置に転送す るのに使用される画素クロックの周期を計数することによって、前記現在の画素 の前記画面上のｘ−位置を決定する第１のカウンタと、 前記表示装置に転送された画素データの各ラインを計数することによって、前 記現在の画素の前記画面のｙ−位置を決定する第２のカウンタと、を備えたこと を特徴とする前記表示制御回路群。 ７．請求項１記載の表示制御回路群において、前記メモリ制御回路群は、前記 イネーブル信号のうちの選択された幾つかに応答して、前記メモリ空間のうちの 前記選択されたものに対するアドレスを発生すべく動作可能なアドレス発生回路 群を備えていることを特徴とする前記表示制御回路群。 ８．請求項７記載の表示制御回路群において、前記メモリ制御回路群は、前記 イネーブル信号のうちの選択された幾つかに応答して、前記選択されたメモリ空 間からの出力データに対して選択する出力マルチプレクサを更に備えたことを特 徴とする前記表示制御回路群。 ９．請求項１記載の表示制御回路群において、前記フレームバッファの各前記 メモリ空間は、分離メモリ装置内に配置されていることを特徴とする前記表示制 御回路群。 10．おのおのが表示画面上にウィンドーを発生するための画素データのブロッ クを記憶する複数のメモリ空間に分割されたフレームバッファと、 前記画面上の画素の各ラインの発生に合わせた画素クロックの周期を計数する ことによって、発生中の現在の画素の前記画面上のｘ−位置を決定する第１のカ ウンタと、 前記画面上の画素の各前記ラインの発生を計数することによって、前記現在の 画素の前記画面上のｙ−位置を決定する第２のカウンタと、 対応する前記ウィンドーの表示水平位置及び幅を規定するデータを記憶する第 １の記憶回路群と、 前記対応するウィンドーの表示垂直位置及び高さを規定するデータを記憶する 第２の記憶回路群と、 前記第１のカウンタからの計数値を前記第１の記憶回路群に記憶された前記デ ータと比較することによって、いつ前記現在の画素が前記ウィンドーのｘ境界内 に落ちるかを決定する第１の位置制御回路群と、 前記第２のカウンタから出力された計数値を前記第２の記憶回路群に記憶され た前記データと比較することによって、いつ前記現在の画素が前記ウィンドーの 境界内に落ちるかを決定する第２の位置制御回路群と、 前記現在の画素が前記ウィンドーの前記ｘ境界及び前記ｙ境界の双方内に落ち たときにイネーブル信号を発生する回路群と、 少なくとも前記イネーブル信号に応答して、前記表示ウィンドーに対応する前 記メモリ空間から画素データのワードを取り出す回路群と、を具備し、 前記記憶する第１及び第２の回路群の少なくとも一方のデータの再プログラミ ングを通して、前記表示画面上の前記ウィンドーの移動に対して準備すべく表示 制御回路群が動作可能であることを特徴とする前記表示制御回路群。 11．請求項１０記載の表示制御装置において、前記記憶する第１及び第２の回 路群は少なくとも１つのレジスタを備えていることを特徴とする前記表示制御装 置。 12．請求項１０記載の表示制御装置において、イネーブル信号を発生する前記 回路群はＡＮＤゲートを備えていることを特徴とする前記表示制御装置。 13．請求項１０記載の表示制御装置において、前記ウィンドーの前記水平方向 位置を規定する前記第１の記憶回路群に記憶された前記データは、前記ウィンド ーの選択された隅での基準画素の位置を表わすことを特徴とする前記表示制御装 置。 14．請求項１０記載の表示制御装置において、前記ウィンドーの前記垂直方向 位置を規定する前記第２の記憶回路群に記憶された前記データは、前記ウィンド ーの選択された隅での基準画素の位置を表わすことを特徴とする前記表示制御装 置。 15．請求項１０記載の表示制御装置において、前記第１の位置制御回路群は、 前記幅データから前記表示水平方向位置データを減算してその差分を発生し、 前記差分を前記第１のカウンタの前記計数値に加算してその和分を発生し、か つ 前記和分を前記幅データと比較すると共に、前記和分が零以上でかつ前記幅デ ータ以下のときにｘイネーブル信号を発生すべく動作可能であることを特徴とす る前記表示制御装置。 16．請求項１０記載の表示制御装置において、前記第２の位置制御回路群は、 前記高さデータから前記表示垂直方向位置データを減算して、その差分を発生 し、 前記差分を前記第２のカウンタの前記計数値に加算してその和分を発生し、か つ 前記和分を前記高さデータと比較すると共に、前記和分が零以上でかつ前記高 さデータ以下のときにｙイネーブル信号を発生すべく動作可能であることを特徴 とする前記表示制御装置。 17．中央処理装置と、 表示装置と、 おのおのが前記表示装置の画面上に表示すべきデータウィンドーを規定するデ ータのブロックを記憶する複数のメモリ空間を含んだフレームバッファと、 表示制御装置と、を具備し、 前記表示制御装置が、 発生中の現在の表示画素に対応する表示画面上の位置を表わす表示位置データ を発生する回路群と、 前記表示画面上の対応する前記ウィンドーへの前記メモリ空間からのデータの 前記ブロックの転送を制御する、各前記メモリ空間に対するウィンドー制御回路 であって、 前記ウィンドーの水平方向の境界を規定するデータを記憶する第１のレジスタ と、 前記ウィンドーの垂直方向の境界を規定するデータを記憶する第２のレジスタ と、 前記表示位置を前記ｘ−位置及びｙ−位置レジスタに記憶されたデータと比較 して、前記現在の画素の前記画面上の前記位置が前記ウィンドー境界内にあると きにイネーブル信号を発生する回路群と、を備えた前記ウィンドー制御回路と、 前記ウィンドー制御回路のおのおのから受信した前記イネーブル信号に応答し て選択された前記メモリ空間のうちの１つからデータを取り出すメモリ制御回路 群と、を具備し、 前記選択したウィンドーに対応する前記ウィンドー制御回路群の前記第１及び 第２のレジスタのうちの少なくとも一方に記憶されたデータを変えることによっ て、選択された前記ウィンドーの前記表示画面上の位置を変化させるべく前記中 央処理装置が動作可能であることを特徴とする表示システム。 18．請求項１７記載のシステムにおいて、前記フレームバッファの前記メモリ 空間に記憶されたデータの前記ブロックがグラフィックスデータを含んでいるこ 7とを特徴とする前記システム。 19．請求項１７記載のシステムにおいて、前記フレームバッファの前記メモリ 空間に記憶されたデータの前記ブロックがビデオデータを含んでいることを特徴 とする前記システム。 20．請求項１７記載のシステムにおいて、前記中央処理装置は、選択された前 記ウィンドーに対応する前記ウィンドー制御回路群の前記第１及び第２のレジス タのうちの少なくとも一方に記憶されたデータを変えることによって、前記選択 されたウィンドーの寸法を変化させるべく動作可能であることを特徴とする前記 システム。 21．データのウィンドーの表示を制御する方法において、 表示データのブロックを記憶する少なくとも１つのメモリ空間を備えたフレー ムバッファに表示画面上に表示すべきウィンドーを規定するデータのブロックを 記憶する段階と、 発生中の現在の表示画素に対応する表示画面上の位置を表わすｘ表示位置及び ｙ表示位置データを含む表示位置データを発生する段階と、 前記画面上の基準画素の水平方向位置を規定するｘ−位置データ及び前記ウィ ンドーの幅を規定するｘ−寸法データを含むｘ−境界データを記憶する段階と、 前記画面上の前記基準画素の垂直方向位置を規定するｙ−位置データ及び前記 ウィンドーの高さを規定するｙ−寸法データを含むｙ−境界データを記憶する段 階と、 前記表示位置データを記憶されたｘ−及びｙ−境界データと比較して、前記現 在の画素の前記画面上の前記位置が前記ウィンドー境界内にあるときにイネーブ ル信号を発生する段階と、 前記イネーブル信号に応答して選択された前記メモリ空間のうちの１つからデ ータを取り出す段階と、 前記記憶されたｘ−及びｙ−境界データのうちの少なくとも幾つかを変えるこ とによって、前記ウィンドーの前記表示画面上の位置を変化させる段階と、を具 備したことを特徴とする前記方法。 22．請求項２１記載の方法において、前記比較する段階は、 前記ｘ−寸法データから前記ｘ−位置データを減算する副段階と、 前記減算する段階の結果を前記現在の画素に対する前記ｘ−位置データに加算 する副段階と、 前記加算する段階の結果を前記ｘ−寸法データと比較すると共に、該結果が零 以上でかつ前記ｘ−寸法データの前記値以下であるときにこれに応答してｘ−位 置イネーブル信号を出力する副段階とを備えたことを特徴とする前記方法。 23．請求項２２記載の方法において、前記比較する段階が、 前記ｙ−寸法データから前記ｙ−位置データを減算する副段階と、 前記減算する段階の結果を前記現在の画素に対する前記ｙ−位置データに加算 する副段階と、 前記加算する段階の結果を前記ｙ−寸法レジスタと比較すると共に、該結果が 零以上でかつ前記ｙ−寸法データ以下のときにこれに応答してｘ−位置イネーブ ル信号を出力する副段階とを備えたことを特徴とする前記方法。