JPS613194A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPS613194A JPS613194A JP59124306A JP12430684A JPS613194A JP S613194 A JPS613194 A JP S613194A JP 59124306 A JP59124306 A JP 59124306A JP 12430684 A JP12430684 A JP 12430684A JP S613194 A JPS613194 A JP S613194A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- display
- address
- signal
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は断層撮影装置、例えばＸ線ＣＴ＠ＷＥ。
核磁気共鳴（ＮＭＲ）ＣＴ装置等の画像表示装置にｇＡ
するものである。
するものである。
［発明の技術的背景とその問題点］
Ｘ１ｉｌＣＴ装置、核磁気共鳴ＣＴ装置等に具備される
画像表示装置において、５１２２マトリツクスのシネ表
示（動画表示）を行う場合、従来方法によれば、一枚当
り５１２２マトリツクス画像の２０枚〜３０枚分に相当
する容量を有する画像メモリを必要とし、しかも２０枚
〜３０枚分の画像を高速に切り換え表示しなければなら
ず、シネ表示が非常に困難であった。
画像表示装置において、５１２２マトリツクスのシネ表
示（動画表示）を行う場合、従来方法によれば、一枚当
り５１２２マトリツクス画像の２０枚〜３０枚分に相当
する容量を有する画像メモリを必要とし、しかも２０枚
〜３０枚分の画像を高速に切り換え表示しなければなら
ず、シネ表示が非常に困難であった。
［発明の目的］
本発明は前記事情に鑑みてなされたもので、表示手段に
おける複数画像の切り換え表示を高速に行い得るととも
にシネ表示を容易に行い得るところの画像表示装置を提
供することを目的とする。
おける複数画像の切り換え表示を高速に行い得るととも
にシネ表示を容易に行い得るところの画像表示装置を提
供することを目的とする。
［発明の概要コ
前記目的を達成するための本発明の概要は、画像データ
を格納するフレームメモリと、このフレ−ムメモリから
読み出される画像データを格納するディスプレイメモリ
と、このディスプレイメモリから読み出される画像デー
タを表示する表示手段とを具備する画像表示装置におい
て、前記フレームメモリに格納された画像データの一部
所望なる部分転送領域を記憶可能なマスクメモリと、前
記ディスプレイメモリから画像データを読み出す際に、
前記表示手段の表示に必要な同期信号に同期したアドレ
ス信号を出力することにより、前記マスクメモリに記憶
された部分転送領域に対応する画像データを前記フレー
ムメモリより前記ディスプレイメモリに転送するメモリ
制御手段とを具備することを特徴とするものである。
を格納するフレームメモリと、このフレ−ムメモリから
読み出される画像データを格納するディスプレイメモリ
と、このディスプレイメモリから読み出される画像デー
タを表示する表示手段とを具備する画像表示装置におい
て、前記フレームメモリに格納された画像データの一部
所望なる部分転送領域を記憶可能なマスクメモリと、前
記ディスプレイメモリから画像データを読み出す際に、
前記表示手段の表示に必要な同期信号に同期したアドレ
ス信号を出力することにより、前記マスクメモリに記憶
された部分転送領域に対応する画像データを前記フレー
ムメモリより前記ディスプレイメモリに転送するメモリ
制御手段とを具備することを特徴とするものである。
［発明の実施例］
以下、本発明の実施例について図面を参照しながら説明
する。
する。
第１図は本発明に係る画像表示装置の構成を示すブロッ
ク図である。同図１０は、ライト信号ＣＷを基に図示し
ない中央演算処理装置（ＣＰＵ）から転送される画像デ
ータＣＤを記憶するフレームメモリであり、その出力Ｆ
ｄは、マルチプレクサ（ＭＬＩＸ）１６を介して、後段
に配置されるデータ変換メモリ７に入力される。このデ
ータ変換メモリ７は、前記フレームメモリ１０のｎビッ
ト（ｎｂｉｔ）の出力Ｆｄを０１ビツトの出力ｃｄに変
換するものであり、２° Ｘ ｒｌｔビットの容量を有
する。又、このデータ変換メモリ７は図示しない中央演
算処理装置（ＣＰＬＩ）から書き込み（ライト）可能と
なっており、図示しないＣＰＬＪにより、Ｆｄをｎ１ビ
ツトの出力Ｃｄに変換する各種テーブルを使うことがで
きる。そして、このデータ変換メモリ７の出力Ｑｄは後
段に配置され、かつ、マトリックスサイズＸ、Ｙにおい
て前記フレームメモリ１０と同一空間上に位置するディ
スプレイメモリ１１に入力される。ディスプレイメモリ
１１の出力Ｄｄは、後段に配置されるＤ／Ａ ＜ディジ
タル・アナログ）変換手段６を介し、図示しない表示手
段（ＣＲＴディスプレイ）の＋ｉｎ＋表示に供される。
ク図である。同図１０は、ライト信号ＣＷを基に図示し
ない中央演算処理装置（ＣＰＵ）から転送される画像デ
ータＣＤを記憶するフレームメモリであり、その出力Ｆ
ｄは、マルチプレクサ（ＭＬＩＸ）１６を介して、後段
に配置されるデータ変換メモリ７に入力される。このデ
ータ変換メモリ７は、前記フレームメモリ１０のｎビッ
ト（ｎｂｉｔ）の出力Ｆｄを０１ビツトの出力ｃｄに変
換するものであり、２° Ｘ ｒｌｔビットの容量を有
する。又、このデータ変換メモリ７は図示しない中央演
算処理装置（ＣＰＬＩ）から書き込み（ライト）可能と
なっており、図示しないＣＰＬＪにより、Ｆｄをｎ１ビ
ツトの出力Ｃｄに変換する各種テーブルを使うことがで
きる。そして、このデータ変換メモリ７の出力Ｑｄは後
段に配置され、かつ、マトリックスサイズＸ、Ｙにおい
て前記フレームメモリ１０と同一空間上に位置するディ
スプレイメモリ１１に入力される。ディスプレイメモリ
１１の出力Ｄｄは、後段に配置されるＤ／Ａ ＜ディジ
タル・アナログ）変換手段６を介し、図示しない表示手
段（ＣＲＴディスプレイ）の＋ｉｎ＋表示に供される。
次に、前記フレームメモリ１０及びディスプレイメモリ
１１等の動作制御を行なうメモリ制御手段１５の構成を
説明する。タイミングジェネレータ３は基本クロックＣ
ＬＫＡを入力し、図示しない表示手段の画像表示に供さ
れる水平同期信号ＨＤ、垂直同期信号ＶＤ、水平方向ブ
ランキング信＠ＨＢＬＫ、垂直方向ブランキング信号Ｖ
［３ＬＫ及び後段に配置されるＦＭアドレス生成カウン
タ（ＦＭ ＡＤＲＣＮＴ）２，０Ｍアドレス生成カウ
ンタ（ＤＭ ＡＤＲＣＮＴ）５に入力される信号ＣＬ
ＫＢを発生するものである。また、マスクメモリ４は前
記フレームメモリ１０と同一空間上にあり、かつ、ライ
ト信号ＣＷを基に図示しないＣＰＵから転送されるマス
クデータＦ （Ｘ 。
１１等の動作制御を行なうメモリ制御手段１５の構成を
説明する。タイミングジェネレータ３は基本クロックＣ
ＬＫＡを入力し、図示しない表示手段の画像表示に供さ
れる水平同期信号ＨＤ、垂直同期信号ＶＤ、水平方向ブ
ランキング信＠ＨＢＬＫ、垂直方向ブランキング信号Ｖ
［３ＬＫ及び後段に配置されるＦＭアドレス生成カウン
タ（ＦＭ ＡＤＲＣＮＴ）２，０Ｍアドレス生成カウ
ンタ（ＤＭ ＡＤＲＣＮＴ）５に入力される信号ＣＬ
ＫＢを発生するものである。また、マスクメモリ４は前
記フレームメモリ１０と同一空間上にあり、かつ、ライ
ト信号ＣＷを基に図示しないＣＰＵから転送されるマス
クデータＦ （Ｘ 。
ｙ）を記憶するところの深さ１ ｂｉｔのメモリである
。このマスクメモリ４の出力Ｆ （ｘ 、 ｙ ）は前
記フレームメモリ１０の出力１”ｄと同時に読み出され
、３人力を有する論理積回路８に入力される。
。このマスクメモリ４の出力Ｆ （ｘ 、 ｙ ）は前
記フレームメモリ１０の出力１”ｄと同時に読み出され
、３人力を有する論理積回路８に入力される。
ＦＭアドレス生成カウンタ２は、例えばシンクロナスロ
ードカウンタであり、前記タイミングジェネレータ３の
出力である信号ＣＬＫＢ、後述する論理積回路文の出力
であるカウントイネーブル信号ＨＶＢＬＫを入力し、後
段に配置されるマルチプレクサ（ＭＵＸ）１の一方の入
力端に入力される信号ｆ （ｘａ、 ｙａ）を発生さ
せる。尚、前記マルチプレクサ１は、前記ＦＭアドレス
生成カウンタ２の出力信号ｆ （ｘａ、 ｙａ）及び
ＣＰＵアドレスバスより転送されるアドレス信号ＣＡの
いずれかを選択し、アドレス信号Ｆ （Ｘａ、 Ｉ／ａ
）として、前記フレームメモリ１０に出力する。
ードカウンタであり、前記タイミングジェネレータ３の
出力である信号ＣＬＫＢ、後述する論理積回路文の出力
であるカウントイネーブル信号ＨＶＢＬＫを入力し、後
段に配置されるマルチプレクサ（ＭＵＸ）１の一方の入
力端に入力される信号ｆ （ｘａ、 ｙａ）を発生さ
せる。尚、前記マルチプレクサ１は、前記ＦＭアドレス
生成カウンタ２の出力信号ｆ （ｘａ、 ｙａ）及び
ＣＰＵアドレスバスより転送されるアドレス信号ＣＡの
いずれかを選択し、アドレス信号Ｆ （Ｘａ、 Ｉ／ａ
）として、前記フレームメモリ１０に出力する。
論理積回路８は、マスクメモリ４の出力である部分転送
アドレス信号Ｆ （ｘ 、 ｙ ）及びそれぞれ外部よ
り入力される部分転送スタート信号ＴＲＦＧｏ、Ｉ！き
込み信号ＷＥを入力し、ディスプレイメモリ１１に対し
、ライト信号ＤＷＥを出力する。
アドレス信号Ｆ （ｘ 、 ｙ ）及びそれぞれ外部よ
り入力される部分転送スタート信号ＴＲＦＧｏ、Ｉ！き
込み信号ＷＥを入力し、ディスプレイメモリ１１に対し
、ライト信号ＤＷＥを出力する。
また、負論理積回路１２は、タイミングジェネレータ３
から出力される水平方向ブランキング信号ＨＢＬＫ及び
垂直方向ブランキング信号ＶＢＬｋを入力し、０Ｍアド
レス生成カウンタ５に対し、カウントイネーブル信号１
−ＩＶＢＬＫを出力する。
から出力される水平方向ブランキング信号ＨＢＬＫ及び
垂直方向ブランキング信号ＶＢＬｋを入力し、０Ｍアド
レス生成カウンタ５に対し、カウントイネーブル信号１
−ＩＶＢＬＫを出力する。
この０Ｍアドレス生成カウンタ５は、前記負論理積回路
１２から出力されるカウントイネーブル信号ＨＶＢＬＫ
及び前記タイミングジェネレータ３から出力される信号
ＣＬＫＢを入力し、ディスプレイメモリ１１に入力され
るアドレス信号Ｄ（ｘａ。
１２から出力されるカウントイネーブル信号ＨＶＢＬＫ
及び前記タイミングジェネレータ３から出力される信号
ＣＬＫＢを入力し、ディスプレイメモリ１１に入力され
るアドレス信号Ｄ（ｘａ。
ｙａ）を発生させるものである。
次に以上のように構成される装置の作用について説明す
る。
る。
先ず、フレームメモリ１０への画像データ書き込みにつ
いて説明する。フレームメモリ１０に画像データが書き
込まれる場合、マルチプレクサ１は、ＣＰＵアドレスバ
スから転送されるアドレス信号ＣＡを有効とし、このア
ドレス信号ＣＡをフレームメモリ１０に転送する。そこ
で、フレームメモリ１０は、このアドレス信号ＣＡ及び
ライト信号（例えばＣＰＵから出力される）ＣＷにより
、ＣＰＵから転送される画像データをメモリ内に書き込
む。
いて説明する。フレームメモリ１０に画像データが書き
込まれる場合、マルチプレクサ１は、ＣＰＵアドレスバ
スから転送されるアドレス信号ＣＡを有効とし、このア
ドレス信号ＣＡをフレームメモリ１０に転送する。そこ
で、フレームメモリ１０は、このアドレス信号ＣＡ及び
ライト信号（例えばＣＰＵから出力される）ＣＷにより
、ＣＰＵから転送される画像データをメモリ内に書き込
む。
尚、前記マスクメモリ４に入力されるｆ（ｘ。
ｙ）すなわちマスクメモリ４の斜線で示した任意の領域
は、前処理として例えばトラックボール又はジョイステ
ック等により予め設定された領域（部分転送サイズ）で
あり、図示しないＣＰＵを介して入力される。
は、前処理として例えばトラックボール又はジョイステ
ック等により予め設定された領域（部分転送サイズ）で
あり、図示しないＣＰＵを介して入力される。
フレームメモリ１０のアドレス信ｐＦ（ｘａ、 ｙａ）
は、マルチプレクサ１がＦＭアドレス生成カウンタ２の
出力ｆ （ｘａ、 ｙａ）を有効とする場合の出力信
号であり、論理積回路１２の出力信＠）−ＩＶＢＬＫを
ロード信号とし、外部より入力されるスタートアドレス
信号Ｓ （ｘ 、 ｙ ）をロード入力信号とするＦＭ
アドレス生成カウンタ２の出力ｆ（ｘａ。
は、マルチプレクサ１がＦＭアドレス生成カウンタ２の
出力ｆ （ｘａ、 ｙａ）を有効とする場合の出力信
号であり、論理積回路１２の出力信＠）−ＩＶＢＬＫを
ロード信号とし、外部より入力されるスタートアドレス
信号Ｓ （ｘ 、 ｙ ）をロード入力信号とするＦＭ
アドレス生成カウンタ２の出力ｆ（ｘａ。
Ｖａ）によって、フレームメモリ１０の内容が読み出さ
れる。このようにしてフレームメモリ１０から読み出さ
れたｎｏビットの画像データＦｄは、マルチプレクサ１
６を介し、データ変換手段７により０１ビツトの画像デ
ータＣｄに変換された後、ディスプレイメモリ１１に入
力される。尚、データ変換メモリ７のテーブルは、前も
って図示しないＣＰＬＩよりマルチプレクサ１３を介し
て入力されるＣＰＵアドレスＣＡをアドレス入力として
有効とした際に、データＣＤ（例えばＣＰＵより出力さ
れる）及びライト信号ＣＷにより、ＣＰＵから転送され
る各種テーブルを書き込む。
れる。このようにしてフレームメモリ１０から読み出さ
れたｎｏビットの画像データＦｄは、マルチプレクサ１
６を介し、データ変換手段７により０１ビツトの画像デ
ータＣｄに変換された後、ディスプレイメモリ１１に入
力される。尚、データ変換メモリ７のテーブルは、前も
って図示しないＣＰＬＩよりマルチプレクサ１３を介し
て入力されるＣＰＵアドレスＣＡをアドレス入力として
有効とした際に、データＣＤ（例えばＣＰＵより出力さ
れる）及びライト信号ＣＷにより、ＣＰＵから転送され
る各種テーブルを書き込む。
ディスプレイメモリ１１へのデータ書き込みは、論理積
回路８の出力ＤＥＷＥがイネーブル状態のとき行われる
。またディスプレイメモリ１１の書き込み・読み出しア
ドレスは、タイミングジェネレータ３の出力ＣＬＫＢ及
びそれぞれ水平、垂直方向のブランキング信号であると
ころのＨＢＬＫ。
回路８の出力ＤＥＷＥがイネーブル状態のとき行われる
。またディスプレイメモリ１１の書き込み・読み出しア
ドレスは、タイミングジェネレータ３の出力ＣＬＫＢ及
びそれぞれ水平、垂直方向のブランキング信号であると
ころのＨＢＬＫ。
ＶＢＬＫの負論理積ＨＶＢＬＫ （負論理積回路１２の
出力）を入力とするＤＭアドレス生成カウンタ５の出力
Ｄ （Ｘａ、 Ｖａ）によって指定される。このＤ （
ｘａ、 ｙａ）は、例えば（０，０）よりスタートし、
＜１，０）（２，０）・・・（Ｘ、０）（０゜１）（１
，１）（２，１）（３，１）・・・＜Ｏ，Ｙ）（１，Ｙ
）（２，Ｙ）・ （Ｘ、Ｙ）（０，０）（１，０）・・
・の順で出力され、それぞれ図示しない表示手段の水平
、垂直同期信号であるところのＨＤ、ＶＤに同期した信
号である。そして、Ｄ（ｘａ、 ｙａ）によりディスプ
レイ１１から読み出された信号Ｄｄは、Ｄ／Ａ変換手段
６を介し、ビデオ信号として図示しない表示手段の両会
表示に供されることになる。
出力）を入力とするＤＭアドレス生成カウンタ５の出力
Ｄ （Ｘａ、 Ｖａ）によって指定される。このＤ （
ｘａ、 ｙａ）は、例えば（０，０）よりスタートし、
＜１，０）（２，０）・・・（Ｘ、０）（０゜１）（１
，１）（２，１）（３，１）・・・＜Ｏ，Ｙ）（１，Ｙ
）（２，Ｙ）・ （Ｘ、Ｙ）（０，０）（１，０）・・
・の順で出力され、それぞれ図示しない表示手段の水平
、垂直同期信号であるところのＨＤ、ＶＤに同期した信
号である。そして、Ｄ（ｘａ、 ｙａ）によりディスプ
レイ１１から読み出された信号Ｄｄは、Ｄ／Ａ変換手段
６を介し、ビデオ信号として図示しない表示手段の両会
表示に供されることになる。
このように、メモリｌ１１１１手段１５がフレームメモ
リ１０及びディスプレイメモリ１１の動作を制御するこ
とによって、フレームメモリ１ｏの特定部分の画像デー
タのみをディスプレイメモリ１１に転送（部分転送）す
ることが可能となる。以下、本装置における部分転送に
ついて詳述する。
リ１０及びディスプレイメモリ１１の動作を制御するこ
とによって、フレームメモリ１ｏの特定部分の画像デー
タのみをディスプレイメモリ１１に転送（部分転送）す
ることが可能となる。以下、本装置における部分転送に
ついて詳述する。
例えば、フレームメモリ１０の斜線で示す部分のみを転
送する場合、図示しないＣＰＬＩを介して、マスクメモ
リ４のｆ（ｘ、ｙ）すなわち斜線領域内には「１」が、
その他の領域にはｒＯＪが書き込まれる。このマスクメ
モリ４の記憶内容が、ＨＤ、ＶＤに同期して読み出され
、部分転送用アドレス信号Ｆ （ｘ 、 ｙ ）として
論理積回路８に入力される。したがって、ＤＭアドレス
生成カウンタ５にＣＬＫＢが入力され、ディスプレイメ
モリ１１のアドレスＤ （ｘａ、 ｙａ）が増加し、ア
ドレス（ｄｘ、 ｄｙ）を示したとき、前記部分転送用
アドレス信号Ｆ （ｘ 、 ｙ ）が［高Ｊレベル（Ｈ
）となる。
送する場合、図示しないＣＰＬＩを介して、マスクメモ
リ４のｆ（ｘ、ｙ）すなわち斜線領域内には「１」が、
その他の領域にはｒＯＪが書き込まれる。このマスクメ
モリ４の記憶内容が、ＨＤ、ＶＤに同期して読み出され
、部分転送用アドレス信号Ｆ （ｘ 、 ｙ ）として
論理積回路８に入力される。したがって、ＤＭアドレス
生成カウンタ５にＣＬＫＢが入力され、ディスプレイメ
モリ１１のアドレスＤ （ｘａ、 ｙａ）が増加し、ア
ドレス（ｄｘ、 ｄｙ）を示したとき、前記部分転送用
アドレス信号Ｆ （ｘ 、 ｙ ）が［高Ｊレベル（Ｈ
）となる。
このとき外部より入力される部分転送モード信号ＴＲＦ
ＧＯが「高」レベル（Ｈ）となれば、前記論理積回路８
の論理条件が成立し、ＤＷＥがイネーブルすなわち「高
」レベル（Ｈ）となり、ディスプレイメモリ１１をライ
トモードとする。一方、ＦＭアドレス生成カウンタ２は
、フレームメモリ１０のスタートアドレス８ （Ｘ 、
Ｖ ）をｆｘ、 ｆｙとしてロードすると同時にカウ
ントイネーブルになるので、Ｆ （ｘａ、 ｙａ）は、
ディスプレイメモリ１１のアドレスの増加と同期し、ア
ドレスインクリメントモードとなる。よって、前記フレ
ームメモリ１０の斜線で示す部分のみが、前記ディスプ
レイメモリ１１に転送される。
ＧＯが「高」レベル（Ｈ）となれば、前記論理積回路８
の論理条件が成立し、ＤＷＥがイネーブルすなわち「高
」レベル（Ｈ）となり、ディスプレイメモリ１１をライ
トモードとする。一方、ＦＭアドレス生成カウンタ２は
、フレームメモリ１０のスタートアドレス８ （Ｘ 、
Ｖ ）をｆｘ、 ｆｙとしてロードすると同時にカウ
ントイネーブルになるので、Ｆ （ｘａ、 ｙａ）は、
ディスプレイメモリ１１のアドレスの増加と同期し、ア
ドレスインクリメントモードとなる。よって、前記フレ
ームメモリ１０の斜線で示す部分のみが、前記ディスプ
レイメモリ１１に転送される。
ここで、第２図から第５図を参照し、部分転送の際の動
作タイミングについて説明する。第２図においてＦ’（
Ｘ ）、 Ｆ （ｙ ）は、マスクメモリ４に設定され
た部分転送用フレームメモリスタートアドレスｆ（ｘ、
ｙ）からＨＤ、ＶＤに同期した部分転送Ｘ、Ｙアドレス
である。尚、Ｆ （ｙ ）のｙ−Ｈ期間が垂直方向の部
分転送時間アドレスとなる。また、ＨＶ ８ Ｌ Ｋは
タイミングジェネレータ３の出力であるＶＢＬＫとＨＢ
ＬＫとの論理積である。
作タイミングについて説明する。第２図においてＦ’（
Ｘ ）、 Ｆ （ｙ ）は、マスクメモリ４に設定され
た部分転送用フレームメモリスタートアドレスｆ（ｘ、
ｙ）からＨＤ、ＶＤに同期した部分転送Ｘ、Ｙアドレス
である。尚、Ｆ （ｙ ）のｙ−Ｈ期間が垂直方向の部
分転送時間アドレスとなる。また、ＨＶ ８ Ｌ Ｋは
タイミングジェネレータ３の出力であるＶＢＬＫとＨＢ
ＬＫとの論理積である。
部分転送マトリックスをｘ、ｙとした場合、水平方向転
送時間アドレスは、第３図、第４図に示すように＞＜ｔ
ｓｅｃとなり、このＸｔ ｓｅｅの期間における
フレームメモリの部分転送アドレスｆ（ｘａ。
送時間アドレスは、第３図、第４図に示すように＞＜ｔ
ｓｅｃとなり、このＸｔ ｓｅｅの期間における
フレームメモリの部分転送アドレスｆ（ｘａ。
ｙａ） は、 （ｆｘ、 ｆｙ） （ｆｘ＋１ 、
ｆｙ） −（ｆｘ＋ｘ −２、ＴＶ＞ （ｆｘ
＋ｘ−１，ｆｙ） ト、ＦＭ７ドレス生成カウンタ２に
よりインクリメントされ、（ｆｘ。
ｆｙ） −（ｆｘ＋ｘ −２、ＴＶ＞ （ｆｘ
＋ｘ−１，ｆｙ） ト、ＦＭ７ドレス生成カウンタ２に
よりインクリメントされ、（ｆｘ。
ｆｙ＋ １ ）で終了し、ラスタＮＯ（ナンバ）ｄｙが
増加するにつれて、１アドレスづつ増加することになる
。また、このとき、ディスプレイメモリアドレスＤ （
ｘａ、 ｙａ）は、図示しない表示手段の水平方向表示
時間＞＜ｔｓｅｃの期間に、（０，ｄＶ）（１゜ｄｙ）
−（ｄｘ−１，ｄｙ） （ｄｘ、 ｄｙ＞ （ｄ
ｘ＋１． ｄｙ）−（ｄｘ＋ｘ −２，ｄＶ） （
ｄｘ＋ｘ −１、ｄｙ） （ｄｘ十ｘ 、 ｄｙ）
・・・のように変化し、図示しない表示手段における×
、Ｖマトリックスサイズでの表示に供される。尚、第５
図は第２図に示した垂直方向部分転送アドレス（時間）
Ｖ −Ｈのエリア以外の動作タイミングを示し、Ｆ （
ｘ 、 ｙ ）は「低」レベル（Ｌ）となる。なぜなら
、部分転送エリア外には図示しないＣＰＵを介して「０
」が書き込まれているからである。そこで、前記Ｆ（ｘ
、ｙ）がＦ （ｘ 、 ｙ ）−Ｈのエリア内（すなわ
ち、部分転送エリア）にあるとき論理積回路８の論理条
件が成立し、ＤＷＥをイネーブルとし、フレームメモリ
アドレス（ｆｘ、 ｆｙ）の画像データは、データ変換
メモリ７を介してディスプレイメモリ１１のアドレス（
ｄｘ、 ｄｙ）へ書き込まれることになる。すなわち、
ＤＷＥがイネーブルの期間のフレームメモリ１０の画像
データは、すべてディスプレイメモリ１１に転送される
のである。
増加するにつれて、１アドレスづつ増加することになる
。また、このとき、ディスプレイメモリアドレスＤ （
ｘａ、 ｙａ）は、図示しない表示手段の水平方向表示
時間＞＜ｔｓｅｃの期間に、（０，ｄＶ）（１゜ｄｙ）
−（ｄｘ−１，ｄｙ） （ｄｘ、 ｄｙ＞ （ｄ
ｘ＋１． ｄｙ）−（ｄｘ＋ｘ −２，ｄＶ） （
ｄｘ＋ｘ −１、ｄｙ） （ｄｘ十ｘ 、 ｄｙ）
・・・のように変化し、図示しない表示手段における×
、Ｖマトリックスサイズでの表示に供される。尚、第５
図は第２図に示した垂直方向部分転送アドレス（時間）
Ｖ −Ｈのエリア以外の動作タイミングを示し、Ｆ （
ｘ 、 ｙ ）は「低」レベル（Ｌ）となる。なぜなら
、部分転送エリア外には図示しないＣＰＵを介して「０
」が書き込まれているからである。そこで、前記Ｆ（ｘ
、ｙ）がＦ （ｘ 、 ｙ ）−Ｈのエリア内（すなわ
ち、部分転送エリア）にあるとき論理積回路８の論理条
件が成立し、ＤＷＥをイネーブルとし、フレームメモリ
アドレス（ｆｘ、 ｆｙ）の画像データは、データ変換
メモリ７を介してディスプレイメモリ１１のアドレス（
ｄｘ、 ｄｙ）へ書き込まれることになる。すなわち、
ＤＷＥがイネーブルの期間のフレームメモリ１０の画像
データは、すべてディスプレイメモリ１１に転送される
のである。
このようにフレームメモリ１０の部分転送用スタートア
ドレス（ｆ’ｘ、 ｒｙ）を垂直同期信＠ＶＤに同期さ
せ、１フレーム（１画面）毎に変化させることにより、
フレームメモリ１０に格納（記憶）された複数枚の画像
が、図示しない表示手段により表示手段のスピード（Ｖ
Ｄの周期）で表示されることになる。
ドレス（ｆ’ｘ、 ｒｙ）を垂直同期信＠ＶＤに同期さ
せ、１フレーム（１画面）毎に変化させることにより、
フレームメモリ１０に格納（記憶）された複数枚の画像
が、図示しない表示手段により表示手段のスピード（Ｖ
Ｄの周期）で表示されることになる。
特にＸＩＣＴ装置等におけるスキャノ像は、動く部分（
例えば心臓）と動かぬ部分（例えば骨等のバックグラウ
ンド）とがあり、この動く部分のみをフレームメモリ１
０から読み出して部分転送ずれば、図示しない表示手段
における表示画像の切り換えを高速に行い得ることにな
り、シネ表示が可能゛となる。また、動かぬ部分はディ
スプレイメモリ１１に一度転送すれば良いので、フレー
ムメモリ１０の使用容量を少なくすることができる。
例えば心臓）と動かぬ部分（例えば骨等のバックグラウ
ンド）とがあり、この動く部分のみをフレームメモリ１
０から読み出して部分転送ずれば、図示しない表示手段
における表示画像の切り換えを高速に行い得ることにな
り、シネ表示が可能゛となる。また、動かぬ部分はディ
スプレイメモリ１１に一度転送すれば良いので、フレー
ムメモリ１０の使用容量を少なくすることができる。
尚、本発明は前記実施例に限定されるものではなく、本
発明の要旨の範囲内で適宜に変形実施が可能であるのは
いうまでもない、以下、前記実施例の変形例について説
明する。
発明の要旨の範囲内で適宜に変形実施が可能であるのは
いうまでもない、以下、前記実施例の変形例について説
明する。
前記実施例（第２図〜第５図に示したタイミングチャー
ト）は、１フレーム（ＶＤ−ＶＤ間）の間に、フレーム
メモリ１０からディスプレイメモリ１１への画像データ
の転送を終了させたが、インクレースモード時のように
走査線の飛び越しが発生しても、部分転送が可能である
。例えば、第６図のタイミングチャートに示すように、
偶数フィールドと奇数フィールドとの２回で１フレ一ム
分を転送すればよい。尚、飛び越し走査が行われるので
、ＦＭアドレス生成カウンタ２及びＤＭアドレス生成カ
ウンタ５のそれぞれ“の垂直方向の増加は、前記実施例
の場合とは異なる（尚、水平方向の増加は等しい）。
ト）は、１フレーム（ＶＤ−ＶＤ間）の間に、フレーム
メモリ１０からディスプレイメモリ１１への画像データ
の転送を終了させたが、インクレースモード時のように
走査線の飛び越しが発生しても、部分転送が可能である
。例えば、第６図のタイミングチャートに示すように、
偶数フィールドと奇数フィールドとの２回で１フレ一ム
分を転送すればよい。尚、飛び越し走査が行われるので
、ＦＭアドレス生成カウンタ２及びＤＭアドレス生成カ
ウンタ５のそれぞれ“の垂直方向の増加は、前記実施例
の場合とは異なる（尚、水平方向の増加は等しい）。
また、第３図に示したタイミングチャートにおいて、偶
数フィールドと奇数フィールドとをビクセル単位ごとに
交互に転送し、偶数フィールドにおいてはＦ （ｘａ、
ｙａ）が偶数アドレス情報のみを転送し、奇数フィー
ルドにおいては、Ｆ （Ｘａ、 Ｖａ）が奇数アドレス
情報のみを転送するようにしてもよい。この場合のブロ
ック構成を第７図に示す。
数フィールドと奇数フィールドとをビクセル単位ごとに
交互に転送し、偶数フィールドにおいてはＦ （ｘａ、
ｙａ）が偶数アドレス情報のみを転送し、奇数フィー
ルドにおいては、Ｆ （Ｘａ、 Ｖａ）が奇数アドレス
情報のみを転送するようにしてもよい。この場合のブロ
ック構成を第７図に示す。
第７図に示すように、タイミングジェネレータ３の出力
ＦＳＥＬと、ＷＥ、ＴＲＦＧＯ及びＦ（ｘ 、 ｙ ）
との論理積をそれぞれ論理積回路１３゜１４で得ること
により、ディスプレイメモリ１１の偶数メモリ部（ＥＭ
ＥＭ）１１ａと、奇数メモリ部（ＯＭＥＭ）１１ｂとを
切り換え動作させる。
ＦＳＥＬと、ＷＥ、ＴＲＦＧＯ及びＦ（ｘ 、 ｙ ）
との論理積をそれぞれ論理積回路１３゜１４で得ること
により、ディスプレイメモリ１１の偶数メモリ部（ＥＭ
ＥＭ）１１ａと、奇数メモリ部（ＯＭＥＭ）１１ｂとを
切り換え動作させる。
すなわち、論理積回路１３の出力（ＯＤＷＥ）で奇数フ
ィールドを、また、論理積回路１４の出力（ＥＤＷＥ）
で偶数フィールドをそれぞれイネーブルとする。尚、こ
のときＦＭ７ドレス生成カウンタ２もＦＳＥＬによって
偶数アドレスと、奇数アドレスとに切り換えられること
になる。このように構成しても、部分転送が可能となり
、前記実施例と同様の効果を奏する。
ィールドを、また、論理積回路１４の出力（ＥＤＷＥ）
で偶数フィールドをそれぞれイネーブルとする。尚、こ
のときＦＭ７ドレス生成カウンタ２もＦＳＥＬによって
偶数アドレスと、奇数アドレスとに切り換えられること
になる。このように構成しても、部分転送が可能となり
、前記実施例と同様の効果を奏する。
さらに、本装置にお１プる部分転送はシネ表示のみなら
ず、例えばフレームメモリ１１の任意のスタートアドレ
ス（ｆｘ、 ｆｙ）より任意のサイズＸ。
ず、例えばフレームメモリ１１の任意のスタートアドレ
ス（ｆｘ、 ｆｙ）より任意のサイズＸ。
ｙ （ただし、Ｘ′≧Ｘ≧ｘ 、 Ｙ Ｉ ≧Ｙ≧ｙ）
で、ディスプレイメモリ１１の任意のスタート位置ｄｘ
。
で、ディスプレイメモリ１１の任意のスタート位置ｄｘ
。
ｄｙよりサイズｘ、ｙで画像データを部分転送すれば、
フレームメモリ１０に格納されている異種画像を同時に
表示することも可能である。
フレームメモリ１０に格納されている異種画像を同時に
表示することも可能である。
第８図は第１図に示す実施例装置の変形例を示すブロッ
ク図であり、同一機能を有するものには同一符号を付し
である。第８図に示すように、マスクメモリ４をフレー
ムメモリ１０より十分太きく （Ｘ’ ＜Ｘ” 、Ｙ’
＜Ｙ” ）Ｌ／、図示しないＣＰＵからのライト信号
ＣＷによって斜線で示す円あるいは任意の形状を作成し
ても良い。また、メモリ制御手段１５内に、マルチプレ
クサ１７及びマスクメモリアドレス生成カウンタ（ＭＭ
ＡＤＲＣＮＴ）１８を追加具備し、マスクメモリ４
のスタートアドレスｓ’＜ｘ、ｙ＞をｆｓｘ 、 ｆｓ
ｙとしてロードするよにすれば、Ｓ’（ｘ、ｙ）を変化
させることにより部分転送エリア（第８図では斜線で示
す円領域）を、ディスプレイメモリ１１上においてリア
ルタイム（部分転送レイト）で移動させることができる
。
ク図であり、同一機能を有するものには同一符号を付し
である。第８図に示すように、マスクメモリ４をフレー
ムメモリ１０より十分太きく （Ｘ’ ＜Ｘ” 、Ｙ’
＜Ｙ” ）Ｌ／、図示しないＣＰＵからのライト信号
ＣＷによって斜線で示す円あるいは任意の形状を作成し
ても良い。また、メモリ制御手段１５内に、マルチプレ
クサ１７及びマスクメモリアドレス生成カウンタ（ＭＭ
ＡＤＲＣＮＴ）１８を追加具備し、マスクメモリ４
のスタートアドレスｓ’＜ｘ、ｙ＞をｆｓｘ 、 ｆｓ
ｙとしてロードするよにすれば、Ｓ’（ｘ、ｙ）を変化
させることにより部分転送エリア（第８図では斜線で示
す円領域）を、ディスプレイメモリ１１上においてリア
ルタイム（部分転送レイト）で移動させることができる
。
［発明の効果］
以上説明した本発明によれば次のような効果を奏するこ
とができる。
とができる。
フレームメモリに格納された複数の画像における一部所
望領域をマスクメモリ内に設定し、この設定された領域
を基にメモリ制御手段により部分転送を行うことができ
るので、表示手段における複数画像の切り換え表示を高
速に行うことができる。
望領域をマスクメモリ内に設定し、この設定された領域
を基にメモリ制御手段により部分転送を行うことができ
るので、表示手段における複数画像の切り換え表示を高
速に行うことができる。
また、前記一部所望領域を複数画像における動く部分に
設定すればシネ表示を容易に行い得る。
設定すればシネ表示を容易に行い得る。
よって、本発明により、表示手段における複数画像の切
り換え表示を高速に行い得るとともにシネ表示を容易に
行い得るところの画像表示装置を提供することができる
。
り換え表示を高速に行い得るとともにシネ表示を容易に
行い得るところの画像表示装置を提供することができる
。
第１図は本発明の一実施例である画像表示装置の構成を
示すブロック図、第２図から第５図は第１図に示す実施
例装置の動作タイミングを示すタイミングチャート、第
６図は第１図に示す実施装置の変形例を説明するための
タイミングチャート、第７図及び第８図はそれぞれ第１
図に示す実施例装置の変形例を示すブロック図である。 ４・・・・・・マスクメモリ、１０・・・・・・フレー
ムメモリ、１１・・・・・・ディスプレイメモリ、１５
・・・・・・メモリ制御手段。
示すブロック図、第２図から第５図は第１図に示す実施
例装置の動作タイミングを示すタイミングチャート、第
６図は第１図に示す実施装置の変形例を説明するための
タイミングチャート、第７図及び第８図はそれぞれ第１
図に示す実施例装置の変形例を示すブロック図である。 ４・・・・・・マスクメモリ、１０・・・・・・フレー
ムメモリ、１１・・・・・・ディスプレイメモリ、１５
・・・・・・メモリ制御手段。
Claims (1)
- 画像データを格納するフレームメモリと、このフレーム
メモリから読み出される画像データを格納するディスプ
レイメモリと、このディスプレイメモリから読み出され
る画像データを表示する表示手段とを具備する画像表示
装置において、前記フレームメモリに格納された画像デ
ータの一部所望なる部分転送領域を記憶可能なマスクメ
モリと、前記ディスプレイメモリから画像データを読み
出す際に、前記表示手段の表示に必要な同期信号に同期
したアドレス信号を出力することにより、前記マスクメ
モリに記憶された部分転送領域に対応する画像データを
前記フレームメモリより前記ディスプレイメモリに転送
するメモリ制御手段とを具備することを特徴とする画像
表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59124306A JPS613194A (ja) | 1984-06-15 | 1984-06-15 | 画像表示装置 |
| US07/144,728 US4849745A (en) | 1984-06-15 | 1988-01-14 | Multiple memory image display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59124306A JPS613194A (ja) | 1984-06-15 | 1984-06-15 | 画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS613194A true JPS613194A (ja) | 1986-01-09 |
Family
ID=14882066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59124306A Pending JPS613194A (ja) | 1984-06-15 | 1984-06-15 | 画像表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4849745A (ja) |
| JP (1) | JPS613194A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63288357A (ja) * | 1987-05-20 | 1988-11-25 | Hitachi Ltd | デ−タ編集方式 |
| US5093907A (en) * | 1989-09-25 | 1992-03-03 | Axa Corporation | Graphic file directory and spreadsheet |
| US5220312A (en) * | 1989-09-29 | 1993-06-15 | International Business Machines Corporation | Pixel protection mechanism for mixed graphics/video display adaptors |
| US5266941A (en) * | 1991-02-15 | 1993-11-30 | Silicon Graphics, Inc. | Apparatus and method for controlling storage of display information in a computer system |
| US5572235A (en) * | 1992-11-02 | 1996-11-05 | The 3Do Company | Method and apparatus for processing image data |
| AU3063892A (en) * | 1992-11-02 | 1994-05-24 | 3Do Company, The | Improved method and apparatus for processing image data |
| US5488390A (en) * | 1993-07-29 | 1996-01-30 | Cirrus Logic, Inc. | Apparatus, systems and methods for displaying a cursor on a display screen |
| KR0135846B1 (ko) * | 1994-02-02 | 1998-06-15 | 김광호 | 룩-업-테이블장치 |
| KR980700633A (ko) * | 1994-12-06 | 1998-03-30 | 로버트 에프. 도너후 | 디스플레이 스크린상의 데이터 블록의 디스플레이를 제어하기 위한 회로, 시스템 및 방법(circuits, systems and methods for controlling the display of blocks of data on a display screen) |
| EP1160759A3 (en) * | 2000-05-31 | 2008-11-26 | Panasonic Corporation | Image output device and image output control method |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3678497A (en) * | 1970-12-17 | 1972-07-18 | Int Standard Electric Corp | Character generation system having bold font capability |
| US4069511A (en) * | 1976-06-01 | 1978-01-17 | Raytheon Company | Digital bit image memory system |
| US4205389A (en) * | 1976-09-24 | 1980-05-27 | General Electric Company | Apparatus for generating a raster image from line segments |
| JPS54108464A (en) * | 1978-02-14 | 1979-08-25 | Chiyoda Chem Eng & Constr Co Ltd | Method of biologically treating drainage by downward flow |
| US4243984A (en) * | 1979-03-08 | 1981-01-06 | Texas Instruments Incorporated | Video display processor |
| JPS55163578A (en) * | 1979-06-05 | 1980-12-19 | Nippon Electric Co | Image control system |
| US4489389A (en) * | 1981-10-02 | 1984-12-18 | Harris Corporation | Real time video perspective digital map display |
| US4622545A (en) * | 1982-09-30 | 1986-11-11 | Apple Computer, Inc. | Method and apparatus for image compression and manipulation |
| DE3381300D1 (de) * | 1983-03-31 | 1990-04-12 | Ibm | Abbildungsraumverwaltung und wiedergabe in einem bestimmten teil des bildschirms eines virtuellen mehrfunktionsterminals. |
| JPS60117376A (ja) * | 1983-11-29 | 1985-06-24 | Yokogawa Medical Syst Ltd | コンピュ−タ断層撮像装置用画像表示装置 |
-
1984
- 1984-06-15 JP JP59124306A patent/JPS613194A/ja active Pending
-
1988
- 1988-01-14 US US07/144,728 patent/US4849745A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4849745A (en) | 1989-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4417276A (en) | Video to digital converter | |
| US4769640A (en) | Image processing system | |
| JP2558236B2 (ja) | 画像変換メモリ装置 | |
| JPH05167993A (ja) | 解像度補償可能な画像変換装置 | |
| JPS62193378A (ja) | 方式変換装置 | |
| US4845480A (en) | Image display apparatus having a plurality of displays | |
| JPS613194A (ja) | 画像表示装置 | |
| KR930005367B1 (ko) | 비디오 신호를 발생시키기 위한 방법 및 장치 | |
| US4754279A (en) | Scan converter for radar | |
| JP3084729B2 (ja) | デジタルオシロスコープ | |
| JPS6150318B2 (ja) | ||
| US20050162438A1 (en) | System including address generator and address generator | |
| JP2609628B2 (ja) | メモリアドレス制御装置 | |
| JPH03196376A (ja) | 全フイールド記憶装置から複数の隣接記憶位置に並列にアクセスするアドレス指定機構 | |
| JPH11306326A (ja) | 放射線撮像装置 | |
| JPS61290486A (ja) | 表示制御装置 | |
| JPS6375790A (ja) | デイジタル・アナログ変換装置 | |
| JPS6253078A (ja) | ビデオメモリ | |
| JP3265791B2 (ja) | Ｏｈｐ用表示装置 | |
| JPH0658595B2 (ja) | 画像表示装置 | |
| JPH06311491A (ja) | 画像変換装置 | |
| JPH03161791A (ja) | 表示用メモリ装置 | |
| JPS5870276A (ja) | ビデオメモリの書込み，読出し方法 | |
| JPS63285591A (ja) | 画像表示装置 | |
| JPH1124650A (ja) | 画像拡大縮小装置 |