JPH06350918A - 静止画処理方法 - Google Patents
静止画処理方法Info
- Publication number
- JPH06350918A JPH06350918A JP5138283A JP13828393A JPH06350918A JP H06350918 A JPH06350918 A JP H06350918A JP 5138283 A JP5138283 A JP 5138283A JP 13828393 A JP13828393 A JP 13828393A JP H06350918 A JPH06350918 A JP H06350918A
- Authority
- JP
- Japan
- Prior art keywords
- data
- frame memory
- memory
- picture
- processing method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Studio Circuits (AREA)
Abstract
(57)【要約】
【目的】 予め設定した優先順位にしたがって画像デー
タを取り込む。 【構成】 第一の映像信号をデジタルデータに変換する
第一のＡＤ変換部１と、第二の映像信号をデジタルデー
タに変換する第二のＡＤ変換部２と、前記第一のＡＤ変
換部１および第二のＡＤ変換部２の出力を切り換える切
換部３と、所定のタイミングでデジタルデータを記憶す
るとともに、読み出すためにＤＲＡＭ等で構成するフレ
ームメモリ４と、前記フレームメモリ４から読み出した
デジタルデータをアナログ信号に変換するＤＡ変換部５
と、前記フレームメモリ４のリフレッシュおよび書き込
み読み出し等の各動作を制御するとともに、切換部３を
所要のタイミングで切り換える制御部６とでなる。
タを取り込む。 【構成】 第一の映像信号をデジタルデータに変換する
第一のＡＤ変換部１と、第二の映像信号をデジタルデー
タに変換する第二のＡＤ変換部２と、前記第一のＡＤ変
換部１および第二のＡＤ変換部２の出力を切り換える切
換部３と、所定のタイミングでデジタルデータを記憶す
るとともに、読み出すためにＤＲＡＭ等で構成するフレ
ームメモリ４と、前記フレームメモリ４から読み出した
デジタルデータをアナログ信号に変換するＤＡ変換部５
と、前記フレームメモリ４のリフレッシュおよび書き込
み読み出し等の各動作を制御するとともに、切換部３を
所要のタイミングで切り換える制御部６とでなる。
Description
【０００１】
【産業上の利用分野】本発明は、複数の映像信号を静止
画として取り込み、マルチ画面静止画を出力する静止画
処理方法に関する。
画として取り込み、マルチ画面静止画を出力する静止画
処理方法に関する。
【０００２】
【従来の技術】従来、マルチ画面静止画を生成する静止
画処理方法は、例えば、親画面と子画面の２画面を静止
画表示する親子画面を実現するものとして、図４に示す
回路ブロック図がある。親画面用の映像信号をデジタル
データに変換する第一のＡＤ変換部４０からデータを入
力し、記憶させる第一のフレームメモリ４２と、子画面
用の映像信号をデジタルデータに変換する第二のＡＤ変
換部４１からデータを間引きつつ入力し、記憶させる第
二のフレームメモリ４３と、所定の表示タイミングで前
記第一のフレームメモリ４２から読み出したデータを第
一のアナログ信号に変換する第一のＤＡ変換部４４およ
び所定の表示タイミングで前記第二のフレームメモリ４
３から読み出したデータを第二のアナログ信号に変換す
る第二のＤＡ変換部４５と、表示位置に相応したタイミ
ングで前記第一のアナログ信号と第二のアナログ信号を
切り換えて出力する切換部４６と、各部を制御する制御
部４７とで構成され、親画面と子画面の２画面を静止画
表示する。しかし、上記した従来の静止画処理方法を実
現するためには、親画面と子画面に別々のフレームメモ
リおよびＤＡ変換部が必要であり、コストの面で問題が
あった。また、市販されているフレームメモリは、水平
行数および１水平行に記憶できる画素数が決められてい
て、例えば、ハイビジョン、ＮＴＳＣテレビのフィール
ト画素数を記憶すると、余りの記憶領域が発生する問題
があった。
画処理方法は、例えば、親画面と子画面の２画面を静止
画表示する親子画面を実現するものとして、図４に示す
回路ブロック図がある。親画面用の映像信号をデジタル
データに変換する第一のＡＤ変換部４０からデータを入
力し、記憶させる第一のフレームメモリ４２と、子画面
用の映像信号をデジタルデータに変換する第二のＡＤ変
換部４１からデータを間引きつつ入力し、記憶させる第
二のフレームメモリ４３と、所定の表示タイミングで前
記第一のフレームメモリ４２から読み出したデータを第
一のアナログ信号に変換する第一のＤＡ変換部４４およ
び所定の表示タイミングで前記第二のフレームメモリ４
３から読み出したデータを第二のアナログ信号に変換す
る第二のＤＡ変換部４５と、表示位置に相応したタイミ
ングで前記第一のアナログ信号と第二のアナログ信号を
切り換えて出力する切換部４６と、各部を制御する制御
部４７とで構成され、親画面と子画面の２画面を静止画
表示する。しかし、上記した従来の静止画処理方法を実
現するためには、親画面と子画面に別々のフレームメモ
リおよびＤＡ変換部が必要であり、コストの面で問題が
あった。また、市販されているフレームメモリは、水平
行数および１水平行に記憶できる画素数が決められてい
て、例えば、ハイビジョン、ＮＴＳＣテレビのフィール
ト画素数を記憶すると、余りの記憶領域が発生する問題
があった。
【０００３】
【発明が解決しようとする課題】本発明は上記問題点に
鑑みなされたもので、フレームメモリの記憶領域を有効
に利用するとともに記憶動作に優先順位を設定すること
により、１つのフレームメモリを使用してマルチ画面静
止画を生成する静止画処理方法を提供することを目的と
する。
鑑みなされたもので、フレームメモリの記憶領域を有効
に利用するとともに記憶動作に優先順位を設定すること
により、１つのフレームメモリを使用してマルチ画面静
止画を生成する静止画処理方法を提供することを目的と
する。
【０００４】
【課題を解決するための手段】上記目的を達成するため
に、第一の映像信号をデジタルデータに変換する第一の
ＡＤ変換部と、第二の映像信号をデジタルデータに変換
する第二のＡＤ変換部と、前記第一のＡＤ変換部および
第二のＡＤ変換部の出力を切り換える切換部と、所定の
タイミングでデジタルデータを記憶するとともに読み出
されるフレームメモリと、デジタルデータをアナログ信
号に変換するＤＡ変換部と、前記フレームメモリの動作
を制御するとともに、切換部を所要のタイミングで切り
換える制御部とでなる。
に、第一の映像信号をデジタルデータに変換する第一の
ＡＤ変換部と、第二の映像信号をデジタルデータに変換
する第二のＡＤ変換部と、前記第一のＡＤ変換部および
第二のＡＤ変換部の出力を切り換える切換部と、所定の
タイミングでデジタルデータを記憶するとともに読み出
されるフレームメモリと、デジタルデータをアナログ信
号に変換するＤＡ変換部と、前記フレームメモリの動作
を制御するとともに、切換部を所要のタイミングで切り
換える制御部とでなる。
【０００５】
【作用】以上のように構成したので、フレームメモリを
駆動するタイミングにおいて、フレームメモリのリフレ
ッシュを第一の優先動作に、第一の映像信号のデータ取
り込みを第二の優先動作に、最後に第二の映像信号のデ
ータ取り込むようにしておき、各動作のタイミングが重
なった場合、前記優先順の条件にしたがい記憶動作を行
う。
駆動するタイミングにおいて、フレームメモリのリフレ
ッシュを第一の優先動作に、第一の映像信号のデータ取
り込みを第二の優先動作に、最後に第二の映像信号のデ
ータ取り込むようにしておき、各動作のタイミングが重
なった場合、前記優先順の条件にしたがい記憶動作を行
う。
【０００６】
【実施例】以下、本発明による静止画処理方法につい
て、図を用いて詳細に説明する。図１は、本発明による
静止画処理方法の実施例ブロック図である。１は第一の
映像信号をデジタルデータに変換する第一のＡＤ変換部
である。２は第二の映像信号をデジタルデータに変換す
る第二のＡＤ変換部である。３は、前記第一のＡＤ変換
部１および第二のＡＤ変換部２の出力を切り換える切換
部である。４は、所定のタイミングでデジタルデータを
記憶するとともに、読み出すためにＤＲＡＭ等で構成す
るフレームメモリである。５は、前記フレームメモリ４
から読み出したデジタルデータをアナログ信号に変換す
るＤＡ変換部である。６は、前記フレームメモリ４のリ
フレッシュおよび書き込み読み出し等の各動作を制御す
るとともに、切換部３を所要のタイミングで切り換える
制御部である。
て、図を用いて詳細に説明する。図１は、本発明による
静止画処理方法の実施例ブロック図である。１は第一の
映像信号をデジタルデータに変換する第一のＡＤ変換部
である。２は第二の映像信号をデジタルデータに変換す
る第二のＡＤ変換部である。３は、前記第一のＡＤ変換
部１および第二のＡＤ変換部２の出力を切り換える切換
部である。４は、所定のタイミングでデジタルデータを
記憶するとともに、読み出すためにＤＲＡＭ等で構成す
るフレームメモリである。５は、前記フレームメモリ４
から読み出したデジタルデータをアナログ信号に変換す
るＤＡ変換部である。６は、前記フレームメモリ４のリ
フレッシュおよび書き込み読み出し等の各動作を制御す
るとともに、切換部３を所要のタイミングで切り換える
制御部である。
【０００７】本発明による静止画処理方法の動作を説明
する。図２は、本発明による静止画処理方法の表示画面
イメージのフレームメモリの記憶領域を示す一例であ
る。画像Ａのデータ、例えば、ハイビジョンの画像デー
タを所定の水平画素数（ＡＡ）で、０行から１０３４行
まで記憶し、残りの１０３５行から最後の１５３５行ま
でＮＴＳＣテレビの画像データを所定の水平画素数（Ｂ
Ｂ）で記憶する。尚、水平の画素数はフレームメモリの
行方向のメモリ番地、本例では２０４８番地以内に選ぶ
必要がある。また、画素の量子化数に相応し、例えば、
量子化数が８ビットの場合、８枚のフレームメモリプレ
ーンを並列に接続するメモリ構成とする必要がある。
する。図２は、本発明による静止画処理方法の表示画面
イメージのフレームメモリの記憶領域を示す一例であ
る。画像Ａのデータ、例えば、ハイビジョンの画像デー
タを所定の水平画素数（ＡＡ）で、０行から１０３４行
まで記憶し、残りの１０３５行から最後の１５３５行ま
でＮＴＳＣテレビの画像データを所定の水平画素数（Ｂ
Ｂ）で記憶する。尚、水平の画素数はフレームメモリの
行方向のメモリ番地、本例では２０４８番地以内に選ぶ
必要がある。また、画素の量子化数に相応し、例えば、
量子化数が８ビットの場合、８枚のフレームメモリプレ
ーンを並列に接続するメモリ構成とする必要がある。
【０００８】図３は、本発明による静止画処理方法の画
像データをフレームメモリに取り込む動作のタイミング
チャートである。一般に、画像Ａのデータと画像Ｂのデ
ータは異なる同期信号に基づき、異なるタイミングで供
給される。本発明では、動作タイミングが重なった場合
の優先順位を設定することおよび、一旦、レジスタなど
に取り込んだデータを記憶するためにメモリに転送する
タイミングを独立に制御することで、画像データを確実
に記憶する。優先順位は、第一にメモリのリフレッシ
ュ、第二に画像Ａデータの取り込みおよびメモリ転送、
最後に画像Ｂデータの取り込みおよびメモリ転送を行
う。区間１、２は転送サイクルＡ、転送サイクルＢおよ
びメモリのリフレッシュサイクルは重なることがないの
で、それぞれ独立に動作させる。区間３は転送サイクル
Ａのａ３とリフレッシュサイクルのｃ３が重なるので、
優先順位の条件により、転送サイクルＡのａ３の代わり
に転送サイクルＡ’のａ３’を使用してメモリ転送をす
る。区間４は転送サイクルＡのａ４と転送サイクルＢの
ｂ３が重なるので、優先順位の条件により、転送サイク
ルＢのｂ３の代わりに転送サイクルＢ’のｂ３’を使用
してメモリ転送をする。尚、フレームメモリはＤＲＡＭ
に代えて、シリアルアクセス方式の２ポートメモリなど
の画像用メモリで構成するようにしても良い。
像データをフレームメモリに取り込む動作のタイミング
チャートである。一般に、画像Ａのデータと画像Ｂのデ
ータは異なる同期信号に基づき、異なるタイミングで供
給される。本発明では、動作タイミングが重なった場合
の優先順位を設定することおよび、一旦、レジスタなど
に取り込んだデータを記憶するためにメモリに転送する
タイミングを独立に制御することで、画像データを確実
に記憶する。優先順位は、第一にメモリのリフレッシ
ュ、第二に画像Ａデータの取り込みおよびメモリ転送、
最後に画像Ｂデータの取り込みおよびメモリ転送を行
う。区間１、２は転送サイクルＡ、転送サイクルＢおよ
びメモリのリフレッシュサイクルは重なることがないの
で、それぞれ独立に動作させる。区間３は転送サイクル
Ａのａ３とリフレッシュサイクルのｃ３が重なるので、
優先順位の条件により、転送サイクルＡのａ３の代わり
に転送サイクルＡ’のａ３’を使用してメモリ転送をす
る。区間４は転送サイクルＡのａ４と転送サイクルＢの
ｂ３が重なるので、優先順位の条件により、転送サイク
ルＢのｂ３の代わりに転送サイクルＢ’のｂ３’を使用
してメモリ転送をする。尚、フレームメモリはＤＲＡＭ
に代えて、シリアルアクセス方式の２ポートメモリなど
の画像用メモリで構成するようにしても良い。
【０００９】
【発明の効果】以上説明したように、本発明はフレーム
メモリの記憶領域を有効に利用するとともに記憶動作に
優先順位を設定することにより、１つのフレームメモリ
を使用してマルチ画面静止画を生成する静止画処理方法
を提供する。従って、従来２組のフレームメモリが必要
であったが１組のフレームメモリで構成し、コスト面で
改善を計れる。
メモリの記憶領域を有効に利用するとともに記憶動作に
優先順位を設定することにより、１つのフレームメモリ
を使用してマルチ画面静止画を生成する静止画処理方法
を提供する。従って、従来２組のフレームメモリが必要
であったが１組のフレームメモリで構成し、コスト面で
改善を計れる。
【図１】本発明による静止画処理方法の実施例ブロック
図である。
図である。
【図２】本発明による静止画処理方法の表示画面イメー
ジのフレームメモリの記憶領域を示す一例である。
ジのフレームメモリの記憶領域を示す一例である。
【図３】本発明による静止画処理方法の画像データをフ
レームメモリに取り込む動作のタイミングチャートであ
る。
レームメモリに取り込む動作のタイミングチャートであ
る。
【図４】従来のマルチ画面静止画を生成する処理方法の
実施例ブロック図である。
実施例ブロック図である。
１ 第一のＡＤ変換部 ２ 第二のＡＤ変換部 ３ 切換部 ４ フレームメモリ ５ ＤＡ変換部 ６ 制御部 ４０ 第一のＡＤ変換部 ４１ 第二のＡＤ変換部 ４２ 第一のフレームメモリ ４３ 第二のフレームメモリ ４４ 第一のＤＡ変換部 ４５ 第二のＤＡ変換部 ４６ 切換部 ４７ 制御部
Claims (3)
- 【請求項１】 第一の映像信号をデジタルデータに変換
する第一のＡＤ変換部と、第二の映像信号をデジタルデ
ータに変換する第二のＡＤ変換部と、前記第一のＡＤ変
換部および第二のＡＤ変換部の出力を切り換える切換部
と、所定のタイミングでデジタルデータを記憶するとと
もに読み出されるフレームメモリと、デジタルデータを
アナログ信号に変換するＤＡ変換部と、前記フレームメ
モリの動作を制御するとともに、切換部を所要のタイミ
ングで切り換える制御部とでなることを特徴とする静止
画処理方法。 - 【請求項２】 上記フレームメモリをＤＲＡＭで構成す
る請求項１記載の静止画処理方法。 - 【請求項３】 上記フレームメモリを画像用メモリで構
成する請求項１記載の静止画処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5138283A JPH06350918A (ja) | 1993-06-10 | 1993-06-10 | 静止画処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5138283A JPH06350918A (ja) | 1993-06-10 | 1993-06-10 | 静止画処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06350918A true JPH06350918A (ja) | 1994-12-22 |
Family
ID=15218287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5138283A Pending JPH06350918A (ja) | 1993-06-10 | 1993-06-10 | 静止画処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06350918A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6421315B1 (en) | 1989-10-30 | 2002-07-16 | Mastushita Electric Industrial Co., Ltd. | Multi-layered optical disk with shifted track and layer identification and method of detecting a track |
-
1993
- 1993-06-10 JP JP5138283A patent/JPH06350918A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6421315B1 (en) | 1989-10-30 | 2002-07-16 | Mastushita Electric Industrial Co., Ltd. | Multi-layered optical disk with shifted track and layer identification and method of detecting a track |
| US6958971B2 (en) | 1989-10-30 | 2005-10-25 | Matsushita Electric Industrial Co., Ltd. | Method of retrieving information with layer identification data from a multi-layered optical disk |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5742274A (en) | Video interface system utilizing reduced frequency video signal processing | |
| US20040183945A1 (en) | Image processor with frame-rate conversion | |
| US5253062A (en) | Image displaying apparatus for reading and writing graphic data at substantially the same time | |
| JPH07240891A (ja) | 空間光変調器を用いた表示装置のためのディジタル・メモリ | |
| JPH1155569A (ja) | 表示制御回路 | |
| JPH06350918A (ja) | 静止画処理方法 | |
| JPH04326323A (ja) | 表示制御装置 | |
| JPH1166289A (ja) | 画像信号処理回路 | |
| US6912000B1 (en) | Picture processing apparatus | |
| JPH10262220A (ja) | 半導体集積回路 | |
| JPH02137070A (ja) | 画像処理装置 | |
| JP2548018B2 (ja) | 倍速変換装置 | |
| JP2918049B2 (ja) | ピクチャ・イン・ピクチャのための記憶方法 | |
| JP2664578B2 (ja) | 映像信号の再生方法 | |
| JP3683644B2 (ja) | 映像信号変換装置 | |
| JP2994928B2 (ja) | ビデオプリンタ | |
| JPH1198469A (ja) | 画像処理装置 | |
| JP2000125284A (ja) | 監視カメラシステム | |
| JPH06311491A (ja) | 画像変換装置 | |
| JPH0370288A (ja) | スキャンコンバータ | |
| JPH066752A (ja) | 画像取込方法及び画像取込装置 | |
| JPH03216691A (ja) | 動画／静止画表示制御装置 | |
| JPH01174084A (ja) | 画像データの転送方式 | |
| JPH05328245A (ja) | ２画面表示テレビ受信機 | |
| JPH10293563A (ja) | カラー液晶表示装置およびその駆動装置 |