JPH03216691A - 動画／静止画表示制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の概要〕 パソコン表示画面への動画／静止画表示制御装置に関し
、 パソコン画面に動画と静止画の同時表示が可能な装置の
一層の機能強化を目的とし、 複数のビデオ信号のうちの１つを選択するセレクタと、
該セレクタが出力するビデオ信号の１画面分の、デジタ
ル値に変換したものを書込まれる第１のメモリと、第１
のメモリ内の動画データを、画像縮小して複数画像分ま
たは画像拡大して１画像分書込まれ、また静止画データ
を書込まれる第２のメモリと、これらのメモリの読出し
／書込みアドレスを発生し、第１のメモリから第２のメ
モリへの動画データの転送終了で転送終了割込みを発生
するアドレス発生回路と、セレクタが選択したビデオ信
号の垂直同期信号の発生タイミングで生じる垂直同期割
込み、および前記転送終了割込みを受け、セレクタに対
してビデオ信号の選択信号を出力し、アドレス発生回路
に対して転送位置および倍率の指定を行ない、第１，第
２のメモリの書込み／読取りを制御するプロセッサとを
備える構成とする． 〔産業上の利用分野〕 本発明は、パソコン表示画面への動画／静止画表示制御
装置に関する。

パソコン（パーソナルコンピュータ）の表示画面に、文
字、図形などと共に動画や静止画を表示したい要求があ
る。本発明は、このパソコン表示函面に動画と静止画を
表示制御する装置に係るものである。

〔従来の技術〕

パソコン表示画面に動画と静止画を同時に表示する制御
装置を本発明者は先に提案した．これを第ｌＯ図で説明
すると、動画を表わすビデオ信号は本例ではＮＴＳＣ方
式のカラーテレビ信号であり、画像変換部ｌ４に入って
ＲＧＢ３原色信号に変換されると共に、同期分離回路ｌ
５に入って水平／垂直同期信号Ｖｓ，Ｈｓを分離される
。ＲＧＢ　３原色信号はＡ／Ｄ変換器ｌ６でデジタル値
に変換され、次いでメモリ１ｌのシリアルメモリ部（シ
フトレジスタ部）ｌｌａに逐次入力され、ｌライン分の
データが入力される毎にＲＡＭ　（ランダムアクセスメ
モリ）部へ一斉に書込まれる。また回路ｌ５で分離され
た水平／垂直同期信号Ｈ　ｓ　／　ＶＳはアドレス発生
回路ｌ３に入ってＲＡＭ部１ｌｂの書込みアドレスＷＡ
を発生させる。Ａ／Ｄ変換器ｌ６のサンプリングクロッ
クはシリアルメモリ部１１ａのシフトクロックにもなり
、シリアルメモリ部の段数（画素数）はｌラインの画素
数に等しい。またＲＡＭ部１ｌｂは１ラインの画素数×
１画面のライン数以上とする． プロセッサ１９は同期分離回路１５から垂直同期信号Ｖ
ｓの分離タイミングで割込みを受け、この割込みを受け
るとＲＡＭ部１ｌｂを読出して、その続出しデータをメ
モリｌ２のＲＡＭ部１２ａへ書込む。このときのＲＡＭ
部１ｌｂの続出しアドレスＲＡおよびＲＡＭ部１２ａの
書込みアドレスは、アドレス発生回路ｌ３が発生する．
このＲＡＭ＄１　ｌ　ｂから１２３へのデータ転送は第
１１図に示すように、ビデオ信号の垂直同期信号Ｖｓの
周期より短い時間で完了させるが、アドレス発生をビデ
オ信号またはパソコンの垂直／水平同期信号と同期させ
る必要はない。アドレス発生回路１３はｌ画面分のアド
レスを発生したらプロセッサ１９に転送終了割込を上げ
る。プロセッサ１９はこれを受けると次の動作、例えば
静止画書込みに移る． 静止画の画像データはハードディスク２３に格納されて
おり、またカラースキャナ２４がカラー画像をスキャン
して発生する。プロセッサ１９は要求された方の画像（
２３または２４）を選択してそれを、上記割込みを受け
るとき、双方向バッファ２２を通してメモリ１２のＲＡ
Ｍ部１２ａへ送り、こ＼へ書込む。アドレス発生回路ｌ
３は、プロセッサ１９から静止画書込みアドレス指示Ｓ
Ａを受けて、この書込みアドレスＷＡも発生する。

この書込みアドレスはディスク２３またはスキャナ２４
の画素クロックを計数して得られる。プロセッサ１９は
ビデオ信号の垂直同期信号Ｖｓの発生タイミングで同期
分離回路ｌ５から割込みを受けるとこの静止画書込みを
中止し、上記ＲＡＭ部１ｌｂを読出してその読出しデー
タのＲＡＭ部１２ａへの書込みを行なう。この書込みは
垂直同期信号の周期より短い時間で終了するから、残り
時間を利用して再び静止画データのＲＡＭ部１２ａへの
書込みを行なう。

第１１図の（１）Ｖｓは上記垂直同期信号を表わしてお
り、（２）　ｗ　Ｉはビデオ信号、そのメモリ１１への
書込みを表わしていて、＃ｌ，＃２，・・・・・・は動
画の＃ｌ画面、＃２画面、・・・・・・を示している。

（３）Ｗｔはメモリ１１．１２間のデータ転送、詳しく
はＲＡＭ部１ｌｂの読出し、その読出しデータのＲＡＭ
部１２ａへの書込みを示している．これは図示のように
ビデオ信号より１画面遅れており、かつ高速に実行され
て、次の垂直同期信号が来る前に完了する（そのように
設計する）．静止画書込みはその残り時間を利用して行
なわれ、ｌ画面分の静止画データが該残り時間内に書込
み完了とならなければ、次の周期の残り時間を利用して
行なわれる。本例では１静止画データはＮａｌ〜阻３の
３つに分割して書込み完了、としている。（４）　ｗ　
ｘはこの静止画書込みを表わし、（３）　Ｗ　＊の矢印
は転送終了割込みＴＥＩを示している。

ＲＡＭ部１２ａへ書込または動西と静止画は、パソコン
映像信号の水平同期信号に同期して読出され、シリアル
メモリ１２ｂを経てＤ／Ａ変換器ｌ７に至り、こ一でア
ナログに変換され、重畳回路ｌ８でパソコン映像信号と
重畳され、ＣＲＴディスプレイへ送られてこ＼に表示さ
れる。第１２図はこの表示例を示し、パソコン画面中に
動西と静止画が、ウインドウを別にして表示される。こ
のＲＡＭ１２ａの読出しアドレスＲＡもアドレス発生回
路ｌ３が発生するが、これは第１２図の例ならこのよう
な画面になるように、即ち動画はウインドウＷＤＷ．内
に静止画はウインドウＷＤＷ，内に収まるように、パソ
コン映像信号の水平／垂直同期信号を用いてアドレスを
発生する．重畳回路１８は具体的にはアナログ加算回路
またはセレクタであり、パソコン映像信号とＤ／Ａ変換
器１７の出力を加算または選択して複合画面の映像信号
にする。

半導体メモリは多数のワード線とビット線を有し、ワー
ド線を選択すると当該ワード線に属する全メモリセルの
記憶データが各々のビット線へ読出され、またこれらの
ビット線電位を書込みデータに従って決定すると該全メ
モリセルが該書込みデータにより更新される（書込みが
なされる）ことになる。上記全メモリセルの数に等しい
段数（ビット数）のシフトレジスタを用意し、該シフト
レジスタの各段（各ビット）を上記各々のビツト線へ接
続可能にしておくと、シフトレジスタへデータをシリア
ルインし、全段にデータが入った所で各段をビット線へ
接続し、ワード線選択して書込みを行なうと、当該ワー
ド線に属する全メモリセルへの一斉書込みを行なうこと
ができる．またワード線を選択して当該ワード線に属す
る全メモリセルを各々のビット線へ読出し、各ビット線
をシフトレジスタの各段へ接続してそのデータを取込み
、シリアルアウトすると、該全メモリセルの一斉、逐次
続出しができる．メモリ１１．１２はこのタイプのメモ
リである． メモリ１１のＲＡＭ部１ｌｂのワード線数は動画ｌ画面
のライン（水平走査線）数と同じとし、１ワード線に属
するメモリセル数、ビット線数、およびシフトレジスタ
ｌｌａの段数は動画ｌラインの画素数と同じとする、の
が一例である．またメモリｌ２のＲＡＭ部１２ａのワー
ド線数はパソコン画面のライン数と同じとし、１ワード
線に属するメモリセル敞、ビット線数、シフトレジスタ
１２ｂの段数はパソコン画面の１ラインの画素数と同じ
とする、のが一例である。

画像信号はＲＧＢａ色信号であるから、メモリ１１．１
２などはこの３色信号に対応できるようにしておく。ま
た、アドレス発生回路ｌ３のＲＡＭ部１ｌｂ用のワード
アドレスカウンタに水平同期信号Ｈｓを計数させ、垂直
同期信号Ｖｓでこれをリセットすると、ＲＡＭ部１ｌｂ
のワードアドレス（書込みアドレス）を発生させること
ができ、ＲＡＭ部１２ａ用のワードアドレスカウンタに
パソコン映像信号の水平同期信号を計数させ、同垂直同
期信号でリセットすると、ＲＡＭ部１２ａの読出しアド
レスを発生することができる。メモリ１１．１２間の画
像データ転送には各ＲＡＭ部に対するコラムアドレスカ
ウンタも用い、これらに高速クロックを計数させてコラ
ムアドレスを発生させ、そのキャリーをワードアドレス
カウンタに計数させてワードアドレスを発生させる。静
止画データをＲＡＭ部１２ａへ書込むときは、該ＲＡＭ
部１２ａのコラムアドレスカウンタに静止画の画素クロ
ックを計数させ、該カウンタのキャリーをワードアドレ
スカウンタに計数させ、これらによりコラム／ワードア
ドレスを発生させる。

〔発明が解決しようとする課題〕

この既提案の動画、静止画表示装置は、従来方式ならパ
ソコン画面に動画または静止画のいずれかだけの表示で
あったものを、動画と静止画の両方を同時に表示可能に
するものであるが、まだ次のような、用途によっては不
満足な点がある。

ｌ）表示可能な動画の数は１つに限られる。複数の動画
を表示するには複数の装置が必要になり、ビル監視シス
テムのような複数箇所の監視が必要なシステムでは設置
面積の増大、導入コストの増大を招く。

２）動画の上下左右の反転表示ができない．動画の回転
はテレビカメラの回転で可能であるが、これではテレビ
カメラの駆動機構が複雑、高コストになるから、画像信
号処理で行なえるのが好ましい。

本発明はか＼る点を改善し、パソコン画面に動画と静止
画の同時表示が可能な装置の一層の機能強化を目的とす
るものである。

〔課題を解決するための手段〕

第１図に示すように本発明では複数のビデオ信号Ａ，Ｂ
，Ｃ，Ｄの中の１つを選択するセレクタ３１と、セレク
タ３１で選択したビデオ信号をＮＴＳＣ−ｈＲＧＢ変換
し、Ａ／Ｄ変換したものを書込むメモリ１１Ａと、該メ
モリを読出し縮小処理したものを複数画面分、または拡
大処理したものを１画面分書込むメモリ１２Ａを設ける
．メモリｌ２Ａへは静止画も書込む． 全図を通してそうであるが、他の図と同じ部分には同じ
符号が付してある。セレクタ３１はプロセッサ１９から
のビデオ信号選択信号によりビデオ信号の選択を行なう
．メモリ１１Ａ，１２Ａはともに、書込み／読出しが独
立に可能な２ボートメモリである．アドレス発生回路１
３Ａはメモリ１１Ａ，１２Ａの書込み／続出しアドレス
を発生し、またメモリ１１Ａからメモリ１２Ａへ動画を
転送終了後に割込みを発生する。

また第２図に示すように本発明では、ＮＴＳＣ−ＲＧＢ
変換し、Ａ／Ｄ変化したビデオ信号を書込むメモリｌＩ
Ｂと、動画と静止画を書込むメモリ１２Ｂと、これらの
メモリの書込み／続出しアドレスを発生する回路１３Ｂ
を設けると共に、このアドレス発生回路に、メモリ１２
Ｂへ画像を書込むアドレスの増減を自由に設定できる機
能を持たせる。

（作用〕 第１図ではディスプレイ画面に複数の動画を縮少して表
示し、または１つの動画を拡大して表示することが可能
である。

先ず複数動画同時表示を説明すると、プロセッサ１９が
ビデオ信号Ａを選択する信号を出力するとセレクタ３１
はそれを実行し、ビデオ信号Ａを画像変換部ｌ４と同期
分離回路ｌ５へ入力する．同期分離回路ｌ５はビデオ信
号Ａの垂直同期信号の発生タイミングでプロセッサ１９
に割込みを上げ、これを受けてプロセッサ１９はビデオ
信号Ａの入力開始を認識し、メモリ１１Ａの書込み制御
、およびアドレス発生回路１３Ａへの、メモリｌＩＡの
画像データのメモリ１２Ａへの転送位置および転送倍率
通知などを行なう。

アドレス発生回路１３Ａはメモリ１１Ａへビデオ信号Ａ
の変換出力の書込みアドレスを供給して、ビデオ信号Ａ
を取込ませ、次いで読出しアドレスを供給してこれを読
出し、メモリ１２Ａへ書込みアドレスを供給して、読出
したビデオ信号Ａをメモリ１２Ａへ書込む（転送する）
。ｌ画面の転送が終了するとアドレス発生回路１３Ａは
プロセッサ１９に転送終了の割込みを発生し、これを受
けてプロセッサ１９はビデオ信号八のメモリ１２Ａへの
転送終了を認識し、次のビデオ信号の選択が予定されて
いるならセレクタ３１にその選択信号を送る。

以上の処理を１画面毎に繰り返して、複数画面の表示が
可能になる． メモリｌＩＡからメモリ１２Ａへ画像転送するとき、水
平／垂直方向に１画素とばしでメモリｌＩＡを読出すと
、メモリ１２Ａの画像はメモリｌＩＡのそれの水平／垂
直方向で１／２になり、ｎ−ｉｉｉ！素とばしてこれを
行なうなら１　／　ｎになる．つまり画像の縮小が行な
われる．これとは逆にメモリ１１Ａの各画素を２度読み
するとメモリｌ２Ａの画像はメモリ１１Ａのそれの２倍
になり、ｎ度読みするならｎ倍になる． メモリ１１Ａへはビデオ信号（動画）の１画面を取込み
、ビデオ信号Ａ−Ｄは各テレビカメラまたは各ＶＴＲな
どの出力で互いに非同期であるから、セレクタ３１によ
るビデオ信号の切換えは第３図の如くする．即ち垂直同
期信号が２つ入ったところで１画面分終了とし、次のビ
デオ信号の取込みは、該終了後の、当該ビデオ信号の垂
直同期信号が到来してからとする。第３図はビデオ信号
Ａ選択、同Ｂ選択、同Ｃ選択の場合を例にしており、ビ
デオ信号Ａの１度目の同期信号割込み八〇でＡ画像取込
み開始、２度目の同期信号割込みＡ■で転送終了を認識
、ビデオ信号Ｂに切換え指示、その後の同期信号割込み
Ｂ■でＢ画像取込み開始、・・・・・・（以下これに準
ずる）とする。

第４図はＣＲＴディスプレイにビデオ信号Ａ〜Ｄの４画
面を同時表示した例を示す。ステップ（１）ではビデオ
信号Ａを選択し、メモリ１１Ａへ書込み、縮小してメモ
リ１２Ａへ転送する。同様にステップ（２）（３）（４
）ではビデオ信号Ｂ，Ｃ，Ｄを選択し、メモリ１１Ａへ
書込み、メモリ１２Ａのそれぞれ異なる領域へ転送する
。ステップ（５）（６）・・・・・・はステップ（１）
（２）・・・・・・の繰り返しである。メモリ１２Ａの
画像はＣＲＴディスプレイの画像と同じである（パソコ
ン映像信号の重畳をこ一では除く）ディスプレイに表示
される画像Ａ，Ｂ，・・・・・・は、ビデオ信号Ａ，　
Ｂ，・・・・・・の３画面おきのちのであり、動きに粗
さは生じ得る。

第５図は、動画拡大表示の例を示す。今、第４図と同様
に４動画縮小表示しており、ステップ（１）に示すよう
にビデオ信号Ａを選択した状態で画像Ｃの拡大要求が入
ると、画像Ａのメモリ１１Ａへの書込み、メモリ１２Ａ
へ縮小転送が終了して割込みが入ったとき、ステップ（
２）に示すようにプロセッサはセレクタにビデオ信号Ｃ
を選択させ、メモリ１１Ａへ書込ませ、これを指定した
倍率で拡大読出し（各画素ｎ回読み）してメモリ１２Ａ
へ指定位置へ書込ませる。新たな要求を入力しなければ
、ステップ（３）　（４）でも同じである．こうして選
択した画像だけが、指定位置本例では画面中央に２×２
倍に拡大表示され、かつ選択ビデオ信号の各画面が間引
きなしで表示される。

？ｊＩ敞動画表示要求に切換えると、ステップ（５）（
６）・・・・・・の如《なり、拡大表示していた画像Ｃ
の次の両像Ｄから逐次取込み、縮小４動画同時表示に次
第に移行して行く。

第２図では、ディスプレイに表示される動画の上下左右
の反転表示が可能である。次にこれを説明する。

動画の左右反転の例を第６図に示す。本例ではビデオ信
号Ｂの動画を左右反転している．この左右反転時の処理
を、第７図も参照して説明する．第２図のメモＩ７　１
　１　Ｂのシリアルメモリ部に、ビデオ信号Ｂの１ライ
ン分（詳しくはＮＴＳＣ−ＲＧＢ変換及びＡ／Ｄ変換し
たもの）を画素クロックに同期して書込み、水平同期信
号に同期して同ＲＡＭ部に転送する。この動作を１画面
分繰り返すことでＲＡＭ部にビデオ信号Ｂの１画面分の
画像データが蓄積する． 同期分離回路１５では垂直同期信号Ｖｓに合わせて割込
みを発生し、これを受けてプロセッサ１９はメモリ１１
ＢのＲＡＭ部からメモリ１２ＢのＲＡＭ部へ画像データ
を転送させる。このデータ転送は垂直同期信号の周期以
内の時間で終り（そのように設計する）、アドレス発生
回路１３Ｂは転送終了割込みを上げる。このデータ転送
のクロックはビデオ信号／パソコン映像信号の水平／垂
直同期信号と同期させる必要はない。

このデータ転送時のアドレスは次のように制御する。例
えば１ラインが３０画素で構成されるなら、メモリ１１
ＢのＲＡＭ部の読出しアドレスは１，２．３，・・・・
・・３０と、順次ｌずつ増加させるが、メモリ１２Ｂの
ＲＡＭ部の書込みアドレスは３０，２９，２８，・・・
・・・ｌと、最初が最大値で、以下順次ｌずつ減少させ
て行《．この処理を全ラインにつき行なうと第６図に示
したように、メモリ１１Ｂでは左右が正常の画像Ｂであ
るのにメモリ１２Ｂでは左右を反転させた画像Ｂになる
．この処理にはアドレス発生回路１３Ｂに、メモリｌｌ
Ｂの読出しアドレス発生用にアップカウンタ１３ａをま
たメモリ１２Ｂの書込みアドレス発生用にアップダウン
カウンタ１３ｂを置き、これらのカウンタに同じクロッ
クを与えて、カウンタ１３ａはアップカウント、カウン
タ１３ｂはダウンカウント（計数前に最大値をロード）
させればよい．カウンタ１３ｂもアップカウントさせる
と非反転、単なる画像データ転送、になる。

またアドレス発生回路１３Ｂに水平方向アドレス（ライ
ン内アドレス）発生用のカウンタと垂直方向アドレス（
ラインアドレス）発生用のカウンタを、メモリ１１Ｂ．
１２Ｂに対して設けて、メモリ１１Ｂ，１２Ｂでライン
内アドレスは共に１，２．３，・・・・・・３０とイン
クリメント、ラインアドレスはメモリ１１Ｂでは１．　
　２，　　３，・・・・・・３０とインクリメント、メ
モリ１２Ｂでは３０．２９．３０，・・・・・・ｌとデ
クリメントとすると、画像は上下反転表示となる。

〔実施例〕

第１図の実施例を第８図に、また第２図の実施例を第９
図に示す。

第８図でメモリ１１ＡのＲＡＭ部のライン数は４８０、
ライン内画素数は６４０である．このライン数、ライン
内画素数はワード線数、ビット線数に対応し、ｌ画素が
複数ビットで表わされるなら、か一るワード線数、ビッ
ト線数のセルアレイが複数個設けられる。メモリ１２Ａ
のＲＡＭ部のライン数は７６８、ライン内画素数はｌ０
２４であり、ワード線／ビット線との対応はメモリ１１
Ａと同じである。メモリ１１Ａ，１２Ａのシリアルメモ
リ部は具体的にはシフトレジスタであり、その段数はビ
ット線数に等しい。

Ｄ／Ａ変換器ｌ７の出力は重畳回路ｌ８に入り、こ一で
パソコン映像信号と重畳され、その結果がＣＲＴディス
プレイに表示される。パソコン映像信号は複数／拡大動
画の背景になる． 第９図でもメモリ１１Ｂの容量は４８０ラインＸ６８０
画素、メモリ１２Ｂの容量は７６８ラインＸ　１０２４
画素である．本例でもＤ／Ａ変換器１７の出力を重畳回
路ｌ８でパソコン映像信号と重畳し、結果をＣＲＴディ
スプレイに表示する。パソコン画像は、左右回転表示さ
れる動画の背景になる。

メモリ１２Ａ，１２Ｂへ静止画データを書込む要領は第
ｌθ図、第１１図で説明したそれと同じである． 〔発明の効果〕 以上説明したように本発明では複数の動画を１つのディ
スプレイに同時表示可能になり、また該複数の動画の中
の選択した１つを拡大表示することができ、複数の監視
対象を持つ監視システムに適用して、端末設置面積の減
少、コスト低減などを図ることができる。

また動画と静止画をパソコン画面に表示可能な装置にお
いて、動画の左右上下反転が可能になり、監視システム
に用いて監視容易、テレビカメラの駆動機構の簡素化な
どを図ることができる．

【図面の簡単な説明】

第１図および第２図は本発明の原理図、第３図は第１図
の動作説明用タイムチャート、第４図は複数画像表示の
説明図、 第５図は画像拡大表示の説明図、 第６図は画像回転表示の説明図、 第７図は第２図の動作説明図、 第８図は第１図の実施例を示すブロック図、第９図は第
２図の実施例を示すブロック図、第ｌＯ図は既提案装置
のブロック図、 第１１図は第ｌＯ図の動作説明図、 第１２図は動画、静止画同時表示状態を示す説明図であ
る。 第１図、第２図で１１Ａ．１１Ｂは第１のメモリ、１２
Ａ，１２Ｂは第２のメモリ、１３Ａ，１３Ｂはアドレス
発生回路、１９はプロセッサ、３１はセレクタである。

Claims (1)

1. 【特許請求の範囲】 １、入力する複数のビデオ信号（Ａ、Ｂ、・・・）のう
   ちの１つを選択するセレクタ（３１）と、該セレクタが
   出力するビデオ信号の１画面分の信号を、デジタル値に
   変換したものを書込まれる第１のメモリ（１１Ａ）と、 第１のメモリ内の動画データを、画像縮小して複数画像
   分または画像拡大して１画像分書込まれ、また静止画デ
   ータを書込まれる第２のメモリ（１２Ａ）と、 これらのメモリの読出し／書込みアドレスを発生し、第
   １のメモリから第２のメモリへの動画データの転送終了
   で転送終了割込みを発生するアドレス発生回路（１３Ａ
   ）と、 セレクタが選択したビデオ信号の垂直同期信号の発生タ
   イミングで生じる垂直同期割込み、および前記転送終了
   割込みを受け、セレクタに対してビデオ信号の選択信号
   を出力し、アドレス発生回路に対して転送位置および倍
   率の指定を行ない、第１、第２のメモリの書込み／読取
   りを制御するプロセッサ（１９）とを備えることを特徴
   とする動画／静止画表示制御装置。 ２、プロセッサは転送終了割込みがあった後、セレクタ
   にビデオ信号の選択信号を出力し、その後の垂直同期割
   込みで第１のメモリへの動画データ書込みを開始させる
   ことを特徴とする請求項１記載の動画／静止画表示制御
   装置。 ３、ビデオ信号の１画面分の、デジタル値に変換したも
   のを書込まれる第１のメモリ（１１Ｂ）と、第１のメモ
   リ内の動画を左右上下反転して書込まれ、また静止画デ
   ータを書込まれる第２のメモリ（１２Ｂ）と、 第１のメモリに対する第１のアドレスカウンタと、該カ
   ウンタとは増減を逆に設定できる、第２のメモリに対す
   る第２のアドレスカウンタを備え、第１のメモリから第
   ２のメモリへの動画データの転送終了で転送終了割込み
   を発生するアドレス発主回路（１３Ｂ）と、ビデオ信号
   の垂直同期信号の発生タイミングで生じる垂直同期割込
   み、および前記転送終了割込みを受け、第１、第２のメ
   モリの書込み／読取の制御、および第１のアドレスカウ
   ンタに対する第２のアドレスカウンタのアップカウント
   ／ダウンカウントの制御を行なうプロセッサ（１９）と
   を備えることを特徴とする動画／静止画表示制御装置。