JPH0695654A - 動画像転送制御装置 - Google Patents

動画像転送制御装置

Info

Publication number
JPH0695654A
JPH0695654A JP4243052A JP24305292A JPH0695654A JP H0695654 A JPH0695654 A JP H0695654A JP 4243052 A JP4243052 A JP 4243052A JP 24305292 A JP24305292 A JP 24305292A JP H0695654 A JPH0695654 A JP H0695654A
Authority
JP
Japan
Prior art keywords
data
address
moving image
transfer control
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4243052A
Other languages
English (en)
Inventor
Takanari Kadowaki
隆成 門脇
Shoichi Goto
昌一 後藤
Hirotoshi Uehara
宏敏 上原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4243052A priority Critical patent/JPH0695654A/ja
Publication of JPH0695654A publication Critical patent/JPH0695654A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】 【目的】 実時間での各種映像効果を行え,かつ大規模
になりがちな回路規模の縮小とデータ転送制御部の負荷
を軽減した動画像転送制御装置を提供する. 【構成】 入力アナログ映像信号がデジタル動画データ
生成部101に入力されデジタルデータと基準クロック
を得る。この基準クロックに従って前記デジタルデータ
をデータラッチ部102において一時保持する。データ
ラッチ部102で保持された前記デジタルデータを,ア
ドレステーブル105に従ってアドレス切り替え制御部
108でアドレス制御を行ない,動画バッファ部103
に格納する。データ転送制御部104は基準クロックに
従って映像効果に応じたアドレス変換データを生成し,
アドレステーブル部105に書き込む。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、マルチメディア技術を
導入したプレゼンテーションシステムなどの実現におい
て、コンピュータ上で動画像を扱う動画像転送制御装置
に関するものである。
【0002】
【従来の技術】近年、映像のデジタル化技術の発達に伴
い、コンピュータで実用的に画像を扱うことが可能にな
ってきている。このため専用機でない汎用のコンピュー
タ上での動画像や静止画像(自然画、コンピュータ画像
含む)、音声などを自在に扱うマルチメディア技術の開
発が活発化してきた。特に、視覚的に理解し易い動画像
を多用したプレゼンテーションシステムやコンピュータ
支援教育システム(CAI)などの用途開発が進められ
ている。
【0003】こうした動画像を主に扱うシステムの場
合、用途の拡大に伴って単にコンピュータ画面上に動画
像を表示するだけでなく、縮小した動画像を複数表示す
る機能を有するものも開発されている。今後はさらに、
動画像サイズの変更だけでなく例えば動画像の左右反転
表示やミラー効果、回転、変形など視聴者に対しより視
覚的に印象づけるためにテレビ放送や映画で活用される
各種映像効果のサポートのニーズが高まってくると考え
られる。
【0004】以下に図5を用いてミラー効果を説明す
る。ミラー効果とは映像の一部分に鏡(ミラー)をおい
た場合の画像を生成するものである。例えば入力画像a
における前記ミラー効果は出力画像b2もしくは出力画
像b3に示される。画面の垂直方向のある位置pまでは
入力画像aを出力しているが、位置pから右の画像は位
置pまでの入力画像aの左右反転の画像が出力されてい
るという効果である。任意の1水平ラインの画素に左か
ら順序をつけると入力データcのようになるが、この1
水平ラインの順列を出力データd2もしくは出力データ
d3のように変更し、この変更を全ての水平ラインに施
すと出力画像b2および出力画像b3の画像が得られ
る。
【0005】前述の各種映像効果のうち縮小処理は動画
データ生成部内のサンプリングクロックをプログラマブ
ルに変更し、入力されるアナログ信号の同一時間内のサ
ンプリング回数を変更することで実現される。その他の
映像効果は、図7に示す動画メモリ装置(特願平3−1
62872号)で実現可能である。
【0006】以下図7に従って説明する。図7は動画メ
モリ装置が適用されたワークステーションの構成を示す
ブロック図である。図7に示すようにその構成要素とし
て701は入力される映像信号をアナログ/デジタル変
換(以下A/D変換と略記)し、デジタルデータを生成
するデジタル動画データ生成部、702は入力画像1画
面分のデジタルデータを記憶する動画データ記憶部、7
03はデジタル動画データ生成部701の生成するデジ
タルデータを動画データ記憶部702に書き込む入力制
御部、704は出力される画像を一時保持する動画用バ
スバッファ部、705は動画用バスバッファ部704の
デジタルデータを読み出し、以下に示す動画用バスイン
タフェイス710に出力する出力制御部、706は各種
制御部を制御するデータ転送制御部、707は動画デー
タ記憶部702に記憶されているデータをデータ転送制
御部706が指し示す任意の位置から読み出し、動画用
バスバッファ部704のデータ転送制御部706が指し
示す任意の位置に書き込む転送制御部である。
【0007】また、708は動画像を実時間で転送でき
る動画用バス、709は動画用バス708の所有権を調
停する動画用バス調停部、710は動画バス調停部70
9によりバスアービトレーションを行いながら動画用バ
ス708に動画像データを出力する動画用バスインタフ
ェイス、711は以下に示すシステムバス713上に接
続される各種周辺装置を制御する主制御部、712は主
制御部711の制御プログラムや画像データなどを保持
する主記憶部、713は主制御部711の制御信号やデ
ータ信号を各周辺装置に伝えるシステムバスである。
【0008】以上のように構成された動画像転送制御装
置について、以下にその構成要素のお互いの関連動作を
図8、9を用いて説明する。まず入力されたアナログ映
像信号はデジタル動画データ生成部701でA/D変換
される。このデジタル信号は動画データ記憶部702に
入力される。動画データ記憶部702の構成を図8に示
すと入力されたデータは入力用シリアルアクセスメモリ
(以下SAMと略記)801に1水平ライン分蓄えられ
る。蓄えられたデジタルデータは入力制御部703によ
って画像メモリ802の該当するラインに転送される。
画像メモリ802に入力されるデータにはA/D変換以
外施されていない。
【0009】画像メモリ802に蓄えられたデジタルデ
ータはデータ転送制御部706が転送制御部707を制
御し画像メモリ802のローアドレス、カラムアドレス
を生成しデータを読み出し、ついで図9に示す出力画像
用の画像メモリ901のローアドレス、カラムアドレス
を生成してデータを書き込むという一連の制御を行いな
がら転送される。この時、転送するデータのアドレスを
変更し、動画用バスバッファ部704に転送すれば前述
の各種映像効果処理を施すことができる。
【0010】出力制御部705により出力用SAM90
2に蓄えられたデジタルデータは動画用バスインタフェ
イス710から動画バス調停部709によりバスアービ
トレーションを行いながら動画用バス708に出力さ
れ、動画バス708に接続されるフレームバッファ装置
714に転送され、CRTに表示される 前記のような動画像転送制御装置のような構成をとれ
ば、各種映像効果を比較的簡単に実現でき、また現在実
装されていない機能でも後からデータ転送制御部706
上のソフトウエアの変更のみで実装することができると
いう柔軟性を備え、かつ拡張性に優れるといった特徴を
持っている。
【0011】
【発明が解決しようとする課題】しかしながら上記のよ
うなシステムでは、動画データ記憶部と動画用バスバッ
ファ部という2メモリ回路、それらメモリを制御する回
路としての入力制御部、出力制御部という回路、転送制
御部を実現するための回路といった大規模回路に成らざ
るを得ない。また、データ転送制御部はリアルタイムに
映像効果処理を行うためにはローアドレス、カラムアド
レスの生成に高速演算性能が要求される。このため信頼
性、一般性という点で課題を有していた。
【0012】本発明は上記課題に留意し、実時間での各
種映像効果を行え、かつ回路規模の縮小とデータ転送制
御部の負荷を軽減した動画像転送制御装置を提供するこ
とを目的とする。
【0013】
【課題を解決するための手段】上記目的を達成するため
に本発明の動画像転送制御装置は、映像信号をデジタル
信号として動画バッファ部に記憶する装置において、入
力されるアナログ映像信号からデジタルデータを生成す
るデジタル動画データ生成部と、前記デジタルデータを
一時保持するデータラッチ部と、前記データラッチ部で
保持されたデータを格納する動画バッファ部と、前記ア
ナログ映像信号の垂直同期信号もしくは水平同期信号に
同期して動作するデータ転送制御部と、前記データラッ
チ部で一時保持されたデータを前記動画バッファ部のど
のアドレスに書き込むかを制御する前記データ転送制御
部によって変更可能なアドレステーブルと、前記アドレ
ステーブルの読み出しを制御するアドレスカウンタ部を
備えたことを特徴としている。
【0014】
【作用】上記構成の本発明の動画像転送制御装置は、入
力されたアナログ映像信号をA/D変換して得たデジタ
ルデータを、各種映像効果の目的に応じて事前に変更さ
れたアドレステーブルに従って動画バッファ部に格納す
るので、入力信号を制御する部分が省略できるため回路
の物理的規模が大幅に縮小される。また従来例では実時
間でカラムアドレス計算処理を行っていたが、実際のデ
ータ転送中にはデータ転送制御部が行う処理は大幅に軽
減される。この処理の合間を新たに活用すれば1つのデ
ータ転送制御部により複数の映像信号を処理することも
可能となる。
【0015】
【実施例】以下、本発明の一実施例を図1、図2、図
3、図4、図5および図6を用いて説明する。図1は本
発明の基本構成を示すブロック図である。本発明の一実
施例の基本動作は、入力されたアナログ信号をデジタル
信号に変換しデジタル画像を生成し、そのデジタル画像
の1水平ラインの画素順列を予め用意された変換テーブ
ルに従って並び変えるというものである。
【0016】構成要素として101はアナログ映像信号
より基準クロックを発生し、そのアナログ映像信号から
A/D変換によりデジタル信号を生成するデジタル動画
データ生成部、102はデジタル動画データ生成部10
1からの基準クロックを用いてデジタルデータを一時保
持するデータラッチ部、103はデータラッチ部102
で一時保持されたデータを格納すると共に、所定の連続
領域からの画像データを逐次読み出すことができる出力
ポートを有する動画バッファ部、104は入力映像信号
の水平同期信号(以下Hと略記)もしくは垂直同期信号
(以下Vと略記)に同期して以下の各制御部を制御する
データ転送制御部、105はデータ転送制御部104の
設定により動画バッファ部103への書き込みデータの
カラムアドレスを生成するアドレステーブルである。
【0017】また、106はアドレステーブル105の
読み出しをHに同期して制御するアドレスカウンタ、1
07は動画バッファ部103の画像データの出力を制御
する出力制御部、108は入力映像信号に同期してアド
レステーブル105で生成されるカラムアドレスと、デ
ータ転送制御部104が生成するローアドレスの切り替
えを制御し、またデータラッチ部102のラッチタイミ
ングを制御するアドレス切り換え制御部、109は外部
データバスとデータ交換を行うバスインタフェイスであ
る。
【0018】いま、入力されるアナログ映像信号を任意
サイズに縮小する場合の例を説明する。図3におけるシ
ステム全体の動作制御を行う主制御部301は本発明の
一実施例である動画像転送制御装置302を制御する。
主制御部301は動画像転送制御装置302上のデータ
転送制御部104に縮小率を与え、画像縮小処理の開始
を指示する。図6に示す入力画像Aを出力画像Bに変換
する場合の例では縮小率は2/3である。データ転送制
御部104はこのデータに従って間引き情報(カラムア
ドレスデータ)を生成し、アドレステーブル105に保
存する。この場合のカラムアドレスデータ例を変換デー
タ列Eに示す。
【0019】データ転送制御部104はデジタル動画デ
ータ生成部101より起動されるブランキング信号割り
込み発生まで別の処理を行う事が可能である。図4に示
す実際の動作のタイミングチャートでは期間aで示す。
【0020】ブランキング信号割り込みが発生(タイミ
ングb)すると、データ転送制御部104はローアドレ
スを一端リセットした後、動画バッファ部103への書
き込み用ローアドレスを生成する(タイミングc、
e)。ついで、タイミングdに示すようにアドレステー
ブル105および動画バッファ部103のカラムアドレ
スを生成するアドレスカウンタ106を初期化する。
【0021】ブランキング信号がアクティブになった時
点(タイミングf)でデジタル動画データ生成部101
が生成するデジタルデータをデータラッチ部102で一
時保持し、アドレステーブル105が生成するカラムア
ドレスに従って、動画バッファ部103に書き込まれ
る。この期間g〜hや期間y〜zなどの間は転送制御部
は別の処理を行う事が可能である。
【0022】図6の入力データCに示すように1水平ラ
イン分の画素列に1から順に番号を付けると、データラ
ッチ部102に保持された1画素目のデータはアドレス
テーブル105上の変換データ列(カラムアドレスデー
タ)Eに従って、動画バッファ部103の指定されたロ
ーアドレスの1カラム目に転送される。同様に2画素目
のデータは2カラム目に転送されるが、3画素目のデー
タはデータバスに出力されないカラム(ここでは999
カラム)に転送される。つまりこの3画素目のデータは
表示されない。4画素目のデータは3カラム目、5画素
目のデータは4カラム目に転送される。以下同様に1水
平ライン分繰り返される。
【0023】この一連の転送中のアドレステーブル10
5および動画バッファ部103のカラムアドレスはデジ
タル動画データ生成部101のデータ変換クロックに同
期して増加するアドレスカウンタ106によって生成さ
れる。1水平ライン分転送が終了すれば、再びデータ転
送制御部104が動画バッファ部103用ローアドレス
を出力する。上下方向の縮小はこのローアドレス変化量
を調整する事で簡単に実施できる。
【0024】次に、左右反転効果、およびミラー効果の
場合の例を以下に図5を用いて説明する。前記任意サイ
ズに縮小する場合の例と同様に、入力画像aの1水平ラ
インのデジタルデータcをアドレステーブル105上の
カラムアドレスデータに従って動画バッファ部103に
転送すればよい。この際、左右反転効果用カラムアドレ
スデータe1をアドレステーブル105にセットすれば
1水平ラインのデータ順列d1の出力画像b1が得られ
る。アドレステーブル105上にミラー効果用カラムア
ドレスデータe2をセットすれば1水平ラインのデータ
順列d2の出力画像b2が得られる。
【0025】また、データラッチ部102のラッチタイ
ミングクロックを変更する、つまりデジタル動画データ
生成部101から出力されるデジタルデータをすべて保
持するのではなく、ある間隔でのみ保持するようにアド
レス切り換え制御部108を設定すれば、現時点でのデ
ータが保持されている間に新たに入力されるデータは失
われることになるが、1つのデータを複数のカラムに出
力できるためデータ順列である出力データd3の出力画
像b3や、出力画像b4、b5、b6を得る事ができ
る。出力画像b3を得るためのラッチクロックを図4の
P、データのラッチ状態を図4のQに示す。
【0026】なお、本実施例では動画バッファ部103
を構成する画像メモリ201にVRAMを用いページモ
ードアクセスによってデジタルデータを転送する手段を
採ったが、より高速にランダムアクセス可能なメモリ装
置、例えばSRAMなどを使用し、アドレステーブル1
05に書き込むアドレスデータを生成すれば画像の回
転、変形なども可能となる。
【0027】
【発明の効果】以上の説明から明らかなように本発明で
は、任意に設定可能なアドレステーブルを画像メモリの
アドレス生成に適用する事によって任意サイズ縮小、左
右反転、ミラー、回転、変形、前記各種効果を織りまぜ
た効果など一層豊富な映像効果を簡潔に実現する事が可
能であり、制御手段としてソフトウエアを使用するため
柔軟性、拡張にも優れている。
【0028】さらにデータ転送制御部の処理が大幅に軽
減されるため複数の動画像を制御する事も可能である。
また回路規模の縮小により画像処理システム全体の小型
化が可能となり画像システムの応用分野を更に拡大する
ことができる。
【図面の簡単な説明】
【図1】本発明の一実施例における動画像転送制御装置
の基本ブロック図
【図2】同実施例における動画バッファ部の構成図
【図3】同実施例の動画像転送装置を取り入れたワーク
ステーションシステムの基本ブロック図
【図4】同実施例における実際の動作を示すタイミング
チャート
【図5】同実施例による左右反転およびミラー効果を示
す概念図
【図6】同実施例による縮小効果を示す概念図
【図7】従来の動画像転送制御装置の基本構成を示すブ
ロック図
【図8】同従来の動画像転送制御装置の動画データ記憶
部のブロック図
【図9】同従来の動画像転送制御装置の動画用バスバッ
ファ部のブロック図
【符号の説明】
101 デジタル動画データ生成部 102 データラッチ部 103 動画バッファ部 104 データ転送制御部 105 アドレステーブル 106 アドレスカウンタ 107 出力制御部 108 アドレス切り換え制御部

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 入力されるアナログ映像信号より基準ク
    ロックを生成し、そのアナログ映像信号からアナログ−
    デジタル変換によりデジタルデータを生成するデジタル
    動画データ生成部と、前記デジタル動画データ生成部か
    らの前記基準クロックを用いて前記デジタルデータを一
    時保持するデータラッチ部と、前記データラッチ部で保
    持された前記デジタルデータを格納すると共に、所定の
    連続領域からのデジタルデータを逐次読み出すことがで
    きる出力ポートを有する動画バッファ部と、前記アナロ
    グ映像信号の水平同期信号もしくは垂直同期信号と同期
    して制御信号を発生するデータ転送制御部と、前記デー
    タ転送制御部の設定により前記動画バッファ部への書き
    込みデータのアドレスを生成するアドレステーブルと、
    前記アドレステーブルの読み出しを前記データ転送制御
    部の設定により制御するアドレスカウンタ部を備えたこ
    とを特徴とする動画像転送制御装置。
  2. 【請求項2】 アドレステーブルが生成するアドレスを
    水平方向のみのアドレスであるカラムアドレスと、前記
    アドレステーブルの読み出しを水平同期信号に同期して
    制御するとともに、垂直同期信号に同期して前記アドレ
    ステーブルで生成される前記カラムアドレスとデータ転
    送制御部が生成する垂直方向のアドレスであるローアド
    レスの切り替えを制御するアドレス切り換え制御部を備
    えたことを特徴とする請求項1記載の動画像転送制御装
    置。
JP4243052A 1992-09-11 1992-09-11 動画像転送制御装置 Pending JPH0695654A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4243052A JPH0695654A (ja) 1992-09-11 1992-09-11 動画像転送制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4243052A JPH0695654A (ja) 1992-09-11 1992-09-11 動画像転送制御装置

Publications (1)

Publication Number Publication Date
JPH0695654A true JPH0695654A (ja) 1994-04-08

Family

ID=17098098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4243052A Pending JPH0695654A (ja) 1992-09-11 1992-09-11 動画像転送制御装置

Country Status (1)

Country Link
JP (1) JPH0695654A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0876731A (ja) * 1994-09-07 1996-03-22 Nec Corp フレームメモリ書込制御回路およびその方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0876731A (ja) * 1994-09-07 1996-03-22 Nec Corp フレームメモリ書込制御回路およびその方法

Similar Documents

Publication Publication Date Title
JPH079569B2 (ja) ディスプレイコントローラ及びそれを用いた図形表示装置
US8139091B2 (en) Display system having resolution conversion
JPH07181941A (ja) 高速コピー手段を備えたフレームバッファー装置及びこの装置を用いた二重バッファー化動画の実行方法
US5576736A (en) Visually effective image switching apparatus
JP2000324337A (ja) 画像拡大縮小装置
JPH0695654A (ja) 動画像転送制御装置
JPH0934411A (ja) 画像表示装置および液晶表示コントローラ
JPH06209406A (ja) 電子画像処理装置および画像データ作成方法
JP2002221952A (ja) 画像データ伝送方法並びに該伝送方法を用いた画像表示システム及び表示装置
JPH02285867A (ja) 編集装置
JP2609628B2 (ja) メモリアドレス制御装置
JPH08328519A (ja) マルチディスプレイ用画像出力装置
JP3265791B2 (ja) Ohp用表示装置
JP3124166B2 (ja) Vramの表示アドレス演算回路
JP3122996B2 (ja) 動画・静止画表示装置
JP3119366B2 (ja) 画像処理装置及び方法
JPH03216691A (ja) 動画/静止画表示制御装置
JPH10274974A (ja) 画像表示制御装置
JPH0830254A (ja) 表示効果発生回路
JP2013213898A (ja) 表示装置
JP3431925B2 (ja) 画像表示制御装置及びその方法
JP2713938B2 (ja) 表示制御装置
JPH0443594B2 (ja)
JPH0816808A (ja) 画像表示装置および画像表示方法
JPH0863595A (ja) 画像の回転処理方法およびその装置