JPH06311491A - 画像変換装置 - Google Patents
画像変換装置Info
- Publication number
- JPH06311491A JPH06311491A JP5094154A JP9415493A JPH06311491A JP H06311491 A JPH06311491 A JP H06311491A JP 5094154 A JP5094154 A JP 5094154A JP 9415493 A JP9415493 A JP 9415493A JP H06311491 A JPH06311491 A JP H06311491A
- Authority
- JP
- Japan
- Prior art keywords
- vram
- image data
- computer device
- pixel number
- number conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 コンピュータ装置のＶＲＡＭに記録された画
像を、アナログ変換せずに外付け回路に転送し、ＴＶ受
像機等に表示する信号に変換処理する。 【構成】 コンピュータ装置内で定期的に発生する割込
信号が割込入力部１より入力する。この入力に応じ、制
御部３を介し記憶部２より画像データ転送のプログラム
を読み出し、制御部により、ＶＲＡＭ５の画像データを
読み出し、コンピュータ装置に外付けされた画像変換部
６へデータバス４を介し転送し、ＶＲＡＭ７に記録す
る。ＶＲＡＭ７の画像データを、表示制御部８によりＴ
Ｖ受像機等に表示するための信号形式に変換して読み出
し、Ｄ／Ａ変換部を介しアナログ信号に変換して出力す
る。
像を、アナログ変換せずに外付け回路に転送し、ＴＶ受
像機等に表示する信号に変換処理する。 【構成】 コンピュータ装置内で定期的に発生する割込
信号が割込入力部１より入力する。この入力に応じ、制
御部３を介し記憶部２より画像データ転送のプログラム
を読み出し、制御部により、ＶＲＡＭ５の画像データを
読み出し、コンピュータ装置に外付けされた画像変換部
６へデータバス４を介し転送し、ＶＲＡＭ７に記録す
る。ＶＲＡＭ７の画像データを、表示制御部８によりＴ
Ｖ受像機等に表示するための信号形式に変換して読み出
し、Ｄ／Ａ変換部を介しアナログ信号に変換して出力す
る。
Description
【０００１】
【産業上の利用分野】本発明は画像変換装置に係り、コ
ンピュータ装置で作成された画像をテレビジョン受像機
等（以降、受像機と略す）に表示するため変換処理する
ものに関する。
ンピュータ装置で作成された画像をテレビジョン受像機
等（以降、受像機と略す）に表示するため変換処理する
ものに関する。
【０００２】
【従来の技術】パーソナルコンピュータ装置等（以降、
コンピュータ装置と記す）で作成した画像を受像機（テ
レビジョン受像機あるいはハイビジョン受像機等）によ
り表示する場合、コンピュータ装置の出力する映像信号
と、受像機で処理できる映像信号とでは走査周波数ある
いは画素数が異なるため、直接接続して表示することが
できない。このため、例えば、図５に示すように、コン
ピュータ装置31よりの映像信号をＡ／Ｄ変換部32でディ
ジタル信号に変換してフレームメモリ33に書き込み、こ
のデータを受像機の信号形式で読み出し、Ｄ／Ａ変換部
34によりアナログ信号に変換して受像機に入力するよう
にしている。このフレームメモリの書き込み／読み出し
制御のため、映像信号と共に入力される同期信号を基準
としてＰＬＬ（フェイズロックループ）回路35により所
要のクロック信号を生成し、コントローラ36を介して制
御を行っている。
コンピュータ装置と記す）で作成した画像を受像機（テ
レビジョン受像機あるいはハイビジョン受像機等）によ
り表示する場合、コンピュータ装置の出力する映像信号
と、受像機で処理できる映像信号とでは走査周波数ある
いは画素数が異なるため、直接接続して表示することが
できない。このため、例えば、図５に示すように、コン
ピュータ装置31よりの映像信号をＡ／Ｄ変換部32でディ
ジタル信号に変換してフレームメモリ33に書き込み、こ
のデータを受像機の信号形式で読み出し、Ｄ／Ａ変換部
34によりアナログ信号に変換して受像機に入力するよう
にしている。このフレームメモリの書き込み／読み出し
制御のため、映像信号と共に入力される同期信号を基準
としてＰＬＬ（フェイズロックループ）回路35により所
要のクロック信号を生成し、コントローラ36を介して制
御を行っている。
【０００３】ところで、コンピュータ装置で生成される
信号はディジタル信号で、この信号をコンピュータ装置
内部でアナログ信号に変換して出力するようにしたもの
があるが、上述の場合、このアナログ信号をディジタル
変換し、所要の信号処理の後、再度アナログ変換するも
のであるため、Ａ／Ｄ変換、Ｄ／Ａ変換およびＰＬＬ等
の各回路を必要とする上、多数の信号変換手段を経るた
め画像品質が劣化するという問題がある。
信号はディジタル信号で、この信号をコンピュータ装置
内部でアナログ信号に変換して出力するようにしたもの
があるが、上述の場合、このアナログ信号をディジタル
変換し、所要の信号処理の後、再度アナログ変換するも
のであるため、Ａ／Ｄ変換、Ｄ／Ａ変換およびＰＬＬ等
の各回路を必要とする上、多数の信号変換手段を経るた
め画像品質が劣化するという問題がある。
【０００４】
【発明が解決しようとする課題】本発明はこのような点
に鑑み、コンピュータ装置で作成され、装置に内蔵のＶ
ＲＡＭに記録された画像データを装置の外部に設けたＶ
ＲＡＭへ転送し、画素数の変換処理等を行い、あるいは
装置に内蔵のＶＲＡＭより読み出した画像データを画素
数変換処理を行った後、外部のＶＲＡＭへ転送し、外部
のＶＲＡＭに記録されたこれらの画像データを読み出し
てアナログ信号に変換し、受像機に入力して表示するよ
うにし、Ｄ／Ａ変換あるいはＡ／Ｄ変換等のデータ変換
手段の数を減らし、装置のコストを低減すると共に変換
処理に起因する画質の劣化を軽減するものを提供するこ
とにある。
に鑑み、コンピュータ装置で作成され、装置に内蔵のＶ
ＲＡＭに記録された画像データを装置の外部に設けたＶ
ＲＡＭへ転送し、画素数の変換処理等を行い、あるいは
装置に内蔵のＶＲＡＭより読み出した画像データを画素
数変換処理を行った後、外部のＶＲＡＭへ転送し、外部
のＶＲＡＭに記録されたこれらの画像データを読み出し
てアナログ信号に変換し、受像機に入力して表示するよ
うにし、Ｄ／Ａ変換あるいはＡ／Ｄ変換等のデータ変換
手段の数を減らし、装置のコストを低減すると共に変換
処理に起因する画質の劣化を軽減するものを提供するこ
とにある。
【０００５】
【課題を解決するための手段】本発明は上述の課題を解
決するため、コンピュータ装置によるアクセスが可能
で、コンピュータ装置に内蔵された第１ＶＲＡＭより転
送される画像データを記録する第２ＶＲＡＭと、第２Ｖ
ＲＡＭに記録された画像データを読み出し所要の表示用
データに生成する表示制御部と、表示制御部を介し出力
されるデータをアナログ信号に変換するＤ／Ａ変換部と
でなり、前記コンピュータ装置内で発生される所要の割
込信号に応じて前記第１ＶＲＡＭより第２ＶＲＡＭへ画
像データの転送を行うようにする、あるいは、第２ＶＲ
ＡＭに転送されたデータを読み出し、画素数変換処理を
行って出力する、または、第１ＶＲＡＭより読み出した
画像データを画素数変換処理して第２ＶＲＡＭへ転送す
る、若しくは、第１ＶＲＡＭおよび第２ＶＲＡＭのデー
タ記憶領域をそれぞれ複数区分に区分し、１区分ずつ分
割して転送するようにしてコンピュータ装置本体のアプ
リケーションプログラムの実行速度への影響を小さくす
る、または、第１ＶＲＡＭの予め設定したアドレスにア
プリケーションプログラムがアクセスしたとき発生する
特権割込信号に応じ、第１ＶＲＡＭより第２ＶＲＡＭへ
画像データの転送を行うようにした画像変換装置を提供
するものである。
決するため、コンピュータ装置によるアクセスが可能
で、コンピュータ装置に内蔵された第１ＶＲＡＭより転
送される画像データを記録する第２ＶＲＡＭと、第２Ｖ
ＲＡＭに記録された画像データを読み出し所要の表示用
データに生成する表示制御部と、表示制御部を介し出力
されるデータをアナログ信号に変換するＤ／Ａ変換部と
でなり、前記コンピュータ装置内で発生される所要の割
込信号に応じて前記第１ＶＲＡＭより第２ＶＲＡＭへ画
像データの転送を行うようにする、あるいは、第２ＶＲ
ＡＭに転送されたデータを読み出し、画素数変換処理を
行って出力する、または、第１ＶＲＡＭより読み出した
画像データを画素数変換処理して第２ＶＲＡＭへ転送す
る、若しくは、第１ＶＲＡＭおよび第２ＶＲＡＭのデー
タ記憶領域をそれぞれ複数区分に区分し、１区分ずつ分
割して転送するようにしてコンピュータ装置本体のアプ
リケーションプログラムの実行速度への影響を小さくす
る、または、第１ＶＲＡＭの予め設定したアドレスにア
プリケーションプログラムがアクセスしたとき発生する
特権割込信号に応じ、第１ＶＲＡＭより第２ＶＲＡＭへ
画像データの転送を行うようにした画像変換装置を提供
するものである。
【０００６】
【作用】以上のように構成したので、本発明による画像
変換装置においては、コンピュータ装置内で発生する割
込信号にて内蔵のＶＲＡＭより画像データを読み出し、
コンピュータ装置に外付けのＶＲＡＭへ転送し、表示制
御部を介し読み出し、あるいは読み出して画素数変換処
理し、ディジタル変換して出力する、若しくは、コンピ
ュータ装置内で発生する割込信号に応じて内蔵のＶＲＡ
Ｍより画像データを読み出し、画素数変換した後、コン
ピュータ装置に外付けのＶＲＡＭへ転送し、読み出して
アナログ変換して出力する、あるいは、コンピュータ装
置に内蔵のＶＲＡＭおよび外付けＶＲＡＭのデータ記録
領域をそれぞれ複数区分に区分けし、画像データを１区
分ずつ分割して転送する、あるいは、装置内蔵のＶＲＡ
Ｍの予め設定したアドレスにアプリケーションプログラ
ムがアクセスしたとき発生する特権割込信号に応じ、内
蔵のＶＲＡＭより画像データを読み出し、画素数変換し
た後、コンピュータ装置に外付けのＶＲＡＭへ転送し、
表示制御部を介し読み出し、ディジタル変換して出力す
る。
変換装置においては、コンピュータ装置内で発生する割
込信号にて内蔵のＶＲＡＭより画像データを読み出し、
コンピュータ装置に外付けのＶＲＡＭへ転送し、表示制
御部を介し読み出し、あるいは読み出して画素数変換処
理し、ディジタル変換して出力する、若しくは、コンピ
ュータ装置内で発生する割込信号に応じて内蔵のＶＲＡ
Ｍより画像データを読み出し、画素数変換した後、コン
ピュータ装置に外付けのＶＲＡＭへ転送し、読み出して
アナログ変換して出力する、あるいは、コンピュータ装
置に内蔵のＶＲＡＭおよび外付けＶＲＡＭのデータ記録
領域をそれぞれ複数区分に区分けし、画像データを１区
分ずつ分割して転送する、あるいは、装置内蔵のＶＲＡ
Ｍの予め設定したアドレスにアプリケーションプログラ
ムがアクセスしたとき発生する特権割込信号に応じ、内
蔵のＶＲＡＭより画像データを読み出し、画素数変換し
た後、コンピュータ装置に外付けのＶＲＡＭへ転送し、
表示制御部を介し読み出し、ディジタル変換して出力す
る。
【０００７】
【実施例】以下、図面に基づいて本発明による画像変換
装置の実施例を詳細に説明する。図１は本発明による画
像変換装置の一実施例の要部ブロック図である。図にお
いて、１は割込入力部で、コンピュータ装置内部のタイ
マーにより間歇的に出力される割込信号を入力する。２
は記憶部で、画像データ転送のプログラム等を記憶す
る。３は制御部で、画像データの転送等を制御する。４
は制御・データバスである。５はＶＲＡＭで、コンピュ
ータ装置で作成された画像データを記憶する。６は画像
変換部で、コンピュータ装置に外付けされる。７はＶＲ
ＡＭで、ＶＲＡＭ５より転送された画像データを記録す
る。８は表示制御部で、ＶＲＡＭ７より読み出した画像
データを所要の表示用データに生成する。９はＤ／Ａ変
換部で、表示制御部８を介し出力された画像データをア
ナログ信号に変換する。
装置の実施例を詳細に説明する。図１は本発明による画
像変換装置の一実施例の要部ブロック図である。図にお
いて、１は割込入力部で、コンピュータ装置内部のタイ
マーにより間歇的に出力される割込信号を入力する。２
は記憶部で、画像データ転送のプログラム等を記憶す
る。３は制御部で、画像データの転送等を制御する。４
は制御・データバスである。５はＶＲＡＭで、コンピュ
ータ装置で作成された画像データを記憶する。６は画像
変換部で、コンピュータ装置に外付けされる。７はＶＲ
ＡＭで、ＶＲＡＭ５より転送された画像データを記録す
る。８は表示制御部で、ＶＲＡＭ７より読み出した画像
データを所要の表示用データに生成する。９はＤ／Ａ変
換部で、表示制御部８を介し出力された画像データをア
ナログ信号に変換する。
【０００８】図２および図３は本発明による画像変換装
置の他の実施例の要部ブロック図である。図２におい
て、11はコンピュータ装置に外付けされた画像変換部で
ある。12は２次元フィルタで、ＶＲＡＭ７より読み出し
た画像データを画素数を変換処理し、Ｄ／Ａ変換部９に
入力する。また、図３において、21は画素数変換部で、
２次元フィルタによる信号処理、若しくは画素の間引き
あるいは補間等により、ＶＲＡＭ５より入力される画像
データを画素数変換する。その他の符号は図１と同じで
あるので説明を省く。なお、前記画像変換部６あるいは
画像変換部11のコンピュータ装置との接続は、コンピュ
ータ装置の拡張用の外部バススロット等を利用するよう
にする。
置の他の実施例の要部ブロック図である。図２におい
て、11はコンピュータ装置に外付けされた画像変換部で
ある。12は２次元フィルタで、ＶＲＡＭ７より読み出し
た画像データを画素数を変換処理し、Ｄ／Ａ変換部９に
入力する。また、図３において、21は画素数変換部で、
２次元フィルタによる信号処理、若しくは画素の間引き
あるいは補間等により、ＶＲＡＭ５より入力される画像
データを画素数変換する。その他の符号は図１と同じで
あるので説明を省く。なお、前記画像変換部６あるいは
画像変換部11のコンピュータ装置との接続は、コンピュ
ータ装置の拡張用の外部バススロット等を利用するよう
にする。
【０００９】次に、本発明による画像変換装置の動作を
説明する。まず、図１の場合、コンピュータ装置内部の
タイマーにより定期的に発生する割込信号が割込入力部
１に入力する。割込入力部１よりの信号に応じ、制御部
３を介し記憶部より画像データ転送プログラムを読み出
す。このプログラムにより、制御部３を介しＶＲＡＭ５
より画像データを読み出し、コンピュータ装置に外付け
された画像変換部６にデータバス４を介し転送し、ＶＲ
ＡＭ７に記録する。そして、この画像データを表示制御
部８により読み出し、所要の表示用データに生成処理
し、Ｄ／Ａ変換部９によりアナログ信号に変換して出力
し、受像機に入力し画面を更新する。
説明する。まず、図１の場合、コンピュータ装置内部の
タイマーにより定期的に発生する割込信号が割込入力部
１に入力する。割込入力部１よりの信号に応じ、制御部
３を介し記憶部より画像データ転送プログラムを読み出
す。このプログラムにより、制御部３を介しＶＲＡＭ５
より画像データを読み出し、コンピュータ装置に外付け
された画像変換部６にデータバス４を介し転送し、ＶＲ
ＡＭ７に記録する。そして、この画像データを表示制御
部８により読み出し、所要の表示用データに生成処理
し、Ｄ／Ａ変換部９によりアナログ信号に変換して出力
し、受像機に入力し画面を更新する。
【００１０】なお、画像データの転送は、コンピュータ
装置本体のアプリケーションプログラムが作動している
間にも定期的に行われるが、コンピュータ画像は自然動
画像等のように頻繁に画像が書き替えることが殆どない
ので、画像データを画像変換部のＶＲＡＭに間歇的に転
送するようにしても、表示された画像にさほど不自然さ
が感じられない。
装置本体のアプリケーションプログラムが作動している
間にも定期的に行われるが、コンピュータ画像は自然動
画像等のように頻繁に画像が書き替えることが殆どない
ので、画像データを画像変換部のＶＲＡＭに間歇的に転
送するようにしても、表示された画像にさほど不自然さ
が感じられない。
【００１１】図２の場合、ＶＲＡＭ７より読み出された
画像データは、２次元フィルタ12により受像機の信号形
式に適合する画素数に変換され、Ｄ／Ａ変換部９により
アナログ信号に変換して出力する。
画像データは、２次元フィルタ12により受像機の信号形
式に適合する画素数に変換され、Ｄ／Ａ変換部９により
アナログ信号に変換して出力する。
【００１２】図３の場合、記憶部２よりのプログラムに
基づいて、ＶＲＡＭ５より読み出された画像データは画
素数変換部21に入力し、２次元フィルタによる信号処
理、若しくは画素の間引きあるいは補間等により、受像
機の信号形式に適合する画素数に変換した後、ＶＲＡＭ
７に転送する。あるいは、記憶部２に画素数変換のプロ
グラムを記憶しておき、ＶＲＡＭ５より読み出した画像
データをこのプログラムに基づいて画素数変換し、ＶＲ
ＡＭ７に転送するようにする。
基づいて、ＶＲＡＭ５より読み出された画像データは画
素数変換部21に入力し、２次元フィルタによる信号処
理、若しくは画素の間引きあるいは補間等により、受像
機の信号形式に適合する画素数に変換した後、ＶＲＡＭ
７に転送する。あるいは、記憶部２に画素数変換のプロ
グラムを記憶しておき、ＶＲＡＭ５より読み出した画像
データをこのプログラムに基づいて画素数変換し、ＶＲ
ＡＭ７に転送するようにする。
【００１３】この場合、ＶＲＡＭ５およびＶＲＡＭ７の
データ記録領域を、図４に示す一例のようにそれぞれ複
数区分（Ａ〜Ｌ）に区分けし、記憶部２に、例えば、画
像データを１区分ずつＡからＬまで順次転送するプログ
ラムを記憶しておき、割込信号入力の都度、記憶部２よ
りのプログラムに基づいて（イ）のＡ→（ロ）のＡ
（）、（イ）のＢ→（ロ）のＢ（）、・・の順序で
順次転送するようにしてもよい。これにより、コンピュ
ータ装置本体のアプリケーションプログラムの実行速度
への影響を小さくできる。
データ記録領域を、図４に示す一例のようにそれぞれ複
数区分（Ａ〜Ｌ）に区分けし、記憶部２に、例えば、画
像データを１区分ずつＡからＬまで順次転送するプログ
ラムを記憶しておき、割込信号入力の都度、記憶部２よ
りのプログラムに基づいて（イ）のＡ→（ロ）のＡ
（）、（イ）のＢ→（ロ）のＢ（）、・・の順序で
順次転送するようにしてもよい。これにより、コンピュ
ータ装置本体のアプリケーションプログラムの実行速度
への影響を小さくできる。
【００１４】あるいは、コンピュータ装置本体のアプリ
ケーションプログラムが、ＶＲＡＭ５の予め設定したア
ドレスにアクセスしたとき特権割込信号が発生するよう
にし、この特権割込信号に応じて制御部３を介し記憶部
２より画像データ転送プログラムを読み出し、ＶＲＡＭ
５より画像データを読み出し、画素数変換部21により画
素数の変換処理を行い、ＶＲＡＭ７へ転送するようにす
る。
ケーションプログラムが、ＶＲＡＭ５の予め設定したア
ドレスにアクセスしたとき特権割込信号が発生するよう
にし、この特権割込信号に応じて制御部３を介し記憶部
２より画像データ転送プログラムを読み出し、ＶＲＡＭ
５より画像データを読み出し、画素数変換部21により画
素数の変換処理を行い、ＶＲＡＭ７へ転送するようにす
る。
【００１５】
【発明の効果】以上に説明したように、本発明による画
像変換装置によれば、コンピュータ装置で作成されるデ
ィジタルの画像データを外付けのＶＲＡＭに転送し、所
要の受像機に表示するための信号に変換するので、従来
のように、コンピュータ装置内部でアナログ変換して出
力されたデータを受像機表示用の信号に変換するため再
度ディジタル変換する手段が不要となり、回路構成が簡
単で、かつ、画像の劣化を来さないものである。また、
ＶＲＡＭより読み出した画像データを受像機の信号形式
に合わせて画素数変換処理を行うようにすれば、受像機
の画面サイズに最適サイズの画像で表示できる。また、
コンピュータ画像は、多くの場合書き替えが頻繁に行わ
れないので、画像データを小分けにして転送する、ある
いは転送の回数を適宜制限しても、あまり支障を来すこ
とがなく、コンピュータ装置本体のアプリケーションプ
ログラムの実行速度に与える影響を小さくできる。
像変換装置によれば、コンピュータ装置で作成されるデ
ィジタルの画像データを外付けのＶＲＡＭに転送し、所
要の受像機に表示するための信号に変換するので、従来
のように、コンピュータ装置内部でアナログ変換して出
力されたデータを受像機表示用の信号に変換するため再
度ディジタル変換する手段が不要となり、回路構成が簡
単で、かつ、画像の劣化を来さないものである。また、
ＶＲＡＭより読み出した画像データを受像機の信号形式
に合わせて画素数変換処理を行うようにすれば、受像機
の画面サイズに最適サイズの画像で表示できる。また、
コンピュータ画像は、多くの場合書き替えが頻繁に行わ
れないので、画像データを小分けにして転送する、ある
いは転送の回数を適宜制限しても、あまり支障を来すこ
とがなく、コンピュータ装置本体のアプリケーションプ
ログラムの実行速度に与える影響を小さくできる。
【図１】本発明による画像変換装置の一実施例の要部ブ
ロック図である。
ロック図である。
【図２】本発明による画像変換装置の他の実施例の要部
ブロック図である。
ブロック図である。
【図３】本発明による画像変換装置の他の実施例の要部
ブロック図である。
ブロック図である。
【図４】画像データを複数区分に分割して転送する説明
のための概念図である。
のための概念図である。
【図５】従来の画像変換装置の一例の要部ブロック図で
ある。
ある。
１ 割込入力部 ２ 記憶部 ３ 制御部 ４ バス ５ ＶＲＡＭ ６ 画像変換部 ７ ＶＲＡＭ ８ 表示制御部 ９ Ｄ／Ａ変換部 12 ２次元フィルタ 21 画素数変換部
Claims (5)
- 【請求項１】 コンピュータ装置によるアクセスが可能
で、コンピュータ装置に内蔵された第１ＶＲＡＭより転
送される画像データを記録する第２ＶＲＡＭと、第２Ｖ
ＲＡＭに記録された画像データを読み出し所要の表示用
データに生成する表示制御部と、表示制御部を介し出力
されるデータをアナログ信号に変換するＤ／Ａ変換部と
でなり、前記コンピュータ装置内で発生される所要の割
込信号に応じて前記第１ＶＲＡＭより第２ＶＲＡＭへ画
像データの転送を行うようにした画像変換装置。 - 【請求項２】 コンピュータ装置内に画像データの画素
数変換処理を行う画素数変換部を設け、コンピュータ装
置内で発生される所要の割込信号に応じ、前記第１ＶＲ
ＡＭより読み出した画像データを画素数変換部に入力
し、画素数変換処理を行い、前記第２ＶＲＡＭへ転送す
るようにした請求項１記載の画像変換装置。 - 【請求項３】 コンピュータ装置内に画像データの画素
数変換処理を行う画素数変換部を設け、前記第１ＶＲＡ
Ｍおよび第２ＶＲＡＭのデータ記録領域をそれぞれ複数
区分に区分し、コンピュータ装置内で発生される所要の
割込信号に応じ、前記第１ＶＲＡＭの各区分の画像デー
タを順次読み出し、画素数変換部により画素数変換処理
を行い、前記第２ＶＲＡＭの相応する画像データ記録区
分へ転送するようにした請求項１記載の画像変換装置。 - 【請求項４】 コンピュータ装置内に画像データの画素
数変換処理を行う画素数変換部を設け、前記第１ＶＲＡ
Ｍの予め設定したアドレスにアプリケーションプログラ
ムがアクセスしたとき発生する特権割込信号に応じ、第
１ＶＲＡＭより読み出した画像データを画素数変換部に
より画素数変換処理し、前記第２ＶＲＡＭへ転送するよ
うにした請求項１記載の画像変換装置。 - 【請求項５】 コンピュータ装置によるアクセスが可能
で、コンピュータ装置に内蔵された第１ＶＲＡＭより転
送される画像データを記録する第２ＶＲＡＭと、第２Ｖ
ＲＡＭより読み出した画像データに基づいて画素数変換
処理を行う２次元フィルタと、２次元フィルタを介し出
力されるデータをアナログ信号に変換するＤ／Ａ変換部
とでなり、前記コンピュータ装置内で発生される所要の
割込信号に応じて前記第１ＶＲＡＭより第２ＶＲＡＭへ
画像データの転送を行うようにした画像変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5094154A JPH06311491A (ja) | 1993-04-21 | 1993-04-21 | 画像変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5094154A JPH06311491A (ja) | 1993-04-21 | 1993-04-21 | 画像変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06311491A true JPH06311491A (ja) | 1994-11-04 |
Family
ID=14102468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5094154A Pending JPH06311491A (ja) | 1993-04-21 | 1993-04-21 | 画像変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06311491A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0926774A (ja) * | 1995-07-11 | 1997-01-28 | Fujitsu Ltd | 表示データ出力装置及び情報処理装置及び表示データ出力方法 |
| WO2006006510A1 (ja) * | 2004-07-09 | 2006-01-19 | Sony Computer Entertainment Inc. | 画像処理装置、画像処理システム、画像処理方法、コンピュータプログラム、半導体デバイス |
-
1993
- 1993-04-21 JP JP5094154A patent/JPH06311491A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0926774A (ja) * | 1995-07-11 | 1997-01-28 | Fujitsu Ltd | 表示データ出力装置及び情報処理装置及び表示データ出力方法 |
| US6008795A (en) * | 1995-07-11 | 1999-12-28 | Fujitsu Limited | Video processor which outputs a selected RGB or NTSC video display signal from a video memory that stores RGB data |
| WO2006006510A1 (ja) * | 2004-07-09 | 2006-01-19 | Sony Computer Entertainment Inc. | 画像処理装置、画像処理システム、画像処理方法、コンピュータプログラム、半導体デバイス |
| US7864184B2 (en) | 2004-07-09 | 2011-01-04 | Sony Computer Entertainment Inc. | Image processing device, image processing system, image processing method, computer program, and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1987005428A1 (en) | Image display device | |
| JPH06311491A (ja) | 画像変換装置 | |
| JPH03192392A (ja) | 映像信号出力装置 | |
| JP3272463B2 (ja) | 画像作成装置およびその使用方法 | |
| JP3024622B2 (ja) | 画像処理装置 | |
| JP2746129B2 (ja) | 描画装置 | |
| JP2897820B2 (ja) | 拡大補助表示装置 | |
| JP2599045B2 (ja) | 垂直方向拡大回路 | |
| JPH0918789A (ja) | エリアセンサ | |
| JP2692593B2 (ja) | カラー画像信号の処理装置 | |
| JPH0431892A (ja) | ビデオ信号表示装置 | |
| KR920002836B1 (ko) | 멀티윈도우 방식 화상처리장치 및 방법 | |
| JP3260769B2 (ja) | 画像位置調整回路 | |
| JPH11331651A (ja) | ディジタルカメラ | |
| JPH0567185A (ja) | 画像表示処理装置 | |
| JPH06350918A (ja) | 静止画処理方法 | |
| JPH06105228A (ja) | 映像生成装置 | |
| JPH04259033A (ja) | 画像表示制御装置及びその方法 | |
| JPH0832872A (ja) | 表示装置及びメモリ装置 | |
| JPH01261085A (ja) | 画像拡大表示装置 | |
| JPH0683294A (ja) | 表示制御装置 | |
| JPH10232662A (ja) | 走査線数変換装置 | |
| JPH06261263A (ja) | マルチ画面表示方法 | |
| JPH06274155A (ja) | 画像の合成表示装置 | |
| JPH04261589A (ja) | グラフィック表示装置 |