JPH0918789A - エリアセンサ - Google Patents

Abstract

(57)【要約】 【目的】 簡単な回路構成で且つ比較的低速な処理で、
水平、垂直の同期時間が定められたフォーマットの画像
信号を得ることができるエリアセンサを提供する。 【構成】 シフトレジスタにより構成された水平駆動回
路１３に値「１」が入力されると、水平駆動回路１３内
のデータ状態はデータ状態１からデータ状態４に順次移
行する。例えば、水平駆動回路１３内のデータ状態がデ
ータ状態３であるときにラッチＣＬＫ２２がラッチ回路
１４に入力されると、そのときの水平駆動回路１３内の
データ「０」、「０」、「１」、「０」がラッチ回路１
４に取り込まれ、この取り込まれたデータに基づいて、
容量Ｃｔ４ｃに蓄積された画素データがエリアセンサ外
部に出力される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、所謂ＢＡＳＩＳ型（ｂ
ａｓｅ−ｓｔｏｒｅｄ ｉｍａｇｅ ｓｅｎｓｏｒ）等
の撮像素子から成るエリアセンサに関する。

【０００２】

【従来の技術】図７は、ＢＡＳＩＳ型電荷増幅型撮像素
子を構成画素とする従来のエリアセンサの概略構成を示
す図である。同図のエリアセンサ３０は、水平方向、垂
直方向共に４画素が並ぶ１６個の画素に対応する基本回
路７と、４本の水平駆動線９および４本の垂直出力線８
と、各水平駆動線９に接続された垂直駆動回路１１と、
各垂直出力線８に接続された読み出し回路１２と、該読
み出し回路１２に接続された水平駆動回路１３とから成
り、各基本回路７は、各々１本の水平駆動線９および垂
直出力線８に接続され、水平駆動線９および垂直出力線
８の各々には４つの基本回路７が接続されている。

【０００３】読み出し回路１２は、転送用ＭＯＳ（ＭＯ
Ｓトランジスタ）３、容量Ｃｔ４および出力用ＭＯＳ１
５から成る回路ブロックを有し、この回路ブロックは４
つの４本の垂直出力線８のそれぞれに対応して設けられ
ている。

【０００４】次に、エリアセンサ３０の動作を説明す
る。垂直駆動回路１１からの制御信号により、１本の水
平駆動線９が選択され、該一本の水平駆動線９に接続さ
れた４つの基本回路７が出力する信号が、それぞれ、垂
直出力線８および読み出し回路１２内の転送用ＭＯＳ３
を介して容量Ｃｔ４に入力され、一時的に蓄積される。
該蓄積された信号は水平駆動回路１３の制御信号によ
り、出力用ＭＯＳ１５を介して順次出力されていく。

【０００５】このようにして、一本の水平駆動線９に接
続された４つの画素からの信号の読み出しが終了する
と、垂直駆動回路１１は水平駆動線９を順次スイッチし
て全ての構成画素からの信号の読み出しを行う。この結
果、エリアセンサ３０からの信号の読み出しは、１番上
の段に並んだ画素の信号が順次取り出され、この信号取
り出し動作が終了すると、次の段に並んだ画素の信号が
順次取り出されると云うようにして実行される。

【０００６】

【発明が解決しようとする課題】このように、上記従来
のエリアセンサにおいては、エリアセンサを構成する全
ての画素から信号が順次取り出されていく構成であるた
め、構成画素数が使用されるフォーマットの画素数より
も大きい高画質のエリアセンサを用いる場合で、テレビ
ジョン等のように水平、垂直の同期時間が定められてい
るフォーマットの信号を必要とする場合には、通常のク
ロックよりも速いクロックで信号を読み出した上で一時
的にメモリに蓄積する必要があり、装置の構成が巨大化
するとともに、処理の高速化も必要となると云う問題が
あった。

【０００７】本発明は、上記問題点を解決するためにな
されたもので、簡単な回路構成で且つ比較的低速な処理
で、水平、垂直の同期時間が定められたフォーマットの
画像信号を得ることができるエリアセンサを提供するこ
とを目的とする。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、各構成画素が出力する信号
を読み出す読み出し手段を備えたエリアセンサにおい
て、前記読み出し手段が信号を読み出す画素を直接指定
する画素指定手段と、前記読み出し手段が前記エリアセ
ンサの全ての画素から信号を読み出す際に、前記画素指
定手段が前記エリアセンサの全ての画素を水平方向、垂
直方向共に任意の回数のシーケンスに分割して指定する
ように制御する制御手段を備えたことを特徴とする。

【０００９】また、請求項２記載の発明は、上記請求項
１記載のエリアセンサにおいて、前記制御手段は、前記
画素指定手段が前記エリアセンサの全ての画素を水平方
向、垂直方向共に任意の回数のシーケンスに分割して指
定する際に、前記エリアセンサの構成画素を水平方向、
垂直方向共に隣接する任意の個数の画素を飛び越して指
定するように制御することを特徴とする。

【００１０】

【作用】請求項１記載のエリアセンサによれば、画素指
定手段により、読み出し手段が信号を読み出す画素が直
接指定され、制御手段により、前記読み出し手段が前記
エリアセンサの全ての画素から信号を読み出す際に、前
記画素指定手段が前記エリアセンサの全ての画素を水平
方向、垂直方向共に任意の回数のシーケンスに分割して
指定するように制御される。

【００１１】また、請求項２記載のエリアセンサによれ
ば、前記制御手段は、前記画素指定手段が前記エリアセ
ンサの全ての画素を水平方向、垂直方向共に任意の回数
のシーケンスに分割して指定する際に、前記エリアセン
サの構成画素を水平方向、垂直方向共に隣接する任意の
個数の画素を飛び越して指定するように制御する。

【００１２】

【実施例】次に、図面を参照して本発明の実施例を説明
する。

【００１３】図１は、本発明の一実施例に係るエリアセ
ンサの基本構成を示す等価回路図である。同図に示すよ
うに、本実施例装置の構成単位であり、各画素に対応し
て設けられる基本回路７は、ｐＭＯＳ（ｐチャンネルＭ
ＯＳトランジスタ）１、容量ＣＯＸ２、およびｎｐｎ型
のバイポーラトランジスタ５により構成され、一本の水
平駆動線９および垂直出力線８に接続されている。ま
た、垂直出力線８には、垂直出力線８のリセット用ＭＯ
Ｓ６、および転送用ＭＯＳ３が接続され、該転送用ＭＯ
Ｓ３には、容量Ｃｔ４が接続されている。しかし、本発
明はこのようなＢＡＳＩＳ型撮像素子に限定されない。
一般的なＸ−Ｙアドレスセンサであれば適用できる。

【００１４】次に、上記各構成要素の動作を説明する。
まず、光が入射すると、バイポーラトランジスタ５のエ
ミッタ−コレクタ間の空乏層にホール（正孔）が発生
し、ベースに蓄積されてベース電位が上昇する（蓄積動
作）。

【００１５】次に、リセット用ＭＯＳ６のゲート電圧Φ
ＶＣをオフしてＭＯＳ６をオフすることにより、バイポ
ーラトランジスタ５のエミッタをフローティングとし、
水平駆動線９の水平駆動電圧ΦＲを正として容量ＣＯＸ
２を介した等価容量結合によりベース電位を正方向に持
ち上げ、ベース−エミッタ間を順バイアスにすると、エ
ミッタフォロワで信号が出力される（読み出し動作）。
また、リセット動作は、リセット用ＭＯＳ６をオンして
バイポーラトランジスタ５のベースを接地させることに
より行われる。

【００１６】また、上記読み出し動作において基本回路
７から出力された信号は、転送用ＭＯＳ３を介して容量
Ｃｔ４に一時的に蓄積される。

【００１７】図２は、本発明の一実施例に係るエリアセ
ンサの概略構成を示す回路図である。このエリアセンサ
２０は、垂直方向、水平方向共に図１に示す基本回路７
が４画素づつが並ぶ４×４の１６個の基本回路７と、４
本の垂直出力線８と、４本の水平駆動線９と、前記４本
の水平駆動線９がＭＯＳ１０を介して接続されている垂
直駆動回路１１と、前記４本の垂直出力線８が接続され
ている読み出し回路１２と、該読み出し回路１２に接続
されているラッチ回路１４と、該ラッチ回路１４に接続
されている水平駆動回路１３とにより構成されている。

【００１８】また、前記読み出し回路１２は、各垂直出
力線８に接続された転送用ＭＯＳ３と、該転送用ＭＯＳ
３に接続された容量Ｃｔ４および出力用ＭＯＳ１５から
成る。

【００１９】出力用ＭＯＳ１５は、転送用ＭＯＳ３を介
して容量Ｃｔ４に一時的に蓄積された信号を、水平回路
１３およびラッチ回路１４の制御により信号出力線１６
を介してエリアセンサ２０外部に出力する。

【００２０】次に、図３および図４を参照して、図２の
装置の動作を説明する。

【００２１】図３は、水平駆動回路１３およびラッチ回
路１４の内部構成を示す図である。水平駆動回路１３
は、シフトレジスタにより構成され、レジスタ１３ａに
入力されたデータは、１クロック周期づつ遅れて順次レ
ジスタ１３ｂ、１３ｃ、１３ｄに伝達されていく。

【００２２】ラッチ回路１４は、前記レジスタ１３ａ乃
至１３ｄに各々対応する４つのレジスタ１４ａ乃至１４
ｄを有し、該ラッチ回路１４にラッチクロックが入力さ
れると、その時点におけるレジスタ１３ａ乃至１３ｄの
データ内容がレジスタ１４ａ乃至１４ｄに取り込まれ
る。このレジスタ１４ａ乃至１４ｄの各データ状態に対
応して、読み出し回路１２内の各容量Ｃｔ４ａ乃至４ｄ
に蓄積された信号が各出力用ＭＯＳ１５を介して出力さ
れる。

【００２３】図４は、水平駆動回路１３内のデータ状態
の変化、およびラッチ回路１４内のデータ状態を説明す
るための図である。

【００２４】まず、水平駆動回路１３にデータ「１」が
入力されると、レジスタ１３ａに値「１」が格納される
（データ状態１）。データ状態２，３，４は、それぞ
れ、データ状態１から１クロック周期づつ遅れた時点の
レジスタ１３ａ乃至１３ｄ内のデータ状態を示す。

【００２５】水平駆動回路１３内のデータ状態がデータ
状態１であるときに、ラッチクロック２２がラッチ回路
１４に入力されると、レジスタ１３ａ乃至１３ｄ内のデ
ータ「１」、「０」、「０」、「０」がレジスタ１４ａ
乃至１４ｄに読み込まれ、この読み込まれたデータに基
づいて読み出し回路１２内の出力用ＭＯＳ１５ａがオン
され、容量Ｃｔ４ａに一時的に蓄積されている信号が出
力される。

【００２６】同様に、レジスタ１３ａ乃至１３ｄ内のデ
ータ状態がデータ状態２であるときに、ラッチ回路１４
にラッチクロック２２が入力されれば、レジスタ１４ａ
乃至１４ｄにはレジスタ１３ａ乃至１３ｄから値
「０」、「１」、「０」、「０」が読み込まれ、読み出
し回路１２内の出力用ＭＯＳ１５ｂがオンされ、容量Ｃ
ｔ４ｂに蓄積された信号が出力され、データ状態３のと
きに、ラッチクロック２２が入力されれば、レジスタ１
４ａ乃至１４ｄには値「０」、「０」、「１」、「０」
が読み込まれ、容量Ｃｔ４ｃに蓄積された信号が出力さ
れ、データ状態４のときに、ラッチクロック２２が入力
されれば、レジスタ１４ａ乃至１４ｄには値「０」、
「０」、「０」、「１」が読み込まれ、容量Ｃｔ４ｄに
蓄積された信号が出力される。

【００２７】このように、図２のエリアセンサ３０にお
いては、垂直駆動回路１１の制御により、一本の水平駆
動線９上に並ぶ４つの画素から出力された信号が、各画
素に接続された垂直出力線８から、転送用ＭＯＳ３ａ乃
至３ｄを介して容量Ｃｔ４ａ乃至４ｄに一時的に蓄積さ
れ、ラッチ回路１４にラッチクロック２２を入力するタ
イミングを制御することにより、容量Ｃｔ４ａ乃至４ｄ
のうちの任意の容量Ｃｔから前記一時的に蓄積された信
号を取り出すことができるので、直接画素を指定して、
水平方向、垂直方向共に、信号を読みだすことができ
る。

【００２８】図５は、上記エリアセンサ３０と同様の構
成を持つエリアセンサ３１を含むビデオシステム５０の
概略構成を示すブロック図である。エリアセンサ３１
は、画素構成が、水平方向１２８０画素、垂直方向９６
０画素の１２２８８００画素から成る点においてエリア
センサ３０とは異なる。即ち、エリアセンサ３１は１２
２８８００個の基本回路７を有する。この１２２８８０
０画素は、テレビジョンフォーマットであるＮＴＳＣフ
ォーマットを水平方向６４０画素、垂直方向４８０画素
とした場合の４倍の画素サイズである。

【００２９】図５のビデオシステムは、エリアセンサ３
１の他に、ビデオデコーダ３２、ビデオアンプ３３、メ
モリ３４、ＣＰＵ（中央処理装置）３５、およびコンピ
ュータバス３６から構成されている。

【００３０】ビデオデコーダ３２は、エリアセンサ３１
が出力した信号をビデオ信号に変換する。ビデオアンプ
３３は、ビデオデコーダ３２が出力したビデオ信号を増
幅して外部に出力する。メモリ３４は、エリアセンサ３
１が出力した信号を蓄積する。ＣＰＵ３５は、本ビデオ
システム５０の上記各構成要素の動作を制御する。

【００３１】次に、図６を参照して、エリアセンサ３１
からＮＴＳＣフォーマットに準じた信号を取り出す場合
の動作を説明する。

【００３２】図６（ａ）は、エリアセンサ３１の画素構
成を示す図であり、同図（ｂ）は、その一部拡大図であ
る。このエリアセンサ３１からＮＴＳＣフォーマットに
準じた信号を取り出すために、ＣＰＵ３５は、エリアセ
ンサ３１を構成する全ての画素から４回のシーケンスに
分けて信号を読み出すように、エリアセンサ３１の垂直
駆動回路およびラッチ回路を制御する。

【００３３】即ち、ＣＰＵ３５は、エリアセンサ３１の
水平駆動回路にＮＴＳＣフォーマットの標準の２倍の速
さでクロックを入力し、該入力されたクロックの２回に
１回の割合でラッチクロックを入力する。このようにし
て、第１回目のシーケンスにおいては、読み出し回路か
ら、ａ１１，ａ１３，ａ１５，ａ１７，…，ａ（１，１
２７９）の各画素からの信号を出力した後に、垂直駆動
回路により、順次水平駆動線を１本飛ばしてスイッチ
し、ａ３１，ａ３３，ａ３５，ａ３７，…，ａ５１，
…，ａ（５，１２７９），…，ａ（９５９，１），…，
ａ（９５９，１２７９）の各画素からの信号を出力す
る。

【００３４】第２回目のシーケンスにおいては、同様
に、ａ１２，ａ１４，ａ１６，…，ａ（１，１２８
０），ａ３２，…，ａ（３，１２８０），…，ａ（９５
９，２），…，ａ（９５９，１２８０）の各画素からの
信号を出力する。

【００３５】第３回目のシーケンスにおいては、ａ２
１，ａ２３，…，ａ（２，１２７９），ａ４１，…，ａ
（４，１２７９），…，ａ（９６０，１），…，ａ（９
６０，１２７９）の各画素、第４回目のシーケンスにお
いては、ａ２２，ａ２４，…，ａ（２，１２８０），ａ
４２，…ａ（４，１２８０），…，ａ（９６０，２），
…，ａ（９６０，１２８０）の各画素からの信号を出力
する。

【００３６】このようにして、ＮＴＳＣフォーマットと
して必要な画素を取り出すシーケンスを４回繰り返すこ
とで、全ての画素からの信号を読み出すことになるが、
この際に、センサ３１の出力信号をそのままビデオデコ
ーダ３２に入力し、ビデオアンプ３３で増幅して出力す
ることにより、リアルタイムで不図示のモニタに動画像
を表示することができる。また、全ての画素からの信号
をメモリ３４に記憶することにより、１２８０×９６０
画素の高解像度の信号を記憶することもできる。

【００３７】また、第１回のシーケンスにおいて出力さ
れた信号を第４回のシーケンスが完了するまでメモリ３
４に保持し、次のシーケンスにおいて、新たにテレビフ
ォーマットに準じたデータ（ここでは６４０×４８０画
素）をビデオデコーダ３２に出力するようにすれば、動
画像を表示しながら、メモリ３４に記憶された全ての画
素からの信号を用いて高解像度の静止画像を表示するこ
とも可能となる。

【００３８】次に、図６に示すような画素構成を持つエ
リアセンサの任意の１部分から、ＮＴＳＣフォーマット
の水平方向６４０画素、垂直方向４８０画素の信号を取
り出す場合を説明する。

【００３９】例えば、図６に示すエリアセンサの左上部
１／４の部分から信号を取り出す場合には、第１回のシ
ーケンスにおいて、ａ１１，ａ１２，ａ１３，ａ１４，
…，ａ（１，６４０），ａ２１，ａ２２，…，ａ（２，
６４０），ａ３１，…，ａ（３，６４０），…，ａ（４
８０，１），…，ａ（４８０，６４０）の各画素からの
信号を出力する。

【００４０】第２回目のシーケンスにおいては、ａ
（１，６４１），ａ（１，６４２），ａ（１，６４
３），…，ａ（１，１２８０），ａ（２，６４１），ａ
（２，６４２），…，ａ（２，１２８０），…，ａ（４
８０，１），…，ａ（４８０，１２８０）の各画素から
の信号を出力する。

【００４１】第３回目のシーケンスにおいては、ａ（４
８１，１），ａ（４８１，２），ａ（４８１，３），
…，ａ（４８１，６４０），ａ（４８２，１），ａ（４
８２，２），…，ａ（４８２，６４０），ａ（４８３，
１），…，ａ（４８３，６４０），…，ａ（９６０，
１），…，ａ（９６０，６４０）の各画素、第４回目の
シーケンスにおいては、ａ（４８１，６４１），ａ（４
８１，６４２），ａ（４８１，６４３），…，ａ（４８
１，１２８０），ａ（４８２，６４１），…，ａ（４８
２，１２８０），…，ａ（９６０，６４１），…，ａ
（９６０，１２８０）の各画素からの信号を出力する。

【００４２】このようにして、ＮＴＳＣフォーマットと
して必要な画素を取り出すシーケンスを４回繰り返すこ
とで、全ての画素からの信号を読み出すことになるが、
この際に、センサ３１の出力信号をそのままビデオデコ
ーダ３２に入力し、ビデオアンプ３３で増幅して出力す
ることにより、リアルタイムで不図示のモニタに動画像
を表示することができる。また、全ての画素からの信号
をメモリ３４に記憶することにより、１２８０×９６０
画素の高解像度の信号を記憶することもできる。

【００４３】また、第１回のシーケンスにおいて出力さ
れた信号を第４回のシーケンスが完了するまでメモリ３
４に保持し、次のシーケンスにおいて、新たにテレビフ
ォーマットに準じたデータ（ここでは６４０×４８０画
素）をビデオデコーダ３２に出力するようにすれば、動
画像を表示しながら、メモリ３４に記憶された全ての画
素からの信号を用いて高解像度の静止画像を表示するこ
とも可能となる。

【００４４】

【発明の効果】以上、詳述したように、請求項１記載の
エリアセンサによれば、画素指定手段により、読み出し
手段が信号を読み出す画素が直接指定され、制御手段に
より、前記読み出し手段が前記エリアセンサの全ての画
素から信号を読み出す際に、前記画素指定手段が前記エ
リアセンサの全ての画素を水平方向、垂直方向共に任意
の回数のシーケンスに分割して指定するように制御され
るので、簡単な回路構成で且つ比較的低速な処理で、水
平、垂直の同期時間が定められたフォーマットの画像信
号を得ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例に係るエリアセンサの基本構
成を示す回路図である。

【図２】同エリアセンサの概略構成を示す回路図であ
る。

【図３】同エリアセンサの動作を説明するための模式図
である。

【図４】同エリアセンサの動作を説明するための模式図
である。

【図５】同エリアセンサを用いたビデオシステムの概略
構成を示すブロック図である。

【図６】同エリアセンサの画素構成を示す概念図であ
る。

【図７】従来のエリアセンサの概略構成を示す回路図で
ある。

【符号の説明】

５ バイポーラトランジスタ ７ 画素 １４ ラッチ回路 １２ 読み出し回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 各構成画素が出力する信号を読み出す読
   み出し手段を備えたエリアセンサにおいて、前記読み出
   し手段が信号を読み出す画素を直接指定する画素指定手
   段と、前記読み出し手段が前記エリアセンサの全ての画
   素から信号を読み出す際に、前記画素指定手段が前記エ
   リアセンサの全ての画素を水平方向、垂直方向共に任意
   の回数のシーケンスに分割して指定するように制御する
   制御手段を備えたことを特徴とするエリアセンサ。
2. 【請求項２】 前記制御手段は、前記画素指定手段が前
   記エリアセンサの全ての画素を水平方向、垂直方向共に
   任意の回数のシーケンスに分割して指定する際に、前記
   エリアセンサの構成画素を水平方向、垂直方向共に隣接
   する任意の個数の画素を飛び越して指定するように制御
   することを特徴とする請求項１記載のエリアセンサ。