JPH0423993B2 - - Google Patents

Info

Publication number
JPH0423993B2
JPH0423993B2 JP3203185A JP3203185A JPH0423993B2 JP H0423993 B2 JPH0423993 B2 JP H0423993B2 JP 3203185 A JP3203185 A JP 3203185A JP 3203185 A JP3203185 A JP 3203185A JP H0423993 B2 JPH0423993 B2 JP H0423993B2
Authority
JP
Japan
Prior art keywords
clock
memory
screen
buffer memory
video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP3203185A
Other languages
English (en)
Other versions
JPS61192185A (ja
Inventor
Kyoshi Imai
Kazumi Kawashima
Makoto Ishida
Junichiro Masaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3203185A priority Critical patent/JPS61192185A/ja
Publication of JPS61192185A publication Critical patent/JPS61192185A/ja
Publication of JPH0423993B2 publication Critical patent/JPH0423993B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Studio Circuits (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、画面の映像の一部に他の映像画面を
挿入することができる2画面テレビ受信機に関す
る。
従来の技術 まず、2画面テレビの概念図を第3図に示す。
これは、親画面301に子画面302を合成した
例である。
2画面テレビの主要な基本機能は次の2つであ
る。
(a) 合成映像と被合成映像の同期は互いに無関係
で、つまり、位相・周波数が異なるので、合成
映像の同期が被合成映像の同期(CRTの場合
は偏向同期信号)に合うよう時間軸合わせをす
る機能。
(b) 画面合成の際に合成画面を、元の大きさより
縮小する機能。
このような機能を、バツフアメモリと1フイー
ルドメモリを用いて具現した従来例がある。
この例を説明するために、まず、2画面テレビ
回路部の周辺回路との関係を、第2図で説明す
る。親(被合成)映像と子(合成)映像とを選択
して切替えるのが入力ビデオ切替回路部201で
ある。その入力は、例えば、複数のチユーナー・
VIF回路202,203や、他の映像機器204
(例えばVCR、デイスク、カメラ等)からのビデ
オ信号であり、その内の1つを親映像処理回路2
05と親同期分離回路部206に供給し、別の1
つを、子映像処理回路部207、子同期分離回路
部208に供給する。
2画面テレビ回路部1では、子映像処理回路2
07からの映像信号2を基本的には子同期分離回
路部208からの同期信号3でメモリに一度書き
込み、親同期分離回路部206からの同期信号4
でメモリから読み出すことにより合成用の映像信
号5を出力する。この映像信号5を出力信号切替
部209で親の映像処理回路部205からの親の
映像に合成し、親同期分離回路部206からの同
期信号により偏向されているCRT210に出力
する。
2画面テレビ回路部1の従来例について、信号
の流れに注目してブロツク図に示したのが第6図
である。2と5は第2図に対応しており、各々、
子映像信号入力と合成用の映像信号出力である。
401は水平走査分のバツフアメモリで、402
は、水平周期(以下、Hと略す)ごとに読み出
し・書き込みが可能な1フイールドメモリであ
る。
2画面テレビの主要な基本機能2について前述
したが、回路上の工夫としては、親と子の時間軸
合わせの際にメモリの書き込みと読み出しが全く
同時にはできないので、いかに時間関係を整理す
るかがポイントになる。
親画面301に対して子画面302の大きさが
縦、横ともに1/3の場合について第7図のタイミ
ング図を参照して説明する。まず、第7図aのよ
うに、バツフアメモリ401に子のH信号に合わ
せてデータを書き込む。ただし、縦方向1/3にす
るの3Hに1Hだけ書き込めばよい。バツフアメモ
リ401は1H分の容量しかないので、次の書き
込みまでに主記憶メモリであるフイールドメモリ
402にデータを送る(すなわち、バツフアメモ
リ401から読み出し、フイールドメモリ402
に書き込む)必要がある。そのタイミングとして
は、バツフアメモリ401が書き込み動作をして
おらず、かつ、フイールドメモリ402が読み出
し動作をしていない期間である。
フイールドメモリ402は第5cのように、画
面に子画面302を出力する期間、親のH信号に
合わせて、毎H期間読み出しを行なう。ただし、
横方向1/3に圧縮するためにフイールドメモリ4
02に書き込むときのほぼ3倍の速さで読み出
す。子画面302が出力されている期間、フイー
ルドメモリ402は余裕が少ないが、もし第7図
aのバツフアメモリ401の書き込みの期間を子
のH期間の3/4以下にすれば、第7図cのフイー
ルドメモリ402読み出し期間は、前述のように
約1/3で1/4H期間になり、フイールドメモリ40
2の読み出しと読み出しの間に、約3/4Hの余裕
ができる。つまり、この時間を利用して、バツフ
アメモリ401のデータを、フイールドメモリ4
02に送ることが出来る。
発明が解決しようとする問題点 ところが上記従来例には次のような問題点があ
る。
すなわち、主記憶メモリであるフイールドメモ
リ402として読み出し速度の速いものが要求さ
れる。第7図cのように、主記憶メモリからの読
み出しの段階でH方向の圧縮を行なうためであ
る。
高速の主記憶メモリは、高価になるため、容量
を減らすために、1フレームのデータを蓄積する
のではなく、その半分の1フイールドのメモリと
している。しかし、これは、子画面302の静止
画像時に大きな画質劣化になる。すなわち、動画
のときは常に主記憶メモリの内容が、更新されて
いるので問題はないが、静止画時、つまり主記憶
メモリへのデータ書き込みを止め、くり返しフイ
ールドメモリ402の内容を読む時は、偶フイー
ルドと奇フイールドの内容が等しいわけで垂直解
像度は半分になつてしまう。ある文字情報を静止
画にして書き取ろうとすれば読めないといつた不
都合がある。
問題点を解決するための手段 本発明の2画面テレビ受信機では、合成用映像
信号入力をまず、画素ごとに読み出し.書き込み
可能な1フレームメモリに入力し、次に、水平周
期ごとに読み出し・書き込み可能な水平期間分の
バツフアメモリを介して、被合成映像信号に合成
する映像信号として出力するようにするものであ
る。
作 用 かかる構成によれば、主記憶メモリである1フ
レームメモリではH方向のデータ圧縮を行なつて
おらず、後のバツフアメモリで行なつているた
め、主記憶メモリの動作速度を下げることができ
る。すなわち主記憶メモリとして、安価のものを
使用できる。バツフアメモリは、動作が単純な
上、容量も少ないので、コストに占める割合は小
さい。結局、主記憶メモリ容量を1フイールドの
倍の1フレームにしても、システム全体のコスト
は従来の方法に比して安くできる。又、主記憶メ
モリは1フレーム分を有しているので、静止画時
の画質劣化も生じない。
実施例 以下、本発明の一実施例の2画面テレビ受信機
について、第1図を参照し、説明する。この図
は、第2図の2画面テレビ回路部1に対応する。
子映像信号は2から入力され、画素ごとに読み
書き可能なフレームメモリ101に入力される。
その出力は水平周期ごとに読み書き可能なバツフ
アメモリ102に伝えられる。バツフアメモリ出
力は合成用映像信号として出力される。
フレームメモリ101への書き込みはクロツク
発生回路部(1)106により制御され、読み出しは
クロツク発生回路部(2)107により制御される。
前者の制御出力を第1のクロツク110、後者の
制御出力を第2のクロツク111とする。バツフ
アメモリ102,103の書き込みは第2のクロ
ツク111で行なわれ、読み出しはクロツク発生
回路(3)108の出力である第3のクロツク112
により制御される。バツフアメモリの読出終了検
出回路部109は第3のクロツク112を計数
し、バツフアメモリの読み出し終了を検出したと
きに出力113を発生する。バツフアメモリ10
2からのデータを合成用映像信号として出力す
る。
次に、子画面302の大きさが親画面301に
対して縦、横ともに1/3の場合についての動作を、
第4図、第5図を参照し説明する。
第6図aは第1のクロツク110の出力タイミ
ング図である。子のH信号の範囲内でフレームメ
モリ101への書き込みを行なつていることを示
す。3H期間に1回しか書き込んでいないのは、
縦方向を1/3にするので間引いているからである。
第1のクロツク110は、子映像信号2を標本化
するので、子のH信号3に同期していることが要
求される。標本数に相当する周期のクロツクが第
4図aの期間出力される。
一方、バツフアメモリ102,103の読み出
しを制御する第3のクロツク112は、親のH信
号4に同期している必要があり、かつ、親のH信
号4の範囲内で出力される。画面左端に子画面3
02を出力するとすれば、第4図eのように親の
H信号4の左端の方で第3のクロツク112が出
力される。その出力期間は、第1のクロツク11
1によるフレームメモリ101の書き込み期間の
1/3に圧縮されている。つまり、書き込みクロツ
クである第1のクロツク110に対して読み出し
のクロツクである第3のクロツク112の周期は
原理的には1/3になる。
読出終了検出回路部109からは第4図dのよ
うに出力113が出力され、クロツク発生回路部
(2)107に入力されていて、第2のクロツク11
1の出力を開始させる。その出力期間を第4図b
に示す。
第1のクロツク110と第2のクロツク111
との関係について、第4図a,bのPの期間を拡
大した第5図g,hで説明する。図に示すよう
に、第1のクロツク110と第2のクロツク11
1の周期は等しくQであり、位相は180度異なる。
そして、周期Qの前半分でフレームメモリ101
の書き込み動作を、後半分で読み出し動作を、
各々するものとする。すなわち、フレームメモリ
101の読み書きは交互に行なわれるので、第4
図a,bのように第1のクロツク110の出力期
間と第2のクロツク111の出力期間が重なつて
も差しつかえない。eの読出終了検出出力113
があつた時点から、1H分のデータを読み出す。
読み出したデータはバツフアメモリ102に書
き込む。この様子を第6図cに示す。バツフアメ
モリ102の読み出し期間はeのように限定され
ている。そして、読み終えた後のバツフアメモリ
のデータを書き変えようというのが、基本的な考
え方である。
発明の効果 本発明の2画面テレビ受信機によれば、フレー
ムメモリとして画素ごとに読み書き可能なものを
用いる為、H信号単位で見ると書き込みは子のH
信号に、読み出しは親のH信号に、それぞれ合わ
せることができる。後置バツフアメモリでは画素
レベルでの同期合わせとH方向のデータ出力期間
の圧縮を行なう。
従来例と、本発明との比較をすると、子画面の
H方向の出力期間をThとし、1Hあたりの画素数
(標本数)をn個とし、又、メモリの読み込みと
書き込みとの周期は等しくTcであるとする。従
来例では、フイールドメモリから、Thの間に、
n個のデータを読み出すときが最も高速で、Tc
=Th/nである。
本発明では、フレームメモリの読み出しと、書
き込みの期間が重なつているときが最も高速で、
3×Thの期間に、n個のデータの読み出しと、
n個のデータの書き込みを行なうので、Tc=(3
×Th)/(n×2)=(1.5×Th)/nとなる。
つまり、本発明の主記憶メモリは、従来例より、
1.5倍遅いものを使用できる。ここで、具体数値
を代入してみると、Thは、子画面データの書き
込み期間を0.75Hとすると、その1/3である。n
は、画素ではあるが、ここでは、画面上の実際の
画素のことではなく、メモリに入出力するデータ
の単位として考えている。
カラー映像信号をメモリに蓄積する場合、メモ
リ容量削減のため、輝度と色差の信号に分離する
のが一般的であり、又、各々の標本化速度を、こ
のような用途では4:1にするのが通常である。
このため、輝度と、色差のデータの速度を合わす
ため、メモリに入れる前にデータ合成を行なう。
この時点でのHあたりの単位データ数をnと考え
ている。2のn乗に選ぶのがメモリ構成上得策で
あり、画質との兼ね合いにより、n=64とする。
こうすると、従来例のTcは248nsecとなり、本発
明のTcは372nsecとなる。
この差が、コストに大きく影響するのは、次の
事情による。デイジタルRAMとしてスタテイツ
クRAMと、ダイナミツクRAMの2種類が一般
的である。動作速度は前者が高速で後者は低速で
あり、その境界は、現在の技術では250nsec程度
である。従来例の主記憶メモリに要求される動作
速度は、設計余裕を考えると、スタテイツク
RAMを使用せざるを得ない。一方、本発明では
従来例より1.5倍遅くてもよいので、ダイナミツ
クRAMを主記憶メモリとして十分に使用でき
る。単位容量あたりのメモリコストを比較する
と、ダイナミツクRAMはその記憶方式の簡便さ
によりメモリ内の回路規模が大巾に小さく、スタ
テイツクRAMに比して1/4程度である。
つまり、主記憶メモリを、従来の倍の1フレー
ムの容量にして、静止画像の画質向上をしても、
システム全体の価格は、従来例に比して低く押え
ることができ、実用上、きわめて有利なものであ
る。
【図面の簡単な説明】
第1図は本発明の一実施例における2画面テレ
ビ受信機の主要部分のブロツク図、第2図は2画
面テレビ受信機全体のブロツク図、第3図は2画
面テレビ受信機の概念図、第4図と第5図は本発
明の一実施例における2画面テレビ受信機の動作
タイミング図、第6図は従来の2画面テレビ受信
機の主要部分のブロツク図、第7図は従来の2画
面テレビ受信機の動作タイミング図である。 1……2画面テレビ回路部、2……合成側映像
信号入力端子、3……合成側映像の水平同期信号
入力端子、4……被合成側映像の水平同期信号入
力端子、5……合成用映像信号出力端子、101
……フレームメモリ、102……バツフアメモ
リ、106……クロツク発生回路部(1)、107…
…クロツク発生回路部(2)、108……クロツク発
生回路部(3)、109……読出終了検出回路部、1
10……第1のクロツク、111……第2のクロ
ツク、112……第3のクロツク、113……読
出終了検出出力。

Claims (1)

  1. 【特許請求の範囲】 1 画面の一部に他の映像画面を合成可能な2画
    面テレビ受信機であつて、 入力される合成側映像信号を画素ごとに読み出
    し・書き込み可能な1フレームメモリと、 この1フレームメモリから読み出された前記合
    成側映像信号を水平周期ごとに読み出し・書き込
    み可能な水平期間分のバツフアメモリとを備え、 前記1フレームメモリへの書き込みは前記合成
    側映像信号の水平周期信号に同期した第1のクロ
    ツクで行い、前記1フレームメモリの読み出しは
    前記第1のクロツクと同周期で位相の180度異な
    る第2のクロツクで、被合成側映像の水平周期に
    合わせて行い、 前記バツフアメモリへの書き込みは前記被合成
    側映像の水平周期信号に同期させた前記第2のク
    ロツクで行い、 前記バツフアメモリの読み出しは前記被合成側
    映像の水平同期信号に同期させた、前記第1のク
    ロツクより短い周期の第3のクロツクでそれぞれ
    行うクロツク制御手段とを有することを特徴とす
    る2画面テレビ受信機。 2 バツフアメモリの読み出し終了を検出する手
    段を有し、前記検出出力により前記バツフアメモ
    リへの書き込みを開始することを特徴とする特許
    請求の範囲第1項記載の2画面テレビ受信機。
JP3203185A 1985-02-20 1985-02-20 2画面テレビ受信機 Granted JPS61192185A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3203185A JPS61192185A (ja) 1985-02-20 1985-02-20 2画面テレビ受信機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3203185A JPS61192185A (ja) 1985-02-20 1985-02-20 2画面テレビ受信機

Publications (2)

Publication Number Publication Date
JPS61192185A JPS61192185A (ja) 1986-08-26
JPH0423993B2 true JPH0423993B2 (ja) 1992-04-23

Family

ID=12347496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3203185A Granted JPS61192185A (ja) 1985-02-20 1985-02-20 2画面テレビ受信機

Country Status (1)

Country Link
JP (1) JPS61192185A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5211219A (en) * 1990-07-31 1993-05-18 Daikin Industries, Ltd. Air conditioner
JP2624411B2 (ja) * 1991-10-15 1997-06-25 松下電器産業株式会社 光加熱装置

Also Published As

Publication number Publication date
JPS61192185A (ja) 1986-08-26

Similar Documents

Publication Publication Date Title
US4249213A (en) Picture-in-picture television receiver
US5045939A (en) Apparatus utilizing motion detector for converting a maximum motion portion of a wide screen tv signal to a normal screen tv signal
JP2880168B2 (ja) 拡大表示可能な映像信号処理回路
US4768095A (en) Apparatus for processing image
KR100194922B1 (ko) 화면비 변환장치
JP2577926B2 (ja) 画像データの書き込み及び読み出し方法
US4797743A (en) Video memory control device
JPH0423993B2 (ja)
JPS62181A (ja) 映像処理装置
JPH0515348B2 (ja)
US7880784B2 (en) Arrangement for generating a 3D video signal
JP3613893B2 (ja) 画像処理装置および処理方法
KR100331797B1 (ko) 디지털 티브이의 메모리 제어 장치
JPH0515349B2 (ja)
US5045944A (en) Video signal generating circuit for use in video tape recorder and television receiver
US5457475A (en) Image display control apparatus
JP2916149B2 (ja) 映像信号の縮小表示回路
KR100237918B1 (ko) 피디피 텔레비젼의 적응적인 블랭크 신호 발생장치
JP2548017B2 (ja) 倍速変換装置
JP2599045B2 (ja) 垂直方向拡大回路
JPS6223507B2 (ja)
JPH0990920A (ja) 映像信号変換装置
JP2532688B2 (ja) 二画面テレビ
JPS61258582A (ja) テレビジヨン受信機
JPH03287299A (ja) 画像拡大縮小装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term