JPS61192185A

JPS61192185A - ２画面テレビ受信機

Info

Publication number: JPS61192185A
Application number: JP3203185A
Authority: JP
Inventors: Kiyoshi Imai; 今井　浄; Kazumi Kawashima; 河島　和美; Makoto Ishida; 誠石田; Junichiro Masaki; 正木　淳一郎
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1985-02-20
Filing date: 1985-02-20
Publication date: 1986-08-26
Also published as: JPH0423993B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、画面の映像の一部に他の映像画面を挿入する
ことができる２画面テレビ受信機に関する。

従来の技術まず、２画面テレビの概念図を第３図に示す。

これは、親画面３ｏ１に子画面３０２を合成した例であ
る。

２画面テレビの主要な基本機能に次の２つである。

（＆）合成映像と被合成映像の同期は互いに無関係で、
つまり、位相・周波数が異なるので、合成映像の同期が
被合成映像の同期（ＣＲＴの場合ほ偏向同期信号）に合
うよう時間軸合わせをする機能。

（ｂ）　　画面合成の際に合成画面を、元の大きさより
縮小する機能。

このような機能を、バッファメモリと１フイールドメモ
リを用いて具現した従来例がある。

この例を説明するために、まず、２画面テレビ回路部の
周辺回路との関係を、第２図で説明する。

親（被合成）映像と子（合成）映像とを選択して切替え
るのが入力ビデオ切替回路部２０１である。

その入力は、例えば、複数のチューナー・ＶＩＰ回路２
０２．２０３や、他の映像機器２ｏ４（例えばＶＣＲ，
ディスク、カメラ等）からのビデオ信号であり、その内
の１つを親映像処理回路２０５と親同期分離回路部２０
６に供給し、別の１つを、子映像処理回路部２０７、子
同期分離回路部２０８に供給する。

２画面テレビ回路部１では、子映像処理回路２０了から
の映像信号２を基本的には子同期分離回路部２０８から
の同期信号３でメモリに一度書き込み、親同期分離回路
部２０６からの同期信号４でメモリから読み出すことに
より合成用の映像信号６を出力する。この映像信号６を
出力信号切替部２０９で親の映像処理回路部２０６から
の親の映像に合成し、親同期分離回路部２０６からの同
期信号により偏向されているＣＲＴ２１０に出力する。

２画面テレビ回路部１の従来例について、信号の流れに
注目してブロック図に示したのが第６図である。２と６
ｒｉ第２図に対応しており、各々、子映像信号入力と合
成用の映像信号出力である。

４０１は水平走査分のバッファメモリで、４０２は、水
平周期（以下、Ｈと略す）ごとに読み出し・書き込みが
可能な１フイールドメモリである。

２画面テレビの主要な基本機能２について前述したが、
回路上の工夫としでに、親と子の時間軸合わせの際にメ
モリの書き込みと読み出しが全く同時にはできないので
、いかに時間関係を整理するかがポイントになる。

親画面３０１に対して子画面３０２の大きさが縦、横と
もに晃の場合について第７図のタイミング図を参照して
説明する。まず、第７図ａのように、バッファメモＩＪ
　４０１に子のＨ信号に合わせてデータを書き込む。た
だし、縦方向猶にするの３Ｈに１Ｈだけ書き込めばよい
。バッファメモリ４０１は１Ｈ分の容量しかないので、
次の書き込みまでに主記憶メモリであるフィールドメモ
リ４０２にデータを送る（すなわち、バッファメモリ４
０１から読み出し、フィールドメモリ４０２に書き込む
）必要がある。そのタイミングとしては、バッファメモ
リ４０１が書き込み動作をしておらず、かつ、フィール
ドメモリ４０２が読み出し動作をしていない期間である
。

フィールドメモリ４０２ｉ第６図Ｃのように、画面に子
画面３０２を出力する期間、親のＨ信号に合わせて、毎
Ｈ期間読み出しを行なう。ただし、横方向μに圧縮する
ためにフィールドメモ１７４０２に書き込むときのほぼ
３倍の速さで読み出す。子画面３０２が出力されている
期間、フィールドメモ１Ｊ４０２ｉ余裕が少ないが、も
し第７図ａのバッファメモリ４０１の書き込みの期間を
子のＨ期間の％以下にすれば、第７図Ｃのフィールドメ
モリ４０２読み出し期間に、前述のように約晃でＡＨ期
間になり、フィールドメモリ４０２の読み出しと読み出
しの間に、約％Ｈの余裕ができる。つまり、この時間を
利用して、バッファメモリ４０１のデータを、フィール
ドメモリ４０２に送ることが出来る。

発明が解決しようとする問題点ところが上記従来例には次のような問題点がある。

すなわち、主記憶メモリであるフィールドメモＩＪ４０
２として読み出し速度の速いものが要求される。第７図
Ｃのように、主記憶メモリからの読み出しの段階でＨ方
向の圧縮を行なうためである。

高速の主記憶メモリー、高価になるため、容量を減らす
ために、１フレームのデータを蓄積スるのではなく、そ
の半分の１フイールドのメモリとしている。しかし、こ
れは、子画面３０２の静止画像時に大きな画質劣化にな
る。すなわち、動画のときは常に主記憶メモリの内容が
、・更新されているので問題がないが、静止画時、つま
り主記憶メモリへのデータ書き込みを止め、くり返しフ
ィールドメモリ４０２の内容を読む時は、偶フィールド
と奇フィールドの内容が等しいわけで垂直解像度に半分
になってしまう。ある文字情報を静止画にして書き取ろ
うとすれば読めないといった不都合がある。

間＠焦を解決するだめの手段本発明の２画面テレビ受信機では、合成用映像信号入力
をまず、画素ごとに読み出し・書き込み可能な１フレー
ムメモリに入力し、次に、水平周期ごとに読み出し・書
き込み可能な水平期間分のバッファメモリヲ介して、被
合成映像信号に合成する映像信号として出力するように
するものである。

作用かかる構成によれば、主記憶メモリである１フレームメ
モリでｉＨ力方向データ圧縮を行なっておらず、後のバ
ッファメモリで行なっているため、主記憶メモリの動作
速度を下げることができる。

すなわち主記憶メモリとして、安価なものを使用できる
。バッファメモリは、動作が単純な上、容量も少ないの
で、コストに占める割合は小さい。

結局、主記憶メモリ容量を１フイールドの倍の１フレー
ムにしても、システム全体のコストは従来の方法に比し
て安くできる。又、主記憶メモリは１フレ一ム分を有し
ているので、静止画時の画質劣化も生じない。

実施例以下、本発明の一実施例の２画面テレビ受信機について
、第１図を参照し、説明する。この図は、第２図の２画
面テレビ回路部１に対応する。

子映像信号は２から入力され、画素ごとに読み書き可能
なフレームメモリ１０１に入力される。

その出力は水平周期ごとに読み書き可能なバッファメモ
リ１０２に伝えられる。バッファメモリ出力に合成用映
像信号として出力される。

フレームメモリ１０１への書き込みはクロック発生回路
部（１）１０６により制御され、読み出しはクロック発
生回路部（Ｊ１０７により制御される。

前者の制御出力を第１のクロツク１１ｏ１後者の制御出
力を第２のクロック１１１とする。バッファメモリ１０
２，１０３の書き込みは第２のクロック１１１で行なわ
れ、読み出しはクロック発生回路部（′４１０８の出力
である第３のクロック１１２により制御される。バッフ
ァメモリの読出終了検出回路部１０９は第３のクロック
１１２を計数し、バッファメモリの読み出し終了を検出
したときに出力１１３″ｆ：発生する。バッファメモリ
１０２からのデータを合成用映像信号として出力する。

次に、子画面３０２の大きさが親画面３０１に対して縦
、横ともに狛の場合についての動作を、第４図、第６図
を参照し説明する。

第６因ａは第１のクロック１１０の出力タイミング図で
ある。子のＨ信号の範囲内でフレームメモリ１０１への
書き込みを行なっていることを示す。３Ｈ期間に１回し
か書き込んでいないのは、縦方向を猶にするので間引い
ているからである。

第１のクロック１１０は、子映像信号２を標本化するの
で、子のＨ信号３に同期していることが要求される。標
本数に相当する周期のクロックが第４因ａの期間出力さ
れる。

一方、バッファメモリ１０２，１０３の読み出しを制御
する第３のクロック１１２は、親のＨ信号４に同期して
いる必要があり、かつ、親のＨ信号４の範囲内で出力さ
れる。画面左端に子画面３０２を出力するとすれば、第
４図ｅのように親のＨ信号４の左端の方で第３のクロッ
ク１１２が出力される。その出力期間は、第１のタロツ
ク１１１によるフレームメモリ１０１の書き込み期間の
発に圧縮されている。つまり、書き込みクロックである
第１のクロック１１０に対して読み出しのクロックであ
る第３のクロック１１２の周期は原理的には見になる。

読出終了検出回路部１０９からは第４因ａのように出力
１１３が出力され、クロック発生回路部（２）１０７に
入力されていて、第２のりＯ−）り１１１の出力を開始
させる。その出力期間を第４図すに示す。

第１のクロック１１０と第２のクロック１１１との関係
について、第４図ａ、ｂのＰの期間を拡大した第６図ｇ
、ｈで説明する。図に示すように、第１のクロック１１
０と第２のクロック１１１の周期は等しくＱであり、位
相は１８０度異なる。

そして、周期Ｑの前半分でフレームメモリ１０１の書き
込み動作を、後半分で読み出し動作を、各々するものと
する。すなわち、フレームメモリ１０１の読み書きは交
互に行なわれるので、第４図ａ、ｂのように第１のクロ
ック１１０の出力期間と第２のクロック１１１の出力期
間が重なっても差しつかえない。θの読出終了検出出力
１１３があった時点から、１Ｈ分のデータを読み出す。

読み出したデータはバッファメモＩＪ１０２に書き込む
。この様子を第６図Ｃに示す。バッファメモリ１０２の
読み出し期間はｅのように限定されている。そして、読
み終えた後のバッファメモリのデータを書き変えようと
いうのが、基本的な考え方である。

発明の効果本発明の２画面テレビ受信機によれば、フレームメモリ
として画素ごとに読み書き可能なものを用いる為、Ｈ信
号単位で見ると書き込みは子のＨ信号に、読み出しは親
のＨ信号に、それぞれ合わせることができる。後置バッ
ファメモリでは画素レベルでの同期合わせとＨ方向のデ
ータ出力期間の圧縮を行なう。

従来例と、本発明との比較をすると、子画面のＨ方向の
出力期間ｉＴｈとし、１Ｈあたりの画素数（標本数）を
ｎ個とし、又、メモリの読み込みと書き込みとの周期は
等しく　Ｔｃであるとする。従来例では、フィールドメ
モリから、　　Ｔｈ０間に、ｎ個のデータを読み出すと
きが最も高速で、Ｔｃ＝Ｔｈ／ｎである。

本発明では、フレームメモリの読み出しと、書き込みの
期間が重なっているときが最も高速で、３　Ｘ　Ｔｈの
期間に、ｎ個のデータの読み出しと、ｎ個のデータの書
き込みを行なうので、Ｔｃ　＝　（３ＸＴｈ　）／　（
ｎＸ２　）＝（１，５Ｘ　Ｔｈ　）／ｎとなる。

つまり、本発明の主記憶メモリは、従来例より、１．６
倍遅いものを使用できる。ここで、具体数値上代入して
みると、Ｔｈは、子画面データの書き込み期間ｉ　０，
７５　Ｈとすると、その見である。ｎは、画素ではある
が、ここでは、画面上の実際の画素のことではなく、メ
モリに入出力するデータの単位として考えている。

カラー映像信号をメモリに蓄積する場合、メモリ容量削
減のため、輝度と色差の信号に分離するのが一般的であ
り、又、各々の標本化速度を、このような用途では４：
１にするのが通常である。

このため、輝度と、色差のデータの速度を合わすため、
メモリに入れる前にデータ合成を行なう。

この時点でのＨあたりの単位データ数をｎと考えている
。２のｎ乗に選ぶのがメモリ構成上得策であり、画質と
の兼ね合いにより、ｎ＝６４とする。

こうすると、従来例のＴｃは２４８　ｎ５ｅｃとなり、
本発明のＴｃは３７２　ｎ５６Ｑとなる。

この差が、コストに大きく影響するのは、次の事情によ
る。ディジタルＲＡＭとしてスタティックＲＡＭと、ダ
イナミックＲＡＭの２種類が一般的である。動作速度は
前者が高速で後者は低速であり、その境界は、現在の技
術では２５０１８ｅｌＯ程度である。従来例の主記憶メ
モリに要求される動作速度は、設計余裕を考えると、ス
タティックＦＩＡＭｔ−使用せざるを得ない。一方、本
発明では従来例より１．６倍遅くて゛もよいので、ダイ
ナミックＲムＭを主記憶メモリとして十分に使用できる
。

単位容量あたりのメモリコストを比較すると、ダイナミ
ックＲＡＭはその記憶方式の簡便さによりメモリ内の回
路規模が大巾に小さく、スタティックＲ五Ｍに比してＡ
程度である。

つまり、主記憶メモリを、従来の倍の１フレームの容量
にして、静止画像の画質向上をしても、システム全体の
価格は、従来例に比して低く押えることができ、実用上
、きわめて有利なものである。

【図面の簡単な説明】

第１図は本発明の一実施例における２画面テレビ受信機
の主要部分のブロック図、第２図は２画面テレビ受信機
全体のブロック図、第３図は２画面テレビ受信機の概念
図、第４図と第６図は木発明の一実施例における２画面
テレビ受信機の動作タイミング図、第６図は従来の２画
面テレビ受信機の主要部分のブロック図、第７図は従来
の２画面テレビ受信機の動作タイミング図である。１・・・・・・２画面テレビ回路部、２・・・・・・合
成側映像信号入力端子、３・・・・・・合成側映像の水
平同期信号入力端子、４・・・・・・被合成側映像の水
平同期信号入力端子、６・・・・・・合成用映像信号出
力端子、１ｏ１・・・・・・フレームメモ１ハ　１０２
・・・・・・バッファメモ１ハ１０６・・・・・・クロ
ック発生回路部（１）、１０７・・・・・・クロック発
生回路部（２，１ｏｓ・・・・・・クロック発生回路部
（３）、１０９・・・・・・読出終了検出回路部、１１
０・・・・・・第１のクロック、１１１・・・・・・第
２のクロック、１１２・・・・・・第３のクロック、１
１３・・・・・・読出終了検出出力。代理人の氏名　弁理士　中　尾　敏　男−１１名第１図第２図第５図

Claims

【特許請求の範囲】

（１）画素ごとに読み出し・書き込み可能な１フレーム
メモリと、水平周期ごとに読み出し・書き込み可能な水
平期間分のバッファメモリと、合成側映像の水平同期信
号に同期した第１のクロックと、この第１のクロックに
対して位相が１８０度異なる第２のクロックと、被合成
側映像の水平同期信号に同期した第３のクロックとを各
々発生する回路と、前記フレームメモリへの書き込みは
上記合成側映像の水平同期に合わせて第１のクロックで
行ない、前記フレームメモリの読み出しは被合成側映像
の水平同期に合わせて第２のクロックで行ない、前記バ
ッファメモリの読み出し・書き込みは被合成側映像の水
平同期に合わせ、書き込みは第２のクロックで読み出し
は第３のクロックで各々行なうクロック制御手段とを有
することを特徴とする２画面テレビ受信機。
（２）バッファメモリの読み出し終了を検出する手段を
有し、前記検出出力により前記バッファメモリへの書き
込みを開始することを特徴とする特許請求の範囲第１項
記載の２画面テレビ受信機。