JPS6221380A - 二画面テレビ受信機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、画面の映像の一部に、他の映像画を挿入する
ことが出来るテレビジョン受像機に関するものである。

従来の技術 二画面テレビの概念図を第６図に示す。これは親画面５
０１に、子画面５０２を合成した例である。二画面テレ
ビの主要な基本機能は次の２つである。

（＆）合成映像と被合成映像の同期は互いに無関係で、
つまり、位相１周波数が異なるので合成映像の同期が、
被合成映像の同期（ＣＲＴの場合、偏向同期信号）に合
うよう時間軸合わせをする機能。

（ｂ）　　画面合成の際、合成画面を、元の大きさより
縮小する機能。

この様な機能をバッファメモリと１フイールド・メモリ
を用いて具現化した従来例がある。（例えば特公昭６５
−３９４７２号公報参照）この例を説明するために、ま
ず、二画面テレビ回路部の周辺回路との関係を、第４図
で説明する。

親（被合成）映像と、子（合成）映像とを選択し、切替
えるのが入力ビデオ切替回路部４０１である。

その入力は、例えば、複数のチューナー・ＶｉＦ回路４
０２．４０３や、他の映像機器４０４（例えばＶＣＲ、
ディスク、カメラ等）からのビデオ信号であり、その内
の１つを親の映像処理回路４０５、親の同期分離回路部
４０６に供給し、別の１つを、子の映像処理回路部４０
７、子の同期分離回路部４０８に供給する。二画面テレ
ビ回路部１では、子の映像処理回路４０７からの映像信
号（端子２より入力される）を基本的には、子の同期分
離回路部４０８からの同期信号（端子３より入力される
）で、メモリに、一度書き込み、親の同期分離回路部４
０６からの同期信号（端子４より入力される）で、メモ
リから読み出すことにより、端子６より合成用の映像信
号を出力する。

この映像信号を、出力信号切替部４０９で親の映像処理
回路部４０６からの親の映像に合成してやり、親の同期
分離回路部４０６からの同期信号により偏向されている
ＣＲＴ４１０に出力する。二画面テレビ回路部１の従来
例について、信号の流れに注目してブロック図にしたの
が第６図である。

２と５は第４図に対応しており、各々、子の映像信号入
力端子、合成用の映像信号出力端子である。

６０１は、水平走査分のバッファメモリで、６０２は、
水平周期（以下、Ｈと略す。）ごとに読み出し・書き込
みが可能な１フイールドメモリである。

二画面テレビの主要な基本機能２つにつイテ、前述した
が、回路上の工夫としては、親と子の時間軸合わせの際
、メモリの書き込みと、読み出しは、全く同時にはでき
ないので、いかに、時間関係を整理するかがポイントに
なる。親画面５０１に対し、子画面５０２の大きさが、
縦発×横猶の場合について第７図のタイミング図を参照
して説明する。まず、第７図ａのように、バッファメモ
リ６０１に、子のＨに合わせて、データを書き込む。

ただし、縦方向６にするので、３Ｈに１Ｈだけ書き込め
ば良い。バッファメモリ６０１は、１Ｈ分の容量しかな
いので、次の書き込みまでに、主記憶メモリであるフィ
ールドメモリ６０２にデータを送る（すなわち、バッフ
ァメモリ６０１から読み出し、フィールドメモリ６０２
に書き込む）必要がある。そのタイミングとしては、バ
ッファメモＩ７６０１が書き込み動作をしておらず、か
つ、フィールドメモリ６０２が読み出し動作をしていな
い期間である。フィールドメモＩＪ　ｅ　Ｏ２は第７図
Ｃのように、画面に子画面５０２を出力する期間、親の
Ｈに合わせて、毎Ｈ１読み出しを行なう。

ただし、横力向−に圧縮するため、フィールドメモリ６
０２に書き込むときの、はぼ、３倍の速さで読みだす。

子画面５０２が出力されている期間、フィールドメモリ
６０２は、暇が少ないが、もし第７図１のバッファメモ
１７６０１の書込みの期間を、子のＨのへ以下すれば第
７図Ｃのフィールドメモリ６０２の読み出し期間は、前
述のように、約−で、−×Ｈになり、フィールドメモリ
６０２の読み出しと読み出しの間に、約予１Ｈの暇がで
きる。つまり、この時間を利用して、バッファメモリ６
０１のデータを、フィールドメモリ６０２に送ることが
出来る。

発明が解決しようとする問題点 上記従来例には次の３つの問題点がある。

（１）画面の周辺の情報を子画面５０２に映せない問題
がある。理想としては、親画面５０１と子画面＋５０２
の情報表示域を等しくしたい。そのとき必要な子画面情
報のＨ内すンプル期間を考える。水平周期のうち、情報
が実際にのっている期間は０．８３５　Ｈ程度である。

その内、テレビ受信機の特性により、９割を画面に表示
しているとしたら、 ０．８３５　ＨＸ　Ｏ，９＝　０．７５　Ｈとなる。従
来方式でも、親と子とのＨ期間の絶体値が等しければ、
子のＨのへのデータが扱かえるので問題ない。しかし、
実際は、子画面の映像信号源の映像機器４０４の中には
、動作によっては、かなり、正規のＨｌつまり約６３．
５μｓｅｃとは、ずれているものがあるので、子のＨが
親のＨｊ：りも長い時でも十分安全に、第７図Ｃで説明
したフィールドメモＩＪ　６０２の読み出し・書き込み
の関係を守るには、子画面情報のＨ内すンプル期間を０
．７５　Ｈより、相当短かい期間に設計しなければなら
ない。この為、画面の左右の情報が切れてしまい、特に
、切れた所に文字情報がある時など、不都合が大きい。

（２）主記憶メモリであるフィールドメモリ６０２とし
て読み出し速度の速いものが要求される。

これは、第７図Ｃのように、主記憶メモリからの読み出
しの段階で、Ｈ方向の圧縮を行なうためである。高速の
主記憶メモリは、高価になるので、容量を減らすために
、１フレームのデータを蓄積するのではなく、その半分
の１フイールドメモリとしている。しかし、これは、子
画面５０２の静止画像時に、大きな画質劣化になる。す
なわち、動画のときは常に主記憶メモリの内容が更新さ
れているので問題がないが、静止画時、つまり主記憶メ
モリへのデータ書き込みを止め、くり返し、フィールド
メモリ６０２の内容を読む時、偶フィールドと奇フィー
ルドの内容が等しいわけで、垂直解像度は半分になって
しまう。ある文字情報を静止画にして書き取ろうとした
ら、読めないといった不都合がある。

（３）倍スキャンの対応が出来ない。

親の水平周期信号が６３・６μｓｅｃ　の半分の周期、
即ち、これを倍スキャンと呼ぶとすると、従来方式では
第７図のＣが倍になるから子画面は第５図の６０２の様
にはならず第８図の８０２゜８０３の様に同一の内容で
縦長の子画面が２つ出てしまうことになり、不都合であ
る。

問題点を解決するための手段 本発明の二面面テレビ受信機は、合成用映像信号入力を
まず、画素ごとに読み出し、書き込み可能な１フレーム
メモリに入れ、次に、水平周期と同期した信号で読み出
し、書き込み可能な一水千期間分のシフトレジスター２
組を介し、一方のシフトレジスターに書き込みを行って
いる間は他方のシフトレジスターから読み出し、これを
交互に行なって、被合成映像信号に合成する映像信号と
して出力するものである。

作用 前述の３つの問題に分けて述べる。

問題（１）に対して、シフトレジスター二組を交互に読
み書きするものであり、子画面のＨ内のデータを原理的
には全て取り込むことが出来、画面の周辺情報が切れる
ことはない。

問題点（２）に対して、主記憶メモリである１フレーム
メモリでは、Ｈ方向のデータ圧縮を行なっておらずあと
のシフトレジスターで行なっているため、主記憶メモリ
の動作速度を下げることが出来る。即ち、主記憶メモリ
として安価なものを使用出来る。シフトレジスターは動
作が単純な上、容量も少ないのでコストに占める割合が
小さい。

結局、主記憶メモリ容量を１フイールドの倍の１フレー
ムにしても、システム全体のコストは、従来の方法に比
して安価に実現出来る。又、主記憶メモリは、１フレー
ム分持っているので、静止画時の画質劣化を生じない。

問題（３）に対して、２つのシフトレジスターの一方を
読み出しながらこのシフトレジスターの出力は合成用映
像信号として使用するとともにこのシフトレジスターの
入力にもどしており又、他方のシフトレジスターはこの
期間メモリからのデータを書き込んでおり、これを交互
に繰り返すため水平の周波数が２倍になっても合成用映
像信号出力にはデータのミスが全く発生しない。

実施例 以下、本発明の一実施例の二面面テレビ受信機について
、第１図を参照し説明する。この図は第４図の二面面テ
レビ回路部１に対応する。子の映像信号は第４図の端子
２から入力される。この端子２をもう少し詳しく示した
のが第１図のＸ、　Ｙ。

Ｚ信号を入力しているところの映像信号入力端子１０１
．１０２，１０３である。ここで、Ｘ、Ｙ。

Ｚの映像信号は原色信号のＲ，Ｇ、Ｂ信号でも、色差信
号のＲ−Ｙ、Ｂ−Ｙ、Ｙでも良い。一般にメモリ容量を
少なくする意味で色差信号を用いた方が有利であろう。

ここに入力された映像信号はアナログ−デジタル変換回
路１Ｑ４，１０５，１０６に入力され、６ビツトのデジ
タル信号に変換される。これらのデジタル信号はマルチ
プレクサ−１０了に入力され、時系列的にＸ、Ｙ、Ｚの
各々のデジタル信号を処理しデータラッチ１０Ｂに次々
とラッチしながら画素ごとに書き込み・読み出し可能な
フレームメモリ１０９へ入力される。フレームメモリ１
０９の出力はデータラッチ１１０で受け、水平周期ごと
に読み書き可能なシフトレジスター１１４か、シフトレ
ジスター１１６かに切換回路１１２及び切換回路１１３
又は切換回路１１５を経て伝えられる。シフトレジスタ
ー１１４゜１１６の出力は切換回路１１７を通ってデー
タラッチ１１８を介してデマルチプレクサ−１１９に入
力され、時系列信号をＸ、Ｙ、Ｚのデジタル信号に変換
し、デジタル・アナログ変換部１２ｏ。

１２１．１２２でアナログ信号に戻して端子１２４゜１
２５．１２６よシｘ、ｙ、ｚなる合成用映像信号を得る
。即ち、これが第４図の端子６にあられれる出力映像信
号に相当する。

又、切換回路１１７の出力は切換回路１１３及び切換回
路１１６を介してシフトレジスター１１４又は１１６へ
再び入力される。この第１図のブロック１１１の部分を
もう少し詳細に示したのが第２図であり、第１図の切換
回路１１２に相当するのが２１０であり、切換回路１１
３に相当するのが２１３、切換回路１１６に相当するの
が２１４゜シフトレジスタ１１４に相当するのがシフト
レジスタ２１了、シフトレジスタ１１６に相当するのが
シフトレジスタ２１８、切換回路１１７に相当するのが
２２７、データ・ラッチ１１８に相当するのがデータ・
ラッチ２２９である。

第１図において、フレームメモリ１０９への書き込みク
ロックはクロック発生回路部１２７により作られ、フレ
ームメモリ１０９からのデータ読み出しクロックはクロ
ック発生回路部１２８により作られる。又、クロック発
生回路部１２８の出カバシフトレジスター１１４、シフ
トレジスター１１６の書き込みクロックとして使用し、
シフトレジスター１１４、シフトレジスター１１６の読
み出しクロックは、クロック発生回路部１２９より得る
。第２図においてＷＣＫが第１図のクロック発生回路部
１２８の出力クロックであり、第２図においてＲＣＫが
第１図のクロック発生回路部１２９の出力クロックであ
る。

先づ、第４図において親の同期分離回路部４０６の水平
同期信号が１５．７５　ＫＨｚ　　の場合について説明
する。第３図に第２図の動作タイミング波を示す。ここ
で、Ｈｐは通常の水平同期信号（１５，７５ＫＨｚ　）
　、　Ｈｐｗはその倍の水平同期信号（ｓ　ｏ、ｒｓ　
ＫＨｚ　）を示し、人Ｒｐはシフトレジスター２１７の
読み出し用ゲート信号、人Ｗｐ　　はシフトレジスター
２１７の書き込み用ゲート信号で、ＢＲｐ　　はシフト
レジスター２１８の読み出し用ゲート信号、ＢＷｐ　　
はシフトレジスター２１８の書き込み用ゲート信号、Ａ
ＢＳＷは切換回路２１ｏ１切換回路２１３、切換回路２
１４、切換回路２２７０制御信号である。

先づ、水平同期信号が１５・７５　ＫＨｚ　　の場合を
ノーマルスキャンと呼ぶと第３図の（１）〔ノーマルス
キャン時〕に示す様なタイミング波形を第２図の各々の
端子に入力する。ここで切換回路２１０〜切換回路２２
７がａ側になっている場合、データラッチ１１０よりの
信号２０６は切換回路２１０のａ側、即ち、データバス
２１２を介し、切換回路２１４のＣ１即ちバス２１６を
介してシフトレジスター２１８へ入力される。この時シ
フトレジスター２１８の書き込みパルスＢＷｐがＨ°と
なり書き込みクロックＷＣＫをアンドゲート２２２及び
オア・ゲート２２４を介しライン２３２に書き込みクロ
ックを入力する。この後、シフトレジスター２１７の読
み出しパルスムＲｐがＨ”となり、アンドゲート２１９
及びオアゲート２２３を介し、読み出しクロックＲＣＫ
がライン２３１へ出力され、シフトレジスタ２１７の内
容をバス２２５及び切換回路２２７を介しバス２２８よ
りデータラッチ２２９へ出力される。次に、人ＢＳＷで
切換回路２１０〜切換回路２２７をｂ側にする。

前と同様にして、今度はシフトレジスタ２１７に書き込
み、シフトレジスタ２１８から読み出す。

この様に交互にシフトレジスタ２１７及び２１８に書き
込み及び読み出しをするので全くデータが欠けることが
ないことがわかる。

次に水平同期信号が１５．７５Ｈ２の倍、即ち３０．５
ＫＨｚ　　の場合について説明する。この場合をダブル
・スキャンと呼ぶことにする。第３図の（２）〔ダブル
スキャン時〕のタイミングチャートに示す様に各々のシ
フトレジスター２１７　、２１８の書き込み、読み出し
制御を行なう。水平方向の情報量は１５．７５　ＫＨｚ
　　の場合と同一であるから書き込み時間は１６．７５
　ＫＨｚ　　の場合と同じ時間必要である。切換回路２
１０〜切換回路２２７の切り換え信号人ＢＳＷをノーマ
ルスキャンのＨｐ　と同一相関関係でＨｐｗの２Ｈに１
回切り換えを行なう。

先づ、＠’Ｊ回と同様切換回路２１０〜切換回路２２７
がａ側になっている場合について説明する。

Ｂｗｐ　でシフトレジスター２１８に書き込みをする一
方、Ｈｐｗの“Ｈ”時に２回ムＲｐによりシフトレジス
ター２１了を読み出す。ここで、読み出し出力はバス２
２８より切換回路２１３を介して、又シフトレジスタ２
１７の入力となっているために、同一データを読み出せ
る。ここでシフトレジスター２１７，２１８は共に１Ｈ
分の容量を持つものとする。次に、ムＢＳＷで切換回路
２１０〜切換回路２２７をｂ側に切り換えて、シフトレ
ジスター２１７に書き込みを行ないながら、シフトレジ
スター２１８をＨｐｗの”Ｈ”時に続けて２回読み出す
。これを交互に繰り返すとダブルスキャン時でもデータ
が欠けることなく正常な合成用映像信号が得られる。又
、ダブルスキャン時でも、ノーマルスキャン時と同一の
フレームメモリで良く、コスト的に安価なメモリを使用
してフレームメモリを構成することが可能である。

発明の効果 本発明の二画面テレビ受信機は、フレームメモリとして
、画素ごとに読み書き可能なものを用いる為Ｈ単位で見
ると、書き込みは子のＨ１読み出しは親のＨに、それぞ
れ、合わせることができる。

後置バッファメモリでは、画素レベルでの同期合わせと
、Ｈ方向のデータ出力期間の圧縮を行なう。

その効果を、発明が解決しようとする問題点の項で述べ
た３つの問題点に対応させて述べる。

（１）子画面情報の周辺切れに対して。

本発明の回路では、子画面信号の書き込み期間の制限は
、フレームメモリの、隣合うＨの読み出し期間が重なっ
た場合に生じる。子のＨと親の■が等しければ、Ｈ期間
全てのデータを書き込むことが可能である。子のＨに対
し、親のＨの周期が、相対的に小さくなるにつれ、書き
込み可能な期間は短かくなるが、書き込み期間を、前述
の計算により０．７５Ｈとした場合、Ｈあたり２５％の
相対誤差の余裕があり、十分である。したがって子画面
情報の周辺切れは生じない。なお、本発明の回路によれ
ば、子画面情報の読み出し期間は、書き込み期間と１＝
１の所まで可変にできる。したがって、子画面の大きさ
は、最大、親画面の大きさにまで、任意に設定でき、説
明中周いた縦′／３×横−に限定するものではない。

（２）主記憶メモリの読み書き速度の間厘について。

従来例と、本発明との比較をする。子画面のＨ方向の出
力期間を’ｒｈとし、Ｈあたりの画素数（標本数）をｎ
個とし、又、メモリの読み込みと書き込みとの周期は等
しくＴ。であるとする。従来例では、フィールドメモリ
から、Ｔｈ０間に、ｎ個のデータを読み出すときが、最
も高速で、Ｔ（Ｈ＝　Ｔｈ＋　ｎである。本発明では、
フレームメモリの読み出しと、書き込みの期間が重なっ
ているときが、最も高速で、３×Ｔｈの期間に、ｎ個の
データの読み出しと、ｎ個のデータの書き込みを行なう
ので、 Ｔｃ＝３　ｘ　Ｔｈ＋−ｎ÷２：１．５ＸＴｈ−＋ｎ　
　となる。

つまり、本発明の主記憶メモリは、従来例より、１．５
倍、遅いものを使用できる。ここで、具体数値を代入し
てみる。Ｔｈは、子画面データの書き込み期間を０．７
５Ｈとすると、その見である。ｎは、画素ではあるが、
ここでは、画面上の実際の画素のことではなく、メモリ
に入出力するデータの単位として考えている。カラー映
像信号をメモリに蓄積する場合、メモリ容量削減のため
、輝度と色差の信号に分離するのが一般的であり、又、
各々の標本化速度を、このような用途では４：１にする
のが通常である。このため、輝度と、色差のデータの速
度を合わすため、メモリに入れる前にデータ合成を行な
う。この時点でのＨあたりの単位データ数をｎと考えて
いる。２のｎ乗に選ぶのがメモリ構成上、得策であり、
画質との兼ね合いにより、ｎ＝６４とする。こうするど
、従来例のＴ０＝　２４８　ｎ５ａｃ 本発明のＴＯ＝　３７２　ｎ５６０ この差が、コストに大きく影響するのは、次の事情によ
る。ディジタルＲＡＭとしてスタティックＲＡＭと、ダ
イナミック１’？ＡＭの２種類が一般的である。動作速
度は前者が高速で後者は低速であり、その境界は、現在
の技術では２５０　ｎ５６ｃ　程度である。従来例の主
記憶メモリに要求される動作速度は、設計余裕を考える
と、スタティックＲＡＭを使用せざるを得ない。一方、
本発明では、従来例よ９１．５倍遅くても良いのでダイ
ナミックＲＡＭを主記憶メモリとして、十分に使用でき
る。

単位容量あたりのメモリコストを比較するとダイナミッ
クＲＡＭは、その記憶方式の簡便さにより、メモリ内の
回路規模が、大巾に小さく、スタティックＲＡＭに比し
て、４程度である。つ１す、主記憶メモリを、従来の倍
の１フレームの容量にして、静止画像の画質向上をして
も、システム全体の価格は、従来例に比して低く押える
ことができ、実用上、きわめて有利なものである。

（３）倍スキャンの対応について 本発明の回路では、前述の説明にある様に倍スキヤン時
、読み出し、書き込みタイミングを変えることにより倍
スキヤン時でも正常に子画面を出すことが出来る。

又、ここに示したシフトレジスターＡ、Ｂは何もシフト
レジスターに限定するものでな（ＲＡＭの様なメモリを
使用しても良いことは言うまでもない。

【図面の簡単な説明】

第１図は本発明の一実施例における二面面テレビ受信機
のブロック図、第２図は第１図のブロック１１１の詳細
を示す回路図、第３図は第２図の動作説明のためのタイ
ミング図、第４図は二面面テレビ受信機全体のブロック
図、第６図は二面面テレビの概念図、第６図は従来の二
面面テレビの主要ブロック図、第７図は従来の二面面テ
レビの動作タイミング図、第８図従来の二面面テレビの
倍スキヤン時の概念図である。 １・・・・・・二側面テレビ回路部、２・・・・・・合
成側映像信号入力端子、３・・・・・・合成側映像の水
平同期信号入力端子、４・・・・・・被合成側映像の水
平同期信号入力端子、６・・・・・・合成用映像信号出
力端子、１０４〜１０６−・・・・・アナログ・デジタ
ル変換部、１ｏ７・・・・・・マルチ・プレクサー、１
０８，１１０，１１８゜２２９・・・・・・データ・ラ
ッチ、１ｏ９・・・・・フレームメモリ、１１２，１１
３，１１５，１１７・・・・・・切換回路、２１０　、
２１３　、２１４　、２２７−＝・・・切換回路、１１
４．１１６　　・・・・シフトレジスター（１Ｈメモリ
）２１７　、２１８・・・・・・シフトレジスター（Ｉ
Ｈメモリ）、１１９・・・・・・デ・マルチプレクサ−
１１２０〜１２２−・・・・・デジタル・アナログ変換
部、２１９〜２２２・・・・・・アンド・ゲート、２２
３，２２４・山・・オア９ゲート、４０２．４０３・・
・・・・チューナ、ＶｉＦ回路部、４０４・・・・・・
映像機器、４０１・・・・・・入力ビデオ切換回路部、
４０５・・・・・・親の映像処理回路部、４０６・・・
・・・親の同期分離回路部、４０７・・・・・・子の映
像処理回路部、４０８・・・・・・子の同期分離回路部
、４０９・・・・・・出力信号切替部、４１０・・・・
・・ＣＲＴ。 ５０１．８０１−、、−・・親画面、５０２，８０２，
８０３・・・・・・子画面。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名８　
×　　　ト　　　Ｎ ｒに 、＋　　　　コ　　（ζχ 稔　　　　総笑毫　　〜　１゜ 、Ｇ 区　　　　　　　　　　　　　　　　〒鷲 （”’）　　　　　　　　　　　　　　−、第４図 区　　　　　　　　　　　　　　　　　　　　　区Ｃさ 派　　　　　　　　　　　　　　　　　　　法ｄ、、ｚ
　　　　　（＋） 法

Claims (1)

【特許請求の範囲】
1. 画素ごとに読み出し・書き込み可能な１フレームメモリ
   と、水平周期ごとに読み出し・書き込み可能な水平期間
   分のバッファメモリ２組とを持ち、合成側映像の水平同
   期信号に同期した第１のクロックと、第１のクロックに
   対し位相が１８０度異なる第２のクロックと、被合成側
   映像の水平同期信号に同期した第３のクロックとを、各
   々発生する回路を持ち、前記フレームメモリへの書き込
   みは、合成側映像の水平同期に合わせて、第１のクロッ
   クで行ない、前記フレームメモリの読み出しは、被合成
   側映像の水平同期に合わせて、第２のクロックで行なう
   とともに、前記二組のバッファメモリの読み出し・書き
   込みは、被合成側映像の水平同期に合わせて交互に切り
   替え、書き込みは、第２のクロック、読み出しは、第３
   のクロックで行なう回路と、バッファメモリの読み出し
   を、被合成映像の水平同期期間中に、一度行なうか、二
   度行なうかの、切換回路を備えたことを特徴とする二画
   面テレビ受信機。