JP3613893B2 - 画像処理装置および処理方法 - Google Patents
画像処理装置および処理方法 Download PDFInfo
- Publication number
- JP3613893B2 JP3613893B2 JP17556296A JP17556296A JP3613893B2 JP 3613893 B2 JP3613893 B2 JP 3613893B2 JP 17556296 A JP17556296 A JP 17556296A JP 17556296 A JP17556296 A JP 17556296A JP 3613893 B2 JP3613893 B2 JP 3613893B2
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- signal
- read
- child
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Studio Circuits (AREA)
Description
【発明の属する技術分野】
この発明は、例えば放送局などにおける特殊効果装置,テレビジョンセット,あるいはビデオテープレコーダにおいて、同一画面に、親画面に対する子画面を任意の画サイズおよび位置に表示させる際の、同期の追い越しが生じないような画像処理装置および処理方法に関する。
【0002】
【従来の技術】
従来でも、テレビジョンセットにおいて本来の画面である親画面に対して、親画面と同期の異なる子画面を同時に表示させる、所謂ピクチャ・アンド・ピクチャ(以下、ピクチャ・アンド・ピクチャと称する)を行うテレビジョンセットが存在していた。
【0003】
例えば、チャンネルAが受信され画面表示がなされているテレビジョンセットにおいて、これと並行して、チャンネルBを受信しチャンネルAの画面と同時に表示する。図5は、このピクチャ・アンド・ピクチャの表示の一例を示す。このように、テレビジョンセットの画面100が分割され、チャンネルAによる親画面101とチャンネルBによる子画面102とがそれぞれ表示される。この場合、画面の分割の割合に応じて水平方向について圧縮され表示がなされる。例えば、画面100が均等に分割される場合、親画面101および子画面102のそれぞれに対して、水平方向について1画素毎に間引きが行われる。なお、垂直方向については、通常のサイズである。従来においては、画面100におけるこれら親画面101および子画面102の分割の割合は、例えば1:1といったように固定とされていた。
【0004】
このようなピクチャ・アンド・ピクチャを行うようなテレビジョンセットにおいて、子画面102の画像データは、フィールドメモリに書き込まれる。そして、このフィールドメモリから画像データが読み出され、親画面101の画像データの同期に基づいて、画面100への表示がなされる。この際、子画面102の画像データの同期が親画面101の同期と一致していれば、親画面101および子画面102の表示に際して何ら問題は生じない。
【0005】
ところが、この例のように、親画面101および子画面102とは、互いに別チャンネルである場合があり、この場合には、両者の同期に若干のずれが生じる可能性がある。条件によっては、子画面102の表示において、この同期のずれによってフィールドメモリに対する画像データの書き込みを読み出しが追い越してしまうという事態が生じる。
【0006】
この追い越しが生じると、子画面102において過去の画像が混在して表示されてしまう。これは、特に動きを伴った映像の表示の際に、著しい画像障害となる。さらに、通常、親画面101および子画面102との間の同期のずれは僅かであるため、この追い越しによる画像障害は、一度発生したら当分解消されることはない。
【0007】
そこで、ピクチャ・アンド・ピクチャが可能なテレビジョンセットにおいて、追い越し検出を行い追い越しを解消するような対策がとられている。図6は、従来技術による、この追い越し検出回路を含む画像処理装置の構成の一例を示す。端子110に対して子画面102を形成する子映像信号が供給される。この子映像信号は、同期発生回路111に供給されると共に、フィールドメモリ112およびフィールドメモリ113に供給される。
【0008】
同期発生回路111において、供給された子映像信号から水平同期信号,垂直同期信号などの同期信号が抽出される。そして、この同期信号に基づき、ライト側メモリコントロール信号wctl,ライト側フィールド切り換え信号wfcng,およびライト側追い越し検出用パルスwdetが生成される。信号wctlは、子映像信号の走査に対応して生成されるラインアドレスカウントであり、この信号wctlに基づきメモリ112および113の一方がアドレス制御され、子映像信号のメモリ112および113の一方に対する書き込みが行われる。この信号wctlは、後述する信号wfcngによって切り換えられるスイッチ回路114の選択に基づき、メモリ112または113に対して供給される。
【0009】
信号wfcngは、子映像信号のフィールドに対応して生成される信号で、例えば子映像信号の奇数および偶数フィールドの期間で、図7Aに示されるようにそれぞれ‘H’および‘L’とされ、スイッチ回路114の切り換えを制御する。すなわち、この信号wfcngの制御によってスイッチ回路114がフィールド毎に切り換えられ、メモリ112および113に対する信号wctlの供給が制御される。
【0010】
パルスwdetは、図7Bに示されるように、子映像信号における1フレームの開始位置から数H、例えば3Hの間‘H’とされるパルスである。このパルスwdetは、後述する重なり検出回路115に供給される。
【0011】
端子110から供給された子映像信号は、信号wfcngに基づくスイッチ回路114の切り換えによって信号wctlの供給を選択されたメモリ112または113に対して、信号wctlに基づきフィールド毎に書き込まれる。これらメモリ112または113に書き込まれた映像信号は、後述するスイッチ回路116によってメモリ112または113を選択され供給される、リード側メモリコントロール信号rctlに基づき読み出される。読み出された子映像信号は、スイッチ回路117の一方の選択入力端に供給される。
【0012】
端子120から親画面101を形成する親映像信号が供給される。この親映像信号は、同期発生回路121に供給されると共に、ラインメモリ122に供給される。ラインメモリ122に供給された親映像信号は、後述する同期発生回路122において生成された同期信号に基づき、水平方向に圧縮される。例えばアドレス制御により1画素毎に間引きされることによって、水平方向に1/2に圧縮される。水平圧縮された親映像信号は、スイッチ回路117の他方の選択入力端に供給される。このスイッチ回路117は、画面100における親画面101および子画面102の割合に対応したタイミングで切り換えられ、子画像信号および親画像信号とが同一画面上に表示されるピクチャ・アンド・ピクチャ映像信号とされ出力端124に導出される。
【0013】
同期発生回路121において、供給された親映像信号から、水平同期信号,垂直同期信号などの同期信号が抽出される。そして、この同期信号に基づき、リード側メモリコントロール信号rctl,リード側フィールド切り換え信号rfcng,リード側追い越し検出用パルスrdet,信号oedet1,および信号oedet2が生成される。
【0014】
パルスrdetは、図7Cに示されるように、親映像信号の1フレームの開始位置から、例えば1Hの間‘H’とされるパルスである。このパルスrdetは、重なり検出回路115に供給される。
【0015】
信号rctlは、スイッチ回路116を介してメモリ112または113に対して供給され、これらメモリ112および113からの子映像信号の読み出しを制御する。信号oedet1および信号oedet2は、図7Dおよび図7Eに示されるように、親映像信号におけるフィールドに対応して互いに逆の関係で‘H’および‘L’が入れ替わる。‘H’状態でフィールドメモリ112が、‘L’状態でフィールドメモリ113が選択される。そして、子映像信号の読み出しを制御するための信号rctlが選択されたメモリに対して供給されることにより、メモリ112または113からの子映像信号の読み出しが行われる。
【0016】
信号oedet1および信号oedet2は、後述する重なり検出回路115から供給される制御信号に基づき切り換えられるスイッチ回路123により選択され、スイッチ回路116の制御信号とされる。
【0017】
重なり検出回路115において、供給されたパルスwdetおよびrdetの重なり検出が行われる。パルスwdetおよびrdetが重なったとされた場合、追い越しが生じる可能性が高いと判断される。
【0018】
最初、パルスwdetおよびrdetが重なっておらず追い越しが生じていない場合には、スイッチ回路123によって、例えば信号oedet1が選択される。この選択された信号oedet1は、信号rfcngとしてスイッチ回路116の切り換えを制御する。この例では、追い越しが生じていない場合には、スイッチ回路116においてフィールドメモリ112側が選択される。すると、同期発生回路121から供給された信号rctlがメモリ112に対して供給され、メモリ112から子映像信号が読み出される。この読み出しは、例えば読み出しの際のアドレス制御により、水平方向に1画素毎の間引きを行うことによってなされる。
【0019】
若し、子映像信号と親映像信号との同期がずれていた場合、上述したように、メモリ112への子映像信号の書き込みに対してメモリ112からの子映像信号の読み出しの追い越しが生じる可能性がある。このピクチャ・アンド・ピクチャにおいては、画像の垂直方向の圧縮は行われないため、1フィールド分の画像信号のメモリ112および113への書き込み速度は、それぞれの入力信号における垂直周波数となる。それに対して、メモリ112または113からの読み出し速度は、同期変換する側、すなわち、親映像信号の垂直周波数だけに依存する。
【0020】
メモリ113において、書き込み速度が子映像信号の垂直周波数に、読み出し速度が親映像信号の垂直周波数にそれぞれ依存するため、特定の条件の下で、上述したような、書込みに対する読み出しの追い越しが生じる。例えば親映像信号および子映像信号とが共に60Hzシステムの場合には、書き込み側と読み出し側との垂直周波数が僅かに異なり、書き込みの開始タイミングと読み出しの開始タイミングとがほぼ重なった場合に追い越しが発生する。
【0021】
そこで、図7に示されるように、1フレーム毎に、書き込み側では3H程度の幅を有するパルスwdet(図7B)、読み出し側では1H程度の幅を有するパルスrdet(図7C)をそれぞれ生成し、重なり検出回路115においてこれらパルスwdetおよびパルスrdetとの重なりを検出する。これらのパルスが重なった場合、追い越しが発生するおそれが高いとされ、重なり検出回路5からスイッチ回路123に対して制御信号が供給される。この制御信号に基づきスイッチ回路123が切り換えられ、信号oedet2が信号rfcngとされる。すると、この信号rfcngに基づき、通常とは反対側のフィールドメモリから子映像信号を読み出すように制御される。これにより、追い越しが回避される。
【0022】
【発明が解決しようとする課題】
上述のピクチャ・アンド・ピクチャ表示では、子画面102の表示は、画面100に対して固定の比率で水平方向に対して圧縮されており、不自然な画面となっていた。そこで、現在、例えばピクチャ・アンド・ピクチャ表示が可能なテレビジョンセットにおいて、子画面102の画サイズおよび表示位置を任意に設定できることが求められている。
【0023】
しかしながら、上述した従来技術では、子画面102の、画サイズの垂直および水平方向での変更および表示位置との任意の設定を行い、同時に子映像信号の親映像信号に対する同期の乗り換えをするような場合、追い越しを発生する全てのケースを検出することができない。図8は、この場合の、フィールドメモリ112および113における、ラインアドレスカウントおよび書き込みまたは読み出しの対象フィールドとの関係を示す。なお、ラインアドレスカウントを示す図8Aおよび図8Cは、縦軸が読み出されるラインアドレスを表す。
【0024】
ライト側では、図8Bに示されるような信号wfcngに基づく対象フィールドにおいて、図8Aに示されるようなラインアドレスカウント(信号wctl)に基づき子映像信号の書き込みがなされる。それに対して、リード側では、図8Dに示されるような信号rfcngに基づく対象フィールドにおいて、図8Cに示されるようなラインアドレスカウント(信号rctl)で以て子映像信号の読み出しが書き込みより短い期間でなされる。さらに、この読み出し期間の長さは、子画面102の垂直方向の画サイズによって変化し、開始位置は、表示位置によって変化する。
【0025】
その結果、図9に示されるように、リード側アドレスカウント(信号rctl)とライト側アドレスカウント(信号wctl)とが交差する点aにおいて追い越しが発生し、期間bでは現在のフィールドデータが読み出され、期間cでは過去のフィールドデータが読み出される。このように、書き込みと読み出しとを同じフィールドメモリに対してアクセスすることによって行っていると、画サイズや表示位置によっては追い越しが発生する可能性がある。
【0026】
この追い越しは、上述の図6に示される追い越し検出回路では、殆どのケースで検出できず、画面上では、例えば動画であれば、子画面102において現在と過去の場面が切り替わり、部分的に1フィールド前の表示がなされ、見苦しい画面となってしまうという問題点があった。
【0027】
したがって、この発明の目的は、ピクチャ・アンド・ピクチャ表示を行う場合に、子画面の、画サイズの変換および表示位置とを任意に変更しても、フィールドメモリにおける読み出しの書き込みに対する追い越しが起こらないような画像処理装置および処理方法を提供することにある。
【0028】
【課題を解決するための手段】
この発明は、上述した課題を解決するために、親映像信号と子映像信号とが供給されると共に、子映像信号が書き込まれる第1および第2のフィールドメモリと、これらのフィールドメモリから読み出された子映像信号および親映像信号を切り換える切り換え手段とを有し、親映像信号に同期した所定タイミングで行われる子映像信号の読み出しを子映像信号の書き込みに対して短期間で行うことにより親映像信号に基づき表示される親画面画像に対して子画面画像を任意の画サイズで表示する画像処理装置において、第1および第2のフィールドメモリに対する書き込みアドレスを制御する書き込みアドレス制御信号であって、子映像信号に同期した書き込みアドレス制御信号を生成すると共に、書き込みアドレス制御信号をフィールド毎に切り換えるための書き込み側切り換え信号を生成する書き込み側制御信号生成手段と、書き込み側制御信号生成手段からの書き込み側切り換え信号により制御され、書き込みアドレス制御信号を第1および第2のフィールドメモリに選択的に供給するための第1の切り換え手段と、親映像信号に同期した読み出しアドレス制御信号であって、第1および第2のフィールドメモリに対する読み出しアドレスを制御する読み出しアドレス制御信号を生成する第1の読み出し側制御信号生成手段と、第1の読み出し側制御信号生成手段からの読み出しアドレス情報に先立って出力される子画面映像信号の読み出し開始位置信号を検出する読み出し開始位置検出手段と、読み出し開始位置検出手段により読み出し開始位置信号が検出されるときに書き込み側切り換え信号により切り換えが指示されるフィールドメモリとは異なるフィールドメモリへの切り換えを示す読み出し側切り換え信号を生成する第2の読み出し側制御信号生成手段と、第2の読み出し側制御信号生成手段からの読み出し側切り換え信号により制御され、第1の読み出し側制御信号生成手段からの読み出しアドレス制御信号を第1および第2のフィールドメモリに選択的に供給するための第2の切り換え手段とを備えることを特徴とする画像処理装置である。
【0029】
また、この発明は、上述した課題を解決するために、親映像信号と子映像信号とが供給されると共に、子映像信号が書き込まれる第1および第2のフィールドメモリを有し、これらのフィールドメモリから読み出された子映像信号および親映像信号を切り換えると共に、親映像信号に同期した所定タイミングで行われる子映像信号の読み出しを子映像信号の書き込みに対して短期間で行うことにより親映像信号に基づき表示される親画面画像に対して子画面画像を任意の画サイズで表示する画像処理方法において、第1および第2のフィールドメモリに対する子映像信号の書き込みアドレスを制御する書き込みアドレス制御信号を、子映像信号に同期したタイミングで第1および第2のフィールドメモリに選択的に供給するための第1の切り換えのステップと、第1および第2のフィールドメモリに対する子映像信号の読み出しアドレスを制御する読み出しアドレス制御信号に先立って出力される子映像信号の読み出し開始位置信号を検出するステップと、読み出し開始位置信号が検出されたときに書き込み側切り換え信号により切り換えが指示されるフィールドメモリとは異なるフィールドメモリを選択して読み出しアドレス制御信号を供給する第2の切り換えのステップとを備えることを特徴とする画像処理方法である。
【0030】
上述したように、この発明は、第1および第2のフィールドメモリから子映像信号がフィールド毎に読み出されるタイミングで書き込み側フィールドメモリ切り換え信号をラッチし、このラッチ出力で以て、読み出し側フィールドメモリコントロール信号を第1および第2のフィールドメモリのうち何方に供給するかを選択するようにされているため、書き込み側と読み出し側とで常に異なったフィールドメモリに対してアクセスするようにできる。
【0031】
【発明の実施の形態】
以下、この発明の実施の一形態について説明する。この発明においては、ライト側フィールド切り換え信号wfcngを読み出しスタートパルスrstatでラッチした信号を、リード側のフィールド切り換え信号rfcngとして使用する。
【0032】
図1は、この発明による画像処理装置が適用されたテレビジョンセットにおける親画面および子画面の表示の例を示す。ユーザは、テレビジョンセット30に対して、親画面として表示したいチャンネルを指定し、画面31に表示させる。そして、子画面36として表示させたいチャンネルを別途指定し、同時に、子画面36がテレビジョンセットの有効画面に対して占める大きさおよび子画面が表示される位置とを、所定の方法で以て指定する。ユーザは、例えば赤外線によってモニタ30の赤外線受光器35に対して赤外線変調されたコマンドを送信するモートコントローラ32によって、この設定を行う。
【0033】
コントローラ32において、モードキー33および方向キー34との操作の組み合わせで以て、所定のコマンドをモニタ30に対して送信することができる。ユーザがモードキー33によって子画面36の表示を行うことを指定すると、子画面36を表示させたい画面範囲を指定するように、例えば画面31に枠線が表示される。このとき、初期設定を画面31全域としてもよい。ユーザは、方向キー34およびモードキー33とを操作し子画面36を表示させる範囲、すなわち、画サイズおよび表示位置とを指示する。この指示がモニタ30に受信され、オリジナル画像の範囲がモニタ31に対して示されると共に、この範囲に基づき子画面36の水平方向および垂直方向の画サイズNおよびMが例えば画素数やライン数で以てそれぞれ得られる。また、同時に子画面36の画面31に対する表示位置情報が得られる。これら画サイズおよび表示位置情報は、子画面36の設定情報として例えば所定のメモリに記憶される。
【0034】
図2は、この発明が適用された画像処理装置の構成の一例を示す。端子1に対して子画面36を形成するための子映像信号が供給される。この子映像信号は、同期発生回路2に供給されると共に、フィールドメモリ3およびフィールドメモリ4に供給される。同期発生回路2において、供給された子映像信号から水平同期信号,垂直同期信号などの同期信号が抽出される。そして、これらの同期信号に基づき、ライト側メモリコントロール信号wctlおよびライト側フィールド切り換え信号wfcngが生成される。
【0035】
信号wctlは、子映像信号の走査に対応して生成されるラインアドレスカウントであり、この信号wctlに基づきメモリ3または4がアドレス制御され、これらメモリ3または4に対する子映像信号の書き込みが行われる。この信号wctlは、後述する信号wfcngによって切り換えられるスイッチ回路5による選択に基づき、メモリ3または4に対して供給される。
【0036】
信号wfcngは、子映像信号のフィールドに対応して生成される信号で、例えば子映像信号の奇数および偶数フィールドの期間で、図3Aに示されるようにそれぞれ‘H’および‘L’とされ、スイッチ回路5の切り換えを制御する。すなわち、この信号wfcngの制御によってスイッチ回路5がフィールド毎に切り換えられ、信号wctlのメモリ3および4に対する供給が制御される。それにより、子映像信号の書き込みをメモリ3および4の何方に対して行うかが選択される。また、この信号wfcngは、スイッチ回路5の制御を行うと共に、ラッチ回路8のデータ入力端にも供給される。
【0037】
一方、端子9から親画面を形成する親映像信号が供給される。この親映像信号は、同期発生回路10に供給されると共に、スイッチ回路12の他方の選択入力端に供給される。同期発生回路10において、供給された親映像信号から、水平同期信号,垂直同期信号などの同期信号が抽出される。そして、これらの同期信号および上述の子画面の画サイズ,表示位置の設定情報に基づき、上述した、リード側メモリコントロール信号rctlが生成される。この信号rctlは、スイッチ回路6を介してメモリ3または4に供給される。
【0038】
端子1から供給された子映像信号は、信号wfcngに基づくスイッチ回路5の切り換えによって選択されたメモリ3または4に対して、信号wctlに基づきフィールド毎に書き込まれる。この例では、子映像信号は、信号wfcngが‘H’でメモリ3に第1フィールドが書き込まれ、信号wfcngが‘L’でメモリ4に第2フィールドが書き込まれる。これらメモリ3および4に書き込まれた子映像信号は、後述するスイッチ回路6によってメモリ3または4を選択され供給される、リード側メモリコントロール信号rctlに基づき読み出される。読み出された子映像信号は、スイッチ回路12の一方の選択入力端に供給される。
【0039】
図示されていないが、フィールドメモリ3および4からの子映像信号の読み出し開始のタイミングは、スタート位置検出回路7によって検出され、スタート位置パルスrstatが発生される。図3Bは、このパルスrstatの例を示す。なお、このメモリ3および4からの子映像信号の読み出しは、図3においては、このパルスrstatのタイミングに対して、若干の遅れをもって開始される。このパルスrstatは、ラッチ回路8のラッチ信号入力端に供給される。ラッチ回路8において、同期発生回路2から供給された信号wfcngがパルスrstatによってラッチされる。
【0040】
ラッチ回路8のラッチ出力がリード側フィールド切り換え信号rfcngとされ、スイッチ回路6の制御信号とされる。図3Dは、このラッチ出力による信号rfcngの例を示す。この信号rfcngは、フィールドメモリ3および4において、信号wfcngによって子映像信号の書き込みを選択されていない側のフィールドメモリを、子映像信号を読み出すメモリとして選択するように、スイッチ回路6の制御を行う。このように、この発明では、子映像信号の書き込みと読み出しとが常に別のフィールドメモリにおいて行われる。
【0041】
すなわち、信号wfcngによりフィールドメモリ3に対する書き込みが選択されている期間に、パルスrstatが検出された場合には、信号rfcngに基づきスイッチ回路6が制御され、子映像信号のフィールドメモリ4からの読み出しが選択される。同期発生回路10によって生成された信号rctlがスイッチ回路6を介してメモリ4に対して供給される。
【0042】
メモリ3または4のうち、スイッチ回路6によって信号rctlが供給された側から、信号rctlに基づき子映像信号が読み出される。図3Cは、このときの、メモリ3または4におけるラインアドレスカウントを示す。このメモリ3または4からの子映像信号の読み出しの速度は、上述の子画面36の設定情報に基づき、子画面の垂直方向の画サイズに応じて変わる。これは、例えば信号rctlによるアドレス制御によって、ライン間引きが行われることによってなされる。水平方向についても同様な方法で以て画素間引きが行われる。また、子映像信号の読み出しの開始タイミングも、上述の子画面36の設定情報に基づき変わる。上述したように、子映像信号の書き込みと読み出しとが常に別のメモリに対して行われるため、子映像信号の読み出しの速度や開始タイミングが変わっても、フィールドメモリにおける追い越しが生じない。
【0043】
上述したように、スイッチ回路12の一方および他方の選択入力端には、子映像信号および親映像信号がそれぞれ供給される。このスイッチ回路12は、画面31における子画面36の表示範囲に対応したタイミングで切り換えられる。スイッチ回路12の一方および他方の選択入力端に供給された、子画像信号および親画像信号とは、同一画面上に表示されるピクチャ・アンド・ピクチャ映像信号とされ出力端13に導出される。
【0044】
図4は、この発明の実施の一形態の変形例である、この発明による画像処理装置で以て、映像信号が60Hzのシステムおよび50Hzのシステムの間で、同期変換および画サイズの変換とを行う場合の処理の例である。この例は、子映像信号が60Hzのシステムとされ、親映像信号が50Hzのシステムとされた例である。この変形例も、上述の一形態と同様の画像処理装置で以て実現することができる。この場合には、自然な動きを得るために、片フィールド処理を行う。すなわち、奇数および偶数フィールドのうち何方か片方のフィールドだけが処理の対象とされる。処理の対象とされるフィールド(この例では偶数フィールドとする)の子映像信号が信号wctlに基づきフィールドメモリ3および4とに交互に書き込まれる(図4A)。このときの信号wfcngは、図4Bのようになる。
【0045】
メモリ3または4からの子映像信号の読み出しが50Hzの周期に基づきなされることによって、子映像信号の60Hzのシステムから50Hzのシステムへの同期変換が行われる。図4Cは、この読み出しの際のラインアドレスカウント(信号rctl)を示す。このラインアドレスカウントに基づき、図4Dに示されるような、スタート位置パルスrstatが発生される。メモリ3および4からの子映像信号の読み出しを切り換える、リード側フィールド切り換え信号rfcngは、このパルスrstatで以て信号wfcngをラッチすることによって生成される。図4Eは、このように生成された信号rfcng示す。
【0046】
この変形例においても、上述の実施の一形態と同様に、パルスrstatで以て信号wfcngをラッチすることによって生成された信号rfcngに基づき、フィールドメモリ3および4の何方から子映像信号を読み出すかが指示される。そのため、書き込みと読み出しとでアクセスするメモリが重なることがなく、追い越しが発生しない。
【0047】
【発明の効果】
以上説明したように、この発明によれば、子画面の映像信号の書き込みおよび読み出しが行われるフィールドメモリに対するアクセスが適切に制御される。そのため、同期乗り換えおよび画サイズ変換とを同一のメモリに対して行っても、フィールドメモリに対するアクセスが書き込みおよび読み出しとで重なることがない。したがって、例えばピクチャ・アンド・ピクチャ機能を有するテレビジョンセットにおいて、親画面に対して同期乗り換えされ表示される子画面の位置および画サイズを任意に設定できるような画像処理を、少ないメモリ容量で実現できる効果がある。
【図面の簡単な説明】
【図1】モニタにおける画像の縮小を説明するための略線図である。
【図2】この発明による画像処理装置の構成の一例を示すブロック図である。
【図3】この発明による処理を説明するためのタイミングチャートである。
【図4】この発明の変形例による処理を説明するためのタイミングチャートである。
【図5】ピクチャ・アンド・ピクチャの表示画面の一例を示す略線図である。
【図6】従来技術による画像処理装置の構成の一例を示すブロック図である。
【図7】従来技術による重なり検出を説明するためのタイミングチャートである。
【図8】画サイズを任意に変更した場合の、ラインアドレスカウントおよび書き込みまたは読み出しの対象フィールドとの関係を示すタイミングチャートである。
【図9】追い越しを説明するための略線図である。
【符号の説明】
wfcng・・・ライト側フィールド切り換え信号、rfcng・・・リード側フィールド切り換え信号、wctl・・・ライト側メモリコントロール信号、rctl・・・リード側メモリコントロール信号、rstat・・・リード側読み出しスタートパルス、3,4・・・フィールドメモリ、7・・・スタート位置検出回路、8・・・ラッチ回路、36・・・子画面
Claims (4)
- 親映像信号と子映像信号とが供給されると共に、上記子映像信号が書き込まれる第1および第2のフィールドメモリと、これらのフィールドメモリから読み出された子映像信号および上記親映像信号を切り換える切り換え手段とを有し、上記親映像信号に同期した所定タイミングで行われる上記子映像信号の読み出しを上記子映像信号の書き込みに対して短期間で行うことにより上記親映像信号に基づき表示される親画面画像に対して上記子画面画像を任意の画サイズで表示する画像処理装置において、
上記第1および第2のフィールドメモリに対する書き込みアドレスを制御する書き込みアドレス制御信号であって、上記子映像信号に同期した書き込みアドレス制御信号を生成すると共に、該書き込みアドレス制御信号をフィールド毎に切り換えるための書き込み側切り換え信号を生成する書き込み側制御信号生成手段と、
上記書き込み側制御信号生成手段からの書き込み側切り換え信号により制御され、上記書き込みアドレス制御信号を上記第1および第2のフィールドメモリに選択的に供給するための第1の切り換え手段と、
上記親映像信号に同期した読み出しアドレス制御信号であって、上記第1および第2のフィールドメモリに対する読み出しアドレスを制御する読み出しアドレス制御信号を生成する第1の読み出し側制御信号生成手段と、
上記第1の読み出し側制御信号生成手段からの読み出しアドレス情報に先立って出力される上記子画面映像信号の読み出し開始位置信号を検出する読み出し開始位置検出手段と、
上記読み出し開始位置検出手段により読み出し開始位置信号が検出されるときに上記書き込み側切り換え信号により切り換えが指示されるフィールドメモリとは異なるフィールドメモリへの切り換えを示す読み出し側切り換え信号を生成する第2の読み出し側制御信号生成手段と、
上記第2の読み出し側制御信号生成手段からの読み出し側切り換え信号により制御され、上記第1の読み出し側制御信号生成手段からの読み出しアドレス制御信号を上記第1および上記第2のフィールドメモリに選択的に供給するための第2の切り換え手段と
を備えることを特徴とする画像処理装置。 - 請求項1に記載の画像処理装置において、
上記親映像信号のフィールド周波数が上記子映像信号のフィールド周波数とは異なるとき、
上記書き込み側制御信号生成手段は、上記子映像信号に同期したフィールド内で何れか一方のみのフィールドに対する書き込みアドレス制御信号を生成すると共に、上記第1の切り換え手段を上記子映像信号のフレーム毎に切り換えるための書き込み側切り換え信号を生成することを特徴とする画像処理装置。 - 親映像信号と子映像信号とが供給されると共に、上記子映像信号が書き込まれる第1および第2のフィールドメモリを有し、これらのフィールドメモリから読み出された子映像信号および上記親映像信号を切り換えると共に、上記親映像信号に同期した所定タイミングで行われる上記子映像信号の読み出しを上記子映像信号の書き込みに対して短期間で行うことにより上記親映像信号に基づき表示される親画面画像に対して上記子画面画像を任意の画サイズで表示する画像処理方法において、
上記第1および第2のフィールドメモリに対する上記子映像信号の書き込みアドレスを制御する書き込みアドレス制御信号を、上記子映像信号に同期したタイミングで上記第1および第2のフィールドメモリに選択的に供給するための第1の切り換えのステップと、
上記第1および第2のフィールドメモリに対する上記子映像信号の読み出しアドレスを制御する読み出しアドレス制御信号に先立って出力される上記子映像信号の読み出し開始位置信号を検出するステップと、
上記読み出し開始位置信号が検出されたときに上記書き込み側切り換え信号により切り換えが指示されるフィールドメモリとは異なるフィールドメモリを選択して上記読み出しアドレス制御信号を供給する第2の切り換えのステップと
を備えることを特徴とする画像処理方法。 - 請求項3に記載の画像処理方法において、
上記親映像信号のフィールド周波数が上記子映像信号のフィールド周波数とは異なるとき、
上記第1の切り換えのステップは、上記子映像信号に同期したフィールド内で何れか一方のみのフィールドに対する書き込みアドレス制御信号を生成すると共に、上記子映像信号のフレーム毎に同期したタイミングで上記第1および第2のフィールドメモリに選択的に供給する
ことを特徴とする画像処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17556296A JP3613893B2 (ja) | 1996-06-14 | 1996-06-14 | 画像処理装置および処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17556296A JP3613893B2 (ja) | 1996-06-14 | 1996-06-14 | 画像処理装置および処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH104526A JPH104526A (ja) | 1998-01-06 |
JP3613893B2 true JP3613893B2 (ja) | 2005-01-26 |
Family
ID=15998257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17556296A Expired - Fee Related JP3613893B2 (ja) | 1996-06-14 | 1996-06-14 | 画像処理装置および処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3613893B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999027711A1 (fr) * | 1997-11-26 | 1999-06-03 | Sony Corporation | Appareil de traitement d'images, procede de traitement d'images et recepteur de television |
-
1996
- 1996-06-14 JP JP17556296A patent/JP3613893B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH104526A (ja) | 1998-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5293540A (en) | Method and apparatus for merging independently generated internal video with external video | |
JP3122112B2 (ja) | ビデオ信号切換装置 | |
JP2577926B2 (ja) | 画像データの書き込み及び読み出し方法 | |
US5369441A (en) | Reproducing apparatus with simultaneous parallel processing of different image signals | |
JP3613893B2 (ja) | 画像処理装置および処理方法 | |
EP0751679B1 (en) | Image displaying apparatus | |
JP3391786B2 (ja) | 画像表示制御方法及び装置 | |
JP2971229B2 (ja) | テレビモニタ装置 | |
JP4212212B2 (ja) | 画像信号処理装置 | |
JP2918049B2 (ja) | ピクチャ・イン・ピクチャのための記憶方法 | |
JP2916149B2 (ja) | 映像信号の縮小表示回路 | |
JPH0423993B2 (ja) | ||
JPH0990920A (ja) | 映像信号変換装置 | |
JPH0646795B2 (ja) | 2画面テレビ受信機 | |
JP2599045B2 (ja) | 垂直方向拡大回路 | |
JPH0515348B2 (ja) | ||
JP2532688B2 (ja) | 二画面テレビ | |
JP3249507B2 (ja) | 静止画像再生装置及びその方法 | |
JPH0595529A (ja) | 画像表示方法 | |
JPS6327504Y2 (ja) | ||
JPH1155591A (ja) | 画像処理装置およびその方法 | |
JPH11331826A (ja) | 多画面表示装置 | |
JPH11202848A (ja) | ディジタル動画像の転送方式 | |
JPH06350978A (ja) | 映像信号変換装置 | |
JPH0686167A (ja) | テレビモニタ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041012 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041025 |
|
LAPS | Cancellation because of no payment of annual fees |