KR100535637B1 - 클럭 더블러를 사용하여 화질을 개선하는 상호연관된 이중 샘플링 방식을 지원하는 이미지 센서 - Google Patents
클럭 더블러를 사용하여 화질을 개선하는 상호연관된 이중 샘플링 방식을 지원하는 이미지 센서 Download PDFInfo
- Publication number
- KR100535637B1 KR100535637B1 KR10-1999-0024782A KR19990024782A KR100535637B1 KR 100535637 B1 KR100535637 B1 KR 100535637B1 KR 19990024782 A KR19990024782 A KR 19990024782A KR 100535637 B1 KR100535637 B1 KR 100535637B1
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- voltage level
- clock signal
- counting
- column address
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
본 발명은 클럭 더블러를 사용하여 외부로부터 입력되는 클럭을 더블링한 후 더블링된 클럭 신호에 응답하여 CDS 동작을 지원함으로써 기준 전압 레벨 및 데이터 전압 레벨의 표현 영역 범위를 확장하여 화질을 개선한, 상호연관된 이중 샘플링 방식을 지원하는 이미지 센서를 제공하기 위한 것으로, 이를 위해 본 발명은 로우 방향으로 N개의 단위 픽셀과 컬럼 방향으로 M개의 단위 픽셀들로 어레이된 픽셀 어레이(N × M, N 및 M은 자연수임)를 구비하여 상호연관된 이중 샘플링 방식(correlated double sampling, 이하 CDS라 함)을 지원하는 이미지 센서에 있어서, 외부로부터 입력되는 클럭 신호의 주파수를 두배로 더블링하기 위한 클럭 더블링 수단; 및 상기 클럭 더블링 수단으로부터 출력되는 더블링된 클럭 신호에 응답하여 카운팅 동작을 수행한 후 그 카운팅 신호를 상기 CDS를 위한 램프 신호의 기준 전압 레벨의 디지털 값 및 상기 데이터 전압 레벨의 디지털 값으로 출력하기 위한 디지털 회로부를 포함한다.
Description
본 발명은 이미지 센서(image sensor)에 관한 것으로, 특히 상호연관된 이중 샘플링 방식(correlated double sampling, 이하 CDS라 통칭함)을 지원하는 이미지 센서에서 클럭 더블러를 사용하여 외부로부터 입력되는 클럭을 더블링한 후 더블링된 클럭 신호에 응답하여 CDS 동작을 지원하는 하도록 씨모스 이미지 센서에 관한 것이다.
일반적으로, 이미지 센서란 빛에 반응하는 반도체의 성질을 이용하여 이미지를 찍어(capture)내는 장치를 말하는 것이다. 자연계에 존재하는 각 피사체의 부분부분은 빛의 밝기 및 파장 등이 서로 달라서, 감지하는 장치의 각 화소에서 다른 전기적인 값을 보이는데, 이 전기적인 값을 신호처리가 가능한 레벨로 만들어 주는 것이 바로 이미지 센서가 하는 일이다.
이를 위해 이미지 센서는 수만에서 수십만 개의 단위 픽셀로 구성된 픽셀 어레이와, 수천개 정도의 픽셀에서 감지한 아날로그(analog) 전압을 디지털(digital) 전압으로 바꿔주는 장치(이하, ADC라 함)와, 수백에서 수천 개의 저장 장치 등으로 구성된다.
또한, 수만에서 수십만 개의 단위 픽셀들로 어레이된 픽셀 어레이를 구비한 씨모스 이미지 센서는 제조 공정 상의 미세한 차이로 인해 발생하는 옵셋(offset)에 의한 고정 패턴 잡음(Fixed Pattern Noise)을 제거하여 고화질의 이미지 생성을 위한 CDS를 지원한다.
여기서 CDS라 함은, 단위 픽셀을 구성하는 리셋 트랜지스터를 턴-온(turn-on), 트랜스퍼 트랜지스터를 턴-오프(turn-off) 시켜 기준 전압 레벨에 해당하는 전압을 얻고, 그 다음에 리셋 트랜지스터를 턴-오프시킨 상태에서 트랜스퍼 트랜지스터를 턴-온 시켜 포토 다이오드에서 생성된 전하를 읽어내어 데이터 전압을 얻은 후 기준 전압 레벨의 전압과 데이터 전압 레벨의 전압 차를 구해 이미지 센서의 이미지 출력값으로 출력하는 방식을 의미한다.
한편, 현재 개발중에 있는 픽셀 어레이의 사이즈가 352 ×288 또는 400 × 300의 CIF(Common Intermediate Format)급 씨모스 이미지 센서는 도 1에 도시된 CDS 타이밍도에 의거하여 상기의 CDS 방식을 지원한다.
즉, 도 1에 도시된 바와 같이 외부로부터 입력되는 클럭신호(CLOCK)에 응답하여 정해진 단계만큼 디지털-아날로그 변환기(Digital to analog converter)로부터 출력되는 램프 신호의 전압 레벨을 떨어뜨리며 상기의 CDS를 지원하기 위한 기준 전압 레벨 및 데이터 전압 레벨을 추출하게 된다.
이때, 이미지 센서의 디지털 블록에서 클럭 신호(CLOCK)에 동기시킨 카운터를 이용하여 램프 신호의 전반부 64 클럭 신호 동안에 기준 전압 레벨에 대한 디지털 값을, 후반부 192 클럭 신호 동안에 데이터 전압 레벨에 대한 디지털 값을 각각 출력한다.
여기서, 기준 전압 레벨을 위한 64 클럭과 데이터 전압 레벨을 위한 192 클럭은 픽셀 어레이의 수평 방향 픽셀 개수와 관련이 있으며, 통상적으로 CIF 급의 경우 픽셀 어레이의 수평 방향 픽셀의 수가 400을 넘지 못하기 때문에 상기의 클럭 수로 제한된다. 다시말해, CIF급 이미지 센서의 CDS 지원 시 기준 전압 레벨을 위한 64클럭과 데이터 전압 레벨을 위한 192클럭으로 총 256클럭이 소요되고, 픽셀 인터폴레이션(interpolation) 등으로 여분이 있는 경우 나머지 144에서 150 클럭은 픽셀 동작을 위한 다른 용도로 사용된다.
결과적으로, CIF급 이미지 센서에서는 기준 전압 레벨의 표현 영역이 0에서 63 사이로 한정되고, 데이터 전압 레벨의 표현 영역이 0에서 255 사이로 한정된다. 따라서, 이미지 센서가 반응하는 실제 이미지 데이터를 보다 세분화시켜 표현할 수 없는 한계가 있으며, 이로 인해 화질의 열화를 야기된다.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, 클럭 더블러를 사용하여 외부로부터 입력되는 클럭을 더블링한 후 더블링된 클럭 신호에 응답하여 CDS 동작을 지원함으로써 기준 전압 레벨 및 데이터 전압 레벨의 표현 영역 범위를 확장하여 화질을 개선한, 상호연관된 이중 샘플링 방식을 지원하는 이미지 센서를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은, 로우 방향으로 N개의 단위 픽셀과 컬럼 방향으로 M개의 단위 픽셀들로 어레이된 픽셀 어레이(N × M, N 및 M은 자연수임)를 구비하여 상호연관된 이중 샘플링 방식(correlated double sampling, 이하 CDS라 함)을 지원하는 이미지 센서에 있어서, 외부로부터 입력되는 클럭 신호의 주파수를 두배로 더블링하기 위한 클럭 더블링 수단; 및 상기 클럭 더블링 수단으로부터 출력되는 더블링된 클럭 신호에 응답하여 카운팅 동작을 수행한 후 그 카운팅 신호를 상기 CDS를 위한 램프 신호의 기준 전압 레벨의 디지털 값 및 상기 데이터 전압 레벨의 디지털 값으로 출력하기 위한 디지털 회로부를 포함하여 이루어진다.
또한, 바람직하게 400 × 300의 픽셀 어레이를 구비하여 CDS를 지원하기 위한 이미지 센서에 있어서, 외부로부터 입력되는 클럭 신호의 주파수를 두배로 더블링하기 위한 클럭 더블링 수단; 및 상기 클럭 더블링 수단으로부터 출력되는 더블링된 클럭 신호에 응답하여 카운팅 동작을 수행한 후 그 카운팅 신호를 상기 CDS를 위한 램프 신호의 기준 전압 레벨의 디지털 값 및 상기 데이터 전압 레벨의 디지털 값으로 출력하기 위한 디지털 회로부를 포함하되, 상기 디지털 회로부로부터 출력되는 상기 기준 전압 레벨의 디지털 값에 의해 상기 CDS 동작을 위한 상기 기준 전압 레벨은 0에서 127 사이의 동적 범위를 가지고, 상기 디지털 회로부로부터 출력되는 상기 데이터 전압 레벨의 디지털 값에 의해 상기 CDS 동작을 위한 상기 데이터 전압 레벨은 0에서 383 사이의 동적 범위를 가지는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
본 발명은 외부로부터 입력되는 클럭 신호를 더블링하고 더블링된 클럭 신호에 응답하여 CDS 동작을 수행함으로써 픽셀 어레이의 수평 방향으로 가상의 픽셀 어레이를 추가하는 것과 동일한 효과로 기준 전압 레벨의 표현 영역을 0에서 127 사이로 확장하고, 데이터 전압 레벨의 표현 영역을 0에서 383 사이로 확장하여 화질을 개선한다.
도 2는 본 발명의 일실시예에 따른 씨모스 이미지 센서의 일부 블록도이다.
도면에 도시된 바와 같이, 본 발명의 씨모스 이미지 센서는 외부로부터 입력되는 클럭 신호(CLOCK)의 주파수를 두배로 더블링하는 위상 고정 루프(Phase Lock Loop)를 이용한 클럭 더블러(200)와, 클럭 더블러(200)로부터 출력되는 더블링된 클럭 신호(double_clock)에 응답하여 카운팅 동작을 수행한 후 그 카운팅 신호를 CDS 동작을 위한 램프 신호에 대한 디지털 값으로 상기 CDS를 지원하기 위한 기준 전압 레벨 및 데이터 전압 레벨을 출력하는 디지털 블록(210)으로 이루어진다.
다시 말해, 종래에는 외부로부터 입력되는 클럭 신호(CLOCK)에 동기시켜 디지털 블록 내의 카운터를 동작하여 전반부 64클럭 신호 동안에 기준 전압 레벨에 대한 디지털 값을 출력하고, 후반부 192 클럭 신호 동안에 데이터 전압 레벨에 대한 디지털 값을 출력하도록 한 반면에, 본 발명에서는 도 3에 도시된 바와 같은 CDS 타이밍도에 따라 외부의 클럭 신호(CLOCK)를 더블링한 더블링된 클럭 신호(double_clock)에 동기시켜 디지털 블록(210) 내의 카운터를 동작하여 전반부 128 클럭 신호 동안에 기준 전압 레벨에 대한 디지털 값을 출력하고, 후반부 384 클럭 신호 동안에 데이터 전압 레벨에 대한 디지털 값을 출력하도록 한다.
예를 들어, 외부로부터 입력되는 클럭 신호(CLOCK)의 주파수가 10㎒이라 가정하면, 입력 클럭의 한 사이클은 100㎱이고 더블 클럭 신호(double_clock)의 한 사이클은 50㎱가 된다. 따라서, 씨모스 이미지 센서가 400 × 300의 크기를 가지는 픽셀 어레이를 구비한 경우 하나의 수평 라인 당 데이터를 출력하기 위해 필요한 외부 클럭 신호(CLOCK)는 400 클럭(CLOCK)이지만 클럭 더블러(200)로부터 출력되는 더블 클럭(double_clock)을 이용해서 800 더블 클럭(double_clock)을 통해 CDS 지원을 위한 리셋 레벨 및 데이터 레벨에 대한 디지털 값을 출력할 수 있다.
이는 도 4에 도시된 바와 같이 픽셀 어레이의 수평 방향으로 400개의 픽셀이 추가되어 씨모스 이미지 센서가 800 ×300의 크기를 가지는 픽셀 어레이를 구비한 것과 동일하다.
도 4는 본 발명의 일실시예에 따른 픽셀 어레이도로서, (a)는 실제의 400 × 300이고, (b)는 수평 방향으로 가상의 픽셀 어레이가 추가된 800 × 300의 픽셀 어레이다.
결국, 이에 따라 기준 전압 레벨의 표현 영역을 0에서 127 사이로 확장이 가능하고, 데이터 전압 레벨의 표현 영역을 0에서 383 사이로 확장 가능하여 화질을 개선할 수 있다.
이와 같이, 가상의 픽셀을 포함하여 수평 방향으로 800개의 픽셀을 구비한 것으로 보이기 위해서는 도 5의 타이밍도에 도시된 것과 같이 디지털 블록(210) 내 컬럼 어드레스 카운터가 더블 클럭(double_clock)에 동기하여 카운팅 동작함으로써 더블 클럭(double_clock)의 한 클럭마다 하나씩의 더블 컬럼 어드레스(double_column_address)를 출력한다. 이때, 더블 컬럼 어드레스(double_column_address)는 800까지 카운팅된 다음 0으로 리셋되고, 다음번 로우 어드레스를 증가시킨다. 그리고, 외부로 출력되는 이미지 데이터(data)는 클럭 신호(CLOCK)에 동기되어 순차적으로 증가되는 또다른 컬럼 카운터의 출력인 컬럼 어드레스(column_address)에 따라 출력된다. 이러한 과정이 300번 반복되면 한 프레임(400 ×300)이 이루어진다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같이 이루어지는 본 발명은, 외부로부터 입력되는 클럭 신호를 더블링하고 더블링된 클럭 신호에 응답하여 CDS 동작을 지원함으로써 픽셀 어레이의 수평 방향으로 가상의 픽셀 어레이를 추가하는 것과 동일한 효과로 기준 전압 레벨의 표현 영역을 0에서 127 사이로 확장하고, 데이터 전압 레벨의 표현 영역을 0에서 383 사이로 확장하여 화질을 개선할 수 있는 효과가 있다.
도 1은 종래의 CIF 급 이미지 센서의 CDS 타이밍도.
도 2는 본 발명의 일실시예에 따른 씨모스 이미지 센서의 일부 블록도.
도 3은 본 발명의 일실시예에 따른 씨모스 이미지 센서의 CDS 타이밍도.
도 4는 본 발명의 일실시예에 따른 픽셀 어레이도.
도 5는 클럭 신호 및 더블 클럭 신호에 따른 컬럼 어드레스 및 이미지 센서의 출력 데이터에 대한 신호 타이밍도.
* 도면의 주요 부분에 대한 설명
200 : 클럭 더블러 210 : 디지털 블록
Claims (6)
- 로우 방향으로 N개의 단위 픽셀과 컬럼 방향으로 M개의 단위 픽셀들로 어레이된 픽셀 어레이(N × M, N 및 M은 자연수임)를 구비하여 상호연관된 이중 샘플링 방식(correlated double sampling, 이하 CDS라 함)을 지원하는 이미지 센서에 있어서,외부로부터 입력되는 클럭 신호의 주파수를 두배로 더블링하기 위한 클럭 더블링 수단; 및상기 클럭 더블링 수단으로부터 출력되는 더블링된 클럭 신호에 응답하여 카운팅 동작을 수행한 후 그 카운팅 신호를 상기 CDS를 위한 램프 신호의 기준 전압 레벨의 디지털 값 및 상기 데이터 전압 레벨의 디지털 값으로 출력하기 위한 디지털 회로부를 포함하여 이루어지는 이미지 센서.
- 제 1 항에 있어서, 상기 디지털 회로부는,상기 더블링된 클럭 신호에 응답하여 카운팅 동작을 수행하며, 상기 더블링된 클럭 신호의 한 클럭마다 카운팅된 하나의 더블 컬럼 어드레스를 출력하기 위한 더블 컬럼 어드레스 카운팅 수단; 및상기 외부로부터 입력되는 클럭 신호에 응답하여 상기 픽셀 어레이의 컬럼 어드레스를 순차적으로 카운팅하여 출력하기 위한 컬럼 어드레스 카운팅 수단을 포함하고,상기 이미지 센서는,상기 컬럼 어드레스 카운팅 수단으로부터의 상기 컬럼 어드레스에 응답하여 이미지 데이터를 외부로 출력하는 것을 특징으로 하는 이미지 센서.
- 제 2 항에 있어서, 상기 더블 컬럼 어드레스 카운팅 수단은,상기 더블 컬럼 어드레스를 2M 까지 카운팅한 후 0으로 리셋되는 것을 특징으로 하는 이미지 센서.
- 400 × 300의 픽셀 어레이를 구비하여 CDS를 지원하기 위한 이미지 센서에 있어서,외부로부터 입력되는 클럭 신호의 주파수를 두배로 더블링하기 위한 클럭 더블링 수단; 및상기 클럭 더블링 수단으로부터 출력되는 더블링된 클럭 신호에 응답하여 카운팅 동작을 수행한 후 그 카운팅 신호를 상기 CDS를 위한 램프 신호의 기준 전압 레벨의 디지털 값 및 상기 데이터 전압 레벨의 디지털 값으로 출력하기 위한 디지털 회로부를 포함하되,상기 디지털 회로부로부터 출력되는 상기 기준 전압 레벨의 디지털 값에 의해 상기 CDS 동작을 위한 상기 기준 전압 레벨은 0에서 127 사이의 동적 범위를 가지고,상기 디지털 회로부로부터 출력되는 상기 데이터 전압 레벨의 디지털 값에 의해 상기 CDS 동작을 위한 상기 데이터 전압 레벨은 0에서 383 사이의 동적 범위를 가지는 것을 특징으로 하는 이미지 센서.
- 제 4 항에 있어서, 상기 디지털 회로부는,상기 더블링된 클럭 신호에 응답하여 카운팅 동작을 수행하며, 상기 더블링된 클럭 신호의 한 클럭마다 카운팅된 하나의 더블 컬럼 어드레스를 출력하기 위한 더블 컬럼 어드레스 카운팅 수단; 및상기 외부로부터 입력되는 클럭 신호에 응답하여 상기 픽셀 어레이의 컬럼 어드레스를 순차적으로 카운팅하여 출력하기 위한 컬럼 어드레스 카운팅 수단을 포함하고,상기 이미지 센서는,상기 컬럼 어드레스 카운팅 수단으로부터의 상기 컬럼 어드레스에 응답하여 이미지 데이터를 외부로 출력하는 것을 특징으로 하는 이미지 센서.
- 제 5 항에 있어서, 상기 더블 컬럼 어드레스 카운팅 수단은,상기 더블 컬럼 어드레스를 800 까지 카운팅한 후 0으로 리셋되는 것을 특징으로 하는 이미지 센서.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-1999-0024782A KR100535637B1 (ko) | 1999-06-28 | 1999-06-28 | 클럭 더블러를 사용하여 화질을 개선하는 상호연관된 이중 샘플링 방식을 지원하는 이미지 센서 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-1999-0024782A KR100535637B1 (ko) | 1999-06-28 | 1999-06-28 | 클럭 더블러를 사용하여 화질을 개선하는 상호연관된 이중 샘플링 방식을 지원하는 이미지 센서 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010004164A KR20010004164A (ko) | 2001-01-15 |
KR100535637B1 true KR100535637B1 (ko) | 2005-12-08 |
Family
ID=19596106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-1999-0024782A KR100535637B1 (ko) | 1999-06-28 | 1999-06-28 | 클럭 더블러를 사용하여 화질을 개선하는 상호연관된 이중 샘플링 방식을 지원하는 이미지 센서 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100535637B1 (ko) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06339075A (ja) * | 1993-05-28 | 1994-12-06 | Hitachi Denshi Ltd | テレビジョンカメラ装置 |
JPH07322154A (ja) * | 1994-05-25 | 1995-12-08 | Mitsubishi Electric Corp | 撮像装置 |
JPH09269757A (ja) * | 1996-03-29 | 1997-10-14 | Fujitsu Ltd | 液晶表示装置および液晶表示装置の表示方法 |
JPH1141529A (ja) * | 1997-07-17 | 1999-02-12 | Sony Corp | 撮像装置 |
-
1999
- 1999-06-28 KR KR10-1999-0024782A patent/KR100535637B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06339075A (ja) * | 1993-05-28 | 1994-12-06 | Hitachi Denshi Ltd | テレビジョンカメラ装置 |
JPH07322154A (ja) * | 1994-05-25 | 1995-12-08 | Mitsubishi Electric Corp | 撮像装置 |
JPH09269757A (ja) * | 1996-03-29 | 1997-10-14 | Fujitsu Ltd | 液晶表示装置および液晶表示装置の表示方法 |
JPH1141529A (ja) * | 1997-07-17 | 1999-02-12 | Sony Corp | 撮像装置 |
Also Published As
Publication number | Publication date |
---|---|
KR20010004164A (ko) | 2001-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10212377B2 (en) | Solid-state image sensing apparatus | |
US6867806B1 (en) | Interlace overlap pixel design for high sensitivity CMOS image sensors | |
JP3868648B2 (ja) | イメージセンサ装置及び半導体イメージセンシング装置 | |
KR101188598B1 (ko) | 화상 처리 방법, 물리량 분포 검출용 반도체 장치 및 전자 기기 | |
EP2099215A1 (en) | Solid-state imaging device, method for driving solid-state imaging device, and imaging device | |
KR100308884B1 (ko) | 씨모스 이미지 센서를 위한 아날로그-디지털 변환 장치 | |
KR101391978B1 (ko) | 물리량 검출 장치, 고체 촬상 장치 및 촬상 장치 | |
EP0403248B1 (en) | Photoelectric converting apparatus | |
JP6100074B2 (ja) | 光電変換装置及び撮像システム | |
KR20010070339A (ko) | 화상 센서, 및 화상 센서를 사용하는 화소 독출방법 | |
JP2001128070A (ja) | 自己補償型相関二重サンプリング回路 | |
IL257177A (en) | Image sensor, control method and electronic device | |
US6876388B1 (en) | Interlaced alternating pixel design for high sensitivity CMOS Image sensors | |
JP4423111B2 (ja) | 撮像素子および撮像システム | |
KR100314801B1 (ko) | 이미지센서에서화면을패닝및스켈링하기위한장치 | |
TWI451758B (zh) | Active image sensing circuit and its sensing method | |
JP2001008109A (ja) | 固体撮像素子およびその駆動方法並びにカメラシステム | |
KR100535637B1 (ko) | 클럭 더블러를 사용하여 화질을 개선하는 상호연관된 이중 샘플링 방식을 지원하는 이미지 센서 | |
US6980244B1 (en) | Solid state image pickup device, driving method thereof and camera | |
TWI739130B (zh) | 可見光通信感測器 | |
JP7277242B2 (ja) | 撮像装置およびその制御方法 | |
US7250592B2 (en) | Image sensor with improved sensitivity and method for driving the same | |
JP2000244819A (ja) | 固体撮像装置 | |
KR20020044367A (ko) | 씨모스 이미지 센서 | |
KR100369358B1 (ko) | 2-위상 클럭을 이용하여 데이터 전송 속도를 높인 이미지센서 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111129 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |