JP2000244819A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JP2000244819A JP2000244819A JP11039158A JP3915899A JP2000244819A JP 2000244819 A JP2000244819 A JP 2000244819A JP 11039158 A JP11039158 A JP 11039158A JP 3915899 A JP3915899 A JP 3915899A JP 2000244819 A JP2000244819 A JP 2000244819A
- Authority
- JP
- Japan
- Prior art keywords
- charge
- signal
- read
- image
- photoelectric conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
撮像装置において、画質の劣化や回路規模の増大を招く
ことなく、低密度での読み取りを高速化する。 【解決手段】 高密度で画像を読み取る場合は、排出ゲ
ート14のゲートをoffし、2ラインで読み取った信
号電荷を全て電荷検出部7へ転送する。低密度で画像を
読み取る場合は、最終段のφ1転送電極10での信号電
荷の転送を停止する一方、排出ゲート14のゲートをo
nし、2ラインで読み取った信号電荷のうち、第2のC
CDシフトレジスタ6からの信号電荷を電荷排出ドレイ
ン13から外部に排出して、第1のCCDシフトレジス
タ5からの信号電荷のみを電荷検出部7へ転送するよう
にした。
Description
し、詳しくはフォトダイオードなどの光電変換素子に蓄
積された信号電荷をCCD(Charge Coupl
ed Device)シフトレジスタにより転送して読
み出すCCDリニアイメージセンサの構造に関する。
を示す概略平面図であり、とくに2ラインの画素列を備
えた固体撮像装置の構成を示している。この固体撮像装
置は、画素となるフォトダイオードをライン状に配置し
た第1の画素列21及び第2の画素列22と、これら画
素列に蓄積された信号電荷をCCDシフトレジスタへ転
送する第1のシフトゲート23及び第2のシフトゲート
24と、前記信号電荷を所定の転送クロックに同期して
出力側へ転送する第1のCCDシフトレジスタ25及び
第2のCCDシフトレジスタ26と、信号電荷を電圧信
号に変換する電荷検出部27と、電圧信号を出力した後
の不要電位を初期化するリセットゲート28と、出力回
路29とから構成されている。
なう画素数の増加に対応するために、2つの画素列を並
列配置し、本来は1つの画素列で読みとる画像を2つの
画素列で交互に読み取るようにしている。このために、
本来の1つの画素列における奇数番目(1、3、5…)
の画素を第1の画素列21に、偶数番目(2、4、6
…)の画素を第2の画素列22に配置している。また、
各画素列の画素は平面的に千鳥配列となるように半画素
分だけオフセットした状態で配置されている。
2のCCDシフトレジスタ26は、出力側の最終段で連
結されて電荷検出部27に接続されている。これらCC
Dシフトレジスタには、信号電荷の転送手段として図示
しないφ1転送電極とφ2転送電極が交互に配置されて
おり、それぞれの電極には信号電荷を出力側へ転送する
転送クロックφ1、φ2が印加される。
されるクロック信号と出力信号の一例を示す波形図であ
る。図4において、シフトクロックSHは第1のシフト
ゲート23及び第2のシフトゲート24に、転送クロッ
クφ1、φ2は第1のCCDシフトレジスタ25及び第
2のCCDシフトレジスタ26の図示しないφ1転送電
極とφ2転送電極に、またリセットクロックRSはリセ
ットゲート28にそれぞれ印加される。
取る場合の動作について説明する。図4において、シフ
トクロックSHがLowレベルの間に読み取り画像の1
ラインが画素列に読み取られ、その入射光の強度に応じ
た信号電荷が各画素列の画素に蓄積される。続いて、シ
フトクロックSHがHighレベルの間に、画素列に蓄
積されていた信号電荷は画素列からシフトゲートを通じ
てCCDシフトレジスタへ一斉に転送される。このと
き、第1の画素列21の信号電荷は第1のCCDシフト
レジスタ25へ、また第2の画素列22の信号電荷は第
2のCCDシフトレジスタ26へ転送される。その後、
シフトクロックSHがLowレベルになると、読み取り
画像の次の1ラインが画素列に読み取られる。また、同
じくクロックSHがLowレベルの間、先にCCDシフ
トレジスタへ転送された信号電荷は、φ1転送電極及び
φ2転送電極により転送クロックφ1、φ2に同期して
出力側へ転送される。このとき、φ1、φ2は互いに逆
相になっているため、第1のCCDシフトレジスタ25
と第2のCCDシフトレジスタ26からの信号電荷は電
荷検出部27へ1クロックごとに交互に転送される。電
荷検出部27では、信号電荷の変換が行われ、続くリセ
ットゲート28で不要電位が初期化される。そして、出
力回路29では出力信号が画素の配列順に時系列の信号
として取り出される。
では、画像を読み取る際には2ライン分の全画素を読み
出していた。そして、高密度(精細な画像)のモードが
設定されている場合には2ライン分の全画素の画像信号
を出力し、低密度(粗い画像)のモードが設定されてい
る場合には画像信号の一部を間引くなどの処理を施して
出力していた。通常、低密度は読み取り時間を短くした
い場合に設定されるが、この場合でも2ライン分の全画
素を読み出しているため、高密度の時と同じ時間がかか
っていた。
合、図5に示すように転送クロックφ1、φ2の周波数
を2倍にし、φ1がHighレベル、φ2がLowレベ
ルのときのリセットクロックRSを一回間引くことによ
り、データレートを変えることなく半分の時間で読み取
ることができる。しかし、この場合は信号電荷を電圧信
号へ変換する際に、一つの画素列上で1つおきに存在す
る連続しない画素の信号電荷が合成されるため、画質が
劣化するという問題点があった。
対し1つの出力回路を設けた配置とすることも考えられ
る。図6は、第1の画素列21に出力回路29−1を、
第2の画素列22に出力回路29−2をそれぞれ設け、
読み取り密度に応じて1ライン読み取り(低密度)、2
ライン読み取り(高密度)などの切替えを行うようにし
たものである。この場合、低密度の読み取りでは1つお
きに存在する画素の信号電荷が合成されることなく出力
されるため、画質の劣化を防ぐことができる。しかし、
図6に示すように構成した場合は、システム的に2倍の
画像処理回路が必要となるため、回路規模が増大すると
いう問題点があった。
を招くことなしに、低密度での読み取りを高速化するこ
とができる固体撮像装置を提供することを目的とする。
め、請求項1の発明は、入射光を光電変換して信号電荷
を生成する複数の光電変換素子からなる第1及び第2の
光電変換部と、前記各光電変換部から信号電荷を読み出
す第1及び第2の電荷読み出し部と、前記各電荷読み出
し部から読み出された信号電荷を出力側へ転送する複数
の転送電極からなる第1及び第2の電荷転送部と、前記
第1及び第2の電荷転送部により転送された信号電荷を
電圧信号に変換する電荷検出部とを備え、前記第1及び
第2の光電変換部は光電変換素子が平面的に千鳥配列さ
れ、1ラインの画像を2つの光電変換部の各光電変換素
子で交互に読み取るように構成された固体撮像装置にお
いて、前記第2の電荷転送部の終端部分に信号電荷を外
部に排出する排出ゲートを設け、前記第2の光電変換部
から読み出された信号電荷を前記電荷検出部又は前記排
出ゲートのいずれか一方へ転送することを特徴とする。
て、画像を高密度で読み取る場合は前記第1及び第2の
電荷転送部からの信号電荷を交互に前記電荷検出部へ転
送し、画像を低密度で読み取る場合は第1の電荷転送部
からの信号電荷を前記電荷検出部へ転送し、前記第2の
電荷転送部からの信号電荷を前記排出ゲートへ転送する
ことを特徴とする。
る場合は、排出ゲートを閉じることにより、2つの画素
列で読み取った信号電荷の全てが電荷検出部へ転送され
る。一方、低密度で画像を読み取る場合は、第1の電荷
転送部の終端部分にある転送電極の転送を停止し、排出
ゲートを開くことにより、2つの画素列で読み取った信
号電荷のうち、第1の光電変換部で読み出された信号電
荷は排出ゲートから排出され、第2の光電変換部で読み
出された信号電荷のみが電荷検出部へ転送される。
装置の一実施形態を図面を参照しながら説明する。
置を示す概略平面図であり、2ラインの画素列を備えた
固体撮像装置の構成を示している。この固体撮像装置の
基本的な構成は図3の従来例と同じであり、フォトダイ
オードをライン状に配置した第1の画素列1及び第2の
画素列2と、これら画素列に蓄積された信号電荷をCC
Dシフトレジスタへ転送する第1のシフトゲート3及び
第2のシフトゲート4と、前記信号電荷を所定の転送ク
ロックに同期して出力側へ転送する第1のCCDシフト
レジスタ5及び第2のCCDシフトレジスタ6と、信号
電荷の変換を行う電荷検出部7と、不要電位を初期化す
るリセットゲート8と、出力回路9とから構成されてい
る。なお、図3と共通部分の構成、動作については説明
を省略する。
連結位置には、最終段の転送電極としてφ1転送電極1
0、φ2転送電極11が配置されている。このうち、φ
1転送電極10の一つ前のφ2転送電極12には、第2
のCCDシフトレジスタ6から転送されてくる信号電荷
を排出する電荷排出ドレイン13を備えた排出ゲート1
4が設けられている。
の際にはLowレベルのゲート制御信号が印加され、ま
た低密度での読み取りの際にはHighレベルのゲート
制御信号がそれぞれ印加される。Lowレベルのゲート
制御信号が印加されたときは、ゲートがoffして第2
のCCDシフトレジスタ6からの信号電荷は電荷検出部
7へ転送される。一方、Highレベルのゲート制御信
号が印加されたときはゲートがonするとともに、最終
段のφ1転送電極10にはLowレベルの転送クロック
が印加され、第2のCCDシフトレジスタ6からの信号
電荷は電荷排出ドレイン13から外部に排出される。
トレジスタの両方又は一方に設ければよい。また、前記
第1のCCDシフトレジスタ5又は第2のCCDシフト
レジスタ6は、半導体基板表面の絶縁膜上に各種の電極
を配列したMOS−FETにより構成することができ
る。
印加されるクロック信号と出力信号の一例を示す波形図
である。この図2は低密度で画像を読み取る場合の波形
を示している。図2において、シフトクロックSHは第
1のシフトゲート3及び第2のシフトゲート4に、転送
クロックφ1、φ2は第1のCCDシフトレジスタ5及
び第2のCCDシフトレジスタ6のφ1転送電極とφ2
転送電極に、リセットクロックRSはリセットゲート8
にそれぞれ印加される。また、最終段クロックφ1e、
最終段クロックφ2eは、図1のφ1転送電極10とφ
2転送電極11に印加される転送クロックを示し、ゲー
ト制御信号Gは排出ゲート14に印加される信号波形を
示している。
密度及び低密度で読み取る場合の動作について説明す
る。
ある図4のように、シフトクロックSHがLowレベル
の間に、読み取り画像の1ラインが画素列に読み取ら
れ、その入射光の強度に応じた信号電荷が各画素列の画
素に蓄積される。続いて、シフトクロックSHがHig
hレベルの間に、画素列に蓄積されていた信号電荷は画
素列からシフトゲートを通じてCCDシフトレジスタへ
一斉に転送される。その後、シフトクロックSHがLo
wレベルになると、CCDシフトレジスタへ転送された
信号電荷は、図示しないφ1転送電極及びφ2転送電極
により転送クロックφ1、φ2に同期して出力側へ交互
に転送される。なお、転送クロックφ1、φ2は、図示
しない最終段のφ1転送電極及びφ2転送電極にも印加
されている。
5からの信号電荷は最終段のφ2転送電極11から転送
クロックに同期して電荷検出部7に転送される。この
間、ゲート制御信号GはLowレベルが保持されるため
に、排出ゲート14のゲートはoffし、第2のCCD
シフトレジスタ6からの信号電荷についても最終段のφ
1転送電極10から転送クロックに同期して電荷検出部
7へ転送される。このように、電荷検出部7には第1の
CCDシフトレジスタ5からの信号電荷と第2のCCD
シフトレジスタ6からの信号電荷が交互に転送される。
すように、転送クロックφ1、φ2の周波数は2倍にな
る。このとき、最終段クロックφ1eはLowレベルに
保持され、他の転送クロックφ1は通常のクロック信号
が印加される。また、最終段クロックφ2eと他の転送
クロックはφ2はともに同じ転送クロックが印加され
る。ゲート制御信号GはHighレベルに保持される。
では他のφ2転送電極と同じ転送クロックが印加される
ので、第1のCCDシフトレジスタ5からの信号電荷は
最終段のφ2転送電極11から転送クロックに同期して
電荷検出部7へ転送される。一方、最終段のφ1転送電
極10では電位がLowレベルに保持されるために信号
電荷の転送が停止し、また排出ゲート14のゲートがo
nするために、第2のCCDシフトレジスタ6からの信
号電荷は電荷排出ドレイン13から外部に排出される。
したがって、電荷検出部7には第1のCCDシフトレジ
スタ5からの信号電荷のみが転送されることになる。
では、高密度/低密度のいずれの場合にも2ラインによ
る画像の読み取りが行われるが、低密度の場合には、第
2のCCDシフトレジスタ6からの信号電荷は排出ゲー
ト14から排出され、第1のCCDシフトレジスタ5か
らの信号電荷のみが転送される。したがって、電荷検出
部7からは、一つの画素列上で1つおきに存在する画素
の信号電荷が合成されることなく出力されることになる
ため、画質の劣化を防ぐことができる。この場合、転送
クロックφ1、φ2の周波数は2倍となるので、データ
レートを変えることなく半分の時間で読み出すことがで
きる。しかも、画像処理回路の数を2倍にする必要がな
いため、回路規模の増大を回避することができる。
固体撮像装置においては、高密度で画像を読み取る場合
は2ラインで読み取った信号電荷を全て出力側に転送
し、低密度で画像を読み取る場合は2ラインで読み取っ
た信号電荷のうち一方のみを出力側に転送するようにし
たので、転送クロックの周波数を2倍にしても画質を劣
化させることがなく、また1ラインごとに画像処理回路
を設けることなしに信号を処理することができる。
を招くことなしに、低密度での読み取りを高速化するこ
とが可能となる。
図。
ロック信号と出力信号の一例を示す波形図。
ク信号と出力信号の一例を示す波形図。
の波形図。
体撮像装置を示す概略構成図。
Claims (2)
- 【請求項1】 入射光を光電変換して信号電荷を生成す
る複数の光電変換素子からなる第1及び第2の光電変換
部と、前記各光電変換部から信号電荷を読み出す第1及
び第2の電荷読み出し部と、前記各電荷読み出し部から
読み出された信号電荷を出力側へ転送する複数の転送電
極からなる第1及び第2の電荷転送部と、前記第1及び
第2の電荷転送部により転送された信号電荷を電圧信号
に変換する電荷検出部とを備え、前記第1及び第2の光
電変換部は光電変換素子が平面的に千鳥配列され、1ラ
インの画像を2つの光電変換部の各光電変換素子で交互
に読み取るように構成された固体撮像装置において、 前記第2の電荷転送部の終端部分に信号電荷を外部へ排
出する排出ゲートを設け、前記第2の光電変換部から読
み出された信号電荷を前記電荷検出部又は前記排出ゲー
トのいずれか一方へ転送することを特徴とする固体撮像
装置。 - 【請求項2】 画像を高密度で読み取る場合は前記第1
及び第2の電荷転送部からの信号電荷を交互に前記電荷
検出部へ転送し、画像を低密度で読み取る場合は第1の
電荷転送部からの信号電荷を前記電荷検出部へ転送し、
前記第2の電荷転送部からの信号電荷を前記排出ゲート
へ転送することを特徴とする請求項1記載の固体撮像装
置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03915899A JP3964567B2 (ja) | 1999-02-17 | 1999-02-17 | 固体撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03915899A JP3964567B2 (ja) | 1999-02-17 | 1999-02-17 | 固体撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000244819A true JP2000244819A (ja) | 2000-09-08 |
JP3964567B2 JP3964567B2 (ja) | 2007-08-22 |
Family
ID=12545317
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03915899A Expired - Fee Related JP3964567B2 (ja) | 1999-02-17 | 1999-02-17 | 固体撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3964567B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001203342A (ja) * | 1999-11-08 | 2001-07-27 | Sony Corp | 画像入力装置、並びに固体撮像装置及びその駆動方法 |
JP2002330359A (ja) * | 2001-05-02 | 2002-11-15 | Sony Corp | 固体撮像素子及びその検査方法 |
JP2002343954A (ja) * | 2001-05-11 | 2002-11-29 | Sony Corp | 固体撮像素子 |
JP2005150125A (ja) * | 2003-11-11 | 2005-06-09 | Nec Electronics Corp | 固体撮像装置および電荷排出部 |
JP2005217242A (ja) * | 2004-01-30 | 2005-08-11 | Nec Electronics Corp | 固体撮像装置及びその駆動方法 |
US7327500B2 (en) | 2003-03-20 | 2008-02-05 | Kabushiki Kaisha Toshiba | Image inputting apparatus |
-
1999
- 1999-02-17 JP JP03915899A patent/JP3964567B2/ja not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001203342A (ja) * | 1999-11-08 | 2001-07-27 | Sony Corp | 画像入力装置、並びに固体撮像装置及びその駆動方法 |
JP4665276B2 (ja) * | 1999-11-08 | 2011-04-06 | ソニー株式会社 | 固体撮像装置及びその駆動方法 |
JP2002330359A (ja) * | 2001-05-02 | 2002-11-15 | Sony Corp | 固体撮像素子及びその検査方法 |
JP4513229B2 (ja) * | 2001-05-02 | 2010-07-28 | ソニー株式会社 | 固体撮像素子及びその検査方法 |
JP2002343954A (ja) * | 2001-05-11 | 2002-11-29 | Sony Corp | 固体撮像素子 |
US7327500B2 (en) | 2003-03-20 | 2008-02-05 | Kabushiki Kaisha Toshiba | Image inputting apparatus |
JP2005150125A (ja) * | 2003-11-11 | 2005-06-09 | Nec Electronics Corp | 固体撮像装置および電荷排出部 |
JP4519447B2 (ja) * | 2003-11-11 | 2010-08-04 | ルネサスエレクトロニクス株式会社 | 固体撮像装置および電荷排出部 |
JP2005217242A (ja) * | 2004-01-30 | 2005-08-11 | Nec Electronics Corp | 固体撮像装置及びその駆動方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3964567B2 (ja) | 2007-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101177140B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치 | |
US7375748B2 (en) | Differential readout from pixels in CMOS sensor | |
EP2378764B1 (en) | A camera | |
JP4483293B2 (ja) | 固体撮像装置およびその駆動方法 | |
US6914227B2 (en) | Image sensing apparatus capable of outputting image by converting resolution by adding and reading out a plurality of pixels, its control method, and image sensing system | |
JP5262028B2 (ja) | イメージセンサおよび制御方法 | |
US8203634B2 (en) | Physical quantity detecting device, solid-state imaging device, and imaging apparatus | |
US5654755A (en) | System for determining a video offset from dark photosensors in an image sensor array | |
JPH1084507A (ja) | 能動画素イメージセンサ及びその製造方法 | |
EP2190184B1 (en) | Solid state imaging device | |
US7777798B2 (en) | Physical quantity detecting device, method of driving the physical quantity detecting device and imaging apparatus | |
JP3251104B2 (ja) | 固体撮像装置 | |
JP3964567B2 (ja) | 固体撮像装置 | |
EP0848546B1 (en) | Solid-state imaging device and method for driving the same | |
US7432964B2 (en) | Solid-state imaging device with plural CDS circuits per column sharing a capacitor and/or clamping transistor | |
US4661854A (en) | Transfer smear reduction for charge sweep device imagers | |
JPH06245145A (ja) | 固体撮像装置の駆動方法 | |
US7718945B2 (en) | Solid state imaging device including photodetecting section, row selecting section for changing the electric charge accumulating time of each row, and signal processing section | |
US20020101522A1 (en) | Combined multiplexing and offset correction for an image sensor array | |
JPH11239299A (ja) | 固体撮像装置及びその駆動方法、並びにカメラ | |
JP3379652B2 (ja) | 固体撮像素子 | |
JP2001054021A (ja) | 固体撮像装置及びその駆動方法 | |
JP4269431B2 (ja) | 固体撮像装置およびその駆動方法並びに画像入力装置 | |
JP3155877B2 (ja) | 固体撮像装置及びその電荷転送方法 | |
JPH11331484A (ja) | 固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070215 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070515 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070524 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130601 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |