JP3379652B2 - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JP3379652B2 JP3379652B2 JP24077292A JP24077292A JP3379652B2 JP 3379652 B2 JP3379652 B2 JP 3379652B2 JP 24077292 A JP24077292 A JP 24077292A JP 24077292 A JP24077292 A JP 24077292A JP 3379652 B2 JP3379652 B2 JP 3379652B2
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- rows
- receiving element
- storage
- defective pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は固体撮像装置に関し、タ
イム・ディレー・インテグレーションを行なう固体撮像
装置に関する。 【０００２】 【従来の技術】従来より図８に示す如く、一定のピッチ
で並べた受光素子１０1 〜１０ｎの配列方向Ｘに一定速
度で光学走査を行ない、この光学走査に同期して、各受
光素子１０1 〜１０ｎ夫々の出力信号を遅延及び加算器
１１1 〜１１ｎ夫々で一定時間遅延して加算することに
より、端子１２より出力する画像信号のＳＮ比を増加さ
せるタイム・ディレー・インテグレーション（ＴＤＩ）
方式がある。 【０００３】従来のＴＤＩ方式の固体撮像装置は図９に
示す如く、固体撮像素子内の光学走査方向Ｘに並べた受
光素子１５1 〜１５ｎ夫々の信号を同一タインミングで
チャージ・カップルド・デバイス（ＣＣＤ）１６1 〜１
６ｎ夫々に移送し、ＣＣＤ１６1 〜１６ｎ夫々の信号を
Ｙ方向に転送した信号を固体撮像素子の外部のアンプ１
７1 〜１７ｎ夫々で増幅した後、Ａ／Ｄコンバータ１８
1 〜１８ｎ夫々でディジタル化する。Ａ／Ｄコンバータ
１８ｉの出力するｉ（１≦ｉ≦ｎ−１）列目の画像デー
タメモリ１９ｉでｎ−ｉライン期間遅延されてデータセ
レクタ２０ｉに供給され、Ａ／Ｄコンバータ１８ｎの出
力するｎ列目の画像データは直接データセレクタ２０ｎ
に供給される。 【０００４】ＰＲＯＭ２１には受光素子１５1 〜１５ｎ
夫々の画素毎の欠陥画素情報が格納されており、データ
セレクタ２０1 〜２０ｎ夫々はこの欠陥画素情報が画素
欠陥を指示するときに入来する画像データの値を０に置
換する。データセレクタ２０ 1 〜２０ｎ夫々の出力する
画像データは加算器２２で加算され端子２３より出力さ
れる。このように受光素子１５1 〜１５ｎに画素欠陥が
あるときに、その欠陥画素の画像データの値を０と置換
することによりＳＮ比の低下を防止している。 【０００５】 【発明が解決しようとする課題】上記の従来装置は、画
像欠陥によるＴＤＩのＳＮ比の低下を防止できるという
利点がある反面、ＴＤＩの段数ｎが増加すると、アンプ
１７1 〜１７ｎ，Ａ／Ｄコンバータ１８1 〜１８ｎ，メ
モリ１９1 〜１９ｎ-1，データセレクタ２０1 〜２０ｎ
等の読出回路を構成する部品点数が増加し、装置の小型
化が困難になるという問題点があった。 【０００６】本発明は上記の点に鑑みなされたもので、
欠陥画素によるＳＮ比の低下を防止して素子内部でＴＤ
Ｉを行なう固体撮像素子を提供することを目的とする。 【０００７】 【課題を解決するための手段】図１は本発明の原理図を
示す。同図中、複数の受光素子列１は、光学走査方向に
一定間隔で並べられている。 【０００８】記憶素子２は、上記複数の受光素子列１の
画素毎の欠陥画素情報を記憶する。複数のスイッチ列３
は、上記複数の受光素子列に対応しており、上記記憶素
子の欠陥画素情報に基づき欠陥画素の信号の転送を阻止
する。 【０００９】複数の蓄積部列４は、上記複数のスイッチ
列３を通して複数の受光素子列１より供給される信号電
荷を画素毎に蓄積かつ遅延すると共に前列の蓄積部より
の蓄積電荷を加算する。 【００１０】電荷転送部５は、上記複数の蓄積部列の最
終列より転送された蓄積電荷を自己走査して出力する。 【００１１】 【作用】本発明においては、複数の受光素子列の画素の
うち、欠陥画素の信号電荷は欠陥画素情報に基づき画素
毎に開閉成するスイッチ列３によって蓄積部列４に転送
されることが阻止されるため、欠陥画素によるＳＮ比の
低下を防止できる。また、前列の蓄積部よりの蓄積電荷
を後列の蓄積部で加算することにより専用の加算部を設
ける必要がなく、記憶素子２及びスイッチ列３及び蓄積
部列４及び電荷転送部を撮像素子内に構成して撮像素子
内でＴＤＩを行なうことができる。 【００１２】 【実施例】図２は本発明素子の一実施例の回路構成図を
示す。ここでは説明簡略のため２段のＴＤＩ動作の例を
示している。 【００１３】図２において、ＰＶ１Ａ〜ＰＶＮＡはＡ列
受光素子アレイ２０を構成する受光素子（フォトダイオ
ード）であり、ＰＶ１Ｂ〜ＰＶＮＢはＢ列受光素子アレ
イ２１を構成する受光素子である。Ａ列，Ｂ列のスイッ
チアレイ２２，２３夫々を構成するＭＯＳＦＥＴスイッ
チＳＷ１Ａ〜ＳＷＮＡ，ＳＷ１Ｂ〜ＳＷＮＢ夫々は受光
素子ＰＶ１Ａ〜ＰＶＮＡ，ＰＶ１Ｂ〜ＰＶＮＢ夫々の信
号読出し用のスイッチである。Ａ列蓄積部２４の蓄積素
子ＳＧ１Ａ〜ＳＧＮＡはＡ列の受光素子ＰＶ１Ａ〜ＰＶ
ＮＡから読出された画素信号の電荷を蓄積してＢ列蓄積
部２５の蓄積素子ＳＧ１Ｂ〜ＳＧＮＢに転送する。Ｂ列
蓄積部２５の蓄積素子ＳＧ１Ｂ〜ＳＧＮＢ夫々は上記Ａ
列の蓄積素子ＳＧ１Ａ〜ＳＧＮＡから転送された画素信
号の電荷と、Ｂ列の受光素子ＰＶ１Ｂ〜ＰＶＮＢから読
出された画素信号の電荷とを同一の電位井戸に蓄積する
ことによりＡ列とＢ列の画素信号を加算する。上記蓄積
部２４，２５には端子３５，３６よりバイアスＶSG及び
パルスφIG，φTGI,φTG2が供給されている。 【００１４】この蓄積素子ＳＧ１Ｂ〜ＳＧＮＢで加算さ
れた加算信号は電荷転送部２６であるＣＣＤの各段ＣＴ
Ｃ１〜ＣＴＣＮに転送され、各段ＣＴＣ１〜ＣＴＣＮを
順次シフトされ、ＣＴＣＮからアンプ２７を通して端子
２８より出される。電荷転送部２６には端子３７から転
送パルスφ1 〜φ4 が供給されている。 【００１５】欠陥画素メモリ３０を構成するスタチック
型シフトレジスタ３０ａ，３０ｂは欠陥画素情報を格納
するもので、撮像開始時に端子３１より正常を“１”、
欠陥を“０”で表わす欠陥画素情報が供給され、この欠
陥画素情報が端子３２，３３夫々より供給されるシフト
クロックφＳＡ，φＳＢによりシフトレジスタ３０ａ，
３０ｂ夫々にシフトされて設定され、撮像期間中はシフ
トクロックを停止しておく。シフトレジスタ３０ａの各
段ＳＲＡ１〜ＳＲＡＮ夫々の情報はＡ列のスイッチＳＷ
１Ａ〜ＳＷＮＡに制御信号として供給され、シフトレジ
スタ３０ｂの各段ＳＲＢ１〜ＳＲＢＮ夫々の情報はＢ列
のスイッチＳＷ１Ｂ〜ＳＷＮＢに制御信号として供給さ
れ、制御信号が“１”のスイッチだけが閉成される。 【００１６】つまり、欠陥画素に対しては欠陥画素情報
が“０”でスイッチが開成されて、その欠陥画素の画素
信号は蓄積部２４，２５に供給されない。 【００１７】図３は図２の素子各部の信号タイミングチ
ャートを示す。図３（Ａ）のパルスφIGがＨレベルの露
光期間においては図３（Ｂ）に示すパルスφTG2 はＨレ
ベル、図３（Ｃ）に示すパルスφTG1 はＬレベルであ
り、転送パルスφ１〜φ４は図３（Ｄ）〜（Ｇ）に示す
如く互いに９０度の位相差で供給されている。この状態
の時点Ｔ1 では図４に示す如くφIGがＨレベルのために
受光素子ＰＶ１Ａ，ＰＶ１Ｂで光電変更された電荷は蓄
積部ＳＧ１Ａ，ＳＧ１Ｂ夫々のバイアスＶSGを印加され
た電極位置に蓄積される。 【００１８】次にパルスφTG2 がＬレベルとなった時点
Ｔ2 では図５に示す如く蓄積部ＳＧ１ＡのパルスφTG2
を印加される電極位置の電荷が蓄積部ＳＧ１Ｂのバイア
スＶ SGが印加された電極位置に転送されて電荷の加算が
行なわれる。 【００１９】次にパルスφTG1 がＨレベルとなった時点
Ｔ3 では図６に示す如く蓄積部ＳＧ１ＢのバイアスＶSG
が印加された電極位置の加算電荷は電荷転送部２６の段
ＣＴＣ１に転送される。また蓄積部ＳＧ１Ａのバイアス
ＶSGが印加された電極位置の蓄積電荷は隣りのＨレベル
のパルスφTG1 が印加された電極位置に転送される。こ
の後、パルスφTG1 がＬレベルとなりパルスφTG2 がＨ
レベルとなった時点Ｔ4 では図７に示す如く蓄積部ＳＧ
１ＡのパルスφTG1 が印加される電極位置の蓄積電荷が
隣りのＨレベルのパルスφTG2 が印加された電極位置に
転送される。これと共に電荷転送部２６では転送パルス
φ1 〜φ4 による転送が開始される。このように、複数
の受光素子アレイ２０，２１の画素のうち、欠陥画素の
信号電荷は欠陥画素情報に基づき画素毎に開閉成するス
イッチアレイ２２，２３によって蓄積部２４，２５に転
送されることが阻止されるため、欠陥画素によるＳＮ比
の低下を防止できる。また、前列の蓄積部２４よりの蓄
積電荷を後列の蓄積部２５で加算することにより専用の
加算部を設ける必要がなく、シフトレジスタ３０ａ，３
０ｂ及びスイッチアレイ２２，２３及び蓄積部２４，２
５及びび電荷転送部２６を撮像素子内に半導体集積化し
て構成して撮像素子内でＴＤＩを行なうことがで、小型
化が可能となる。 【００２０】 【発明の効果】上述の如く、本発明の固体撮像素子によ
れば、欠陥画素によるＳＮ比の低下を防止して素子内部
でＴＤＩを行なうことができ、かつ小型化が可能とな
り、実用上きわめて有用である。
イム・ディレー・インテグレーションを行なう固体撮像
装置に関する。 【０００２】 【従来の技術】従来より図８に示す如く、一定のピッチ
で並べた受光素子１０1 〜１０ｎの配列方向Ｘに一定速
度で光学走査を行ない、この光学走査に同期して、各受
光素子１０1 〜１０ｎ夫々の出力信号を遅延及び加算器
１１1 〜１１ｎ夫々で一定時間遅延して加算することに
より、端子１２より出力する画像信号のＳＮ比を増加さ
せるタイム・ディレー・インテグレーション（ＴＤＩ）
方式がある。 【０００３】従来のＴＤＩ方式の固体撮像装置は図９に
示す如く、固体撮像素子内の光学走査方向Ｘに並べた受
光素子１５1 〜１５ｎ夫々の信号を同一タインミングで
チャージ・カップルド・デバイス（ＣＣＤ）１６1 〜１
６ｎ夫々に移送し、ＣＣＤ１６1 〜１６ｎ夫々の信号を
Ｙ方向に転送した信号を固体撮像素子の外部のアンプ１
７1 〜１７ｎ夫々で増幅した後、Ａ／Ｄコンバータ１８
1 〜１８ｎ夫々でディジタル化する。Ａ／Ｄコンバータ
１８ｉの出力するｉ（１≦ｉ≦ｎ−１）列目の画像デー
タメモリ１９ｉでｎ−ｉライン期間遅延されてデータセ
レクタ２０ｉに供給され、Ａ／Ｄコンバータ１８ｎの出
力するｎ列目の画像データは直接データセレクタ２０ｎ
に供給される。 【０００４】ＰＲＯＭ２１には受光素子１５1 〜１５ｎ
夫々の画素毎の欠陥画素情報が格納されており、データ
セレクタ２０1 〜２０ｎ夫々はこの欠陥画素情報が画素
欠陥を指示するときに入来する画像データの値を０に置
換する。データセレクタ２０ 1 〜２０ｎ夫々の出力する
画像データは加算器２２で加算され端子２３より出力さ
れる。このように受光素子１５1 〜１５ｎに画素欠陥が
あるときに、その欠陥画素の画像データの値を０と置換
することによりＳＮ比の低下を防止している。 【０００５】 【発明が解決しようとする課題】上記の従来装置は、画
像欠陥によるＴＤＩのＳＮ比の低下を防止できるという
利点がある反面、ＴＤＩの段数ｎが増加すると、アンプ
１７1 〜１７ｎ，Ａ／Ｄコンバータ１８1 〜１８ｎ，メ
モリ１９1 〜１９ｎ-1，データセレクタ２０1 〜２０ｎ
等の読出回路を構成する部品点数が増加し、装置の小型
化が困難になるという問題点があった。 【０００６】本発明は上記の点に鑑みなされたもので、
欠陥画素によるＳＮ比の低下を防止して素子内部でＴＤ
Ｉを行なう固体撮像素子を提供することを目的とする。 【０００７】 【課題を解決するための手段】図１は本発明の原理図を
示す。同図中、複数の受光素子列１は、光学走査方向に
一定間隔で並べられている。 【０００８】記憶素子２は、上記複数の受光素子列１の
画素毎の欠陥画素情報を記憶する。複数のスイッチ列３
は、上記複数の受光素子列に対応しており、上記記憶素
子の欠陥画素情報に基づき欠陥画素の信号の転送を阻止
する。 【０００９】複数の蓄積部列４は、上記複数のスイッチ
列３を通して複数の受光素子列１より供給される信号電
荷を画素毎に蓄積かつ遅延すると共に前列の蓄積部より
の蓄積電荷を加算する。 【００１０】電荷転送部５は、上記複数の蓄積部列の最
終列より転送された蓄積電荷を自己走査して出力する。 【００１１】 【作用】本発明においては、複数の受光素子列の画素の
うち、欠陥画素の信号電荷は欠陥画素情報に基づき画素
毎に開閉成するスイッチ列３によって蓄積部列４に転送
されることが阻止されるため、欠陥画素によるＳＮ比の
低下を防止できる。また、前列の蓄積部よりの蓄積電荷
を後列の蓄積部で加算することにより専用の加算部を設
ける必要がなく、記憶素子２及びスイッチ列３及び蓄積
部列４及び電荷転送部を撮像素子内に構成して撮像素子
内でＴＤＩを行なうことができる。 【００１２】 【実施例】図２は本発明素子の一実施例の回路構成図を
示す。ここでは説明簡略のため２段のＴＤＩ動作の例を
示している。 【００１３】図２において、ＰＶ１Ａ〜ＰＶＮＡはＡ列
受光素子アレイ２０を構成する受光素子（フォトダイオ
ード）であり、ＰＶ１Ｂ〜ＰＶＮＢはＢ列受光素子アレ
イ２１を構成する受光素子である。Ａ列，Ｂ列のスイッ
チアレイ２２，２３夫々を構成するＭＯＳＦＥＴスイッ
チＳＷ１Ａ〜ＳＷＮＡ，ＳＷ１Ｂ〜ＳＷＮＢ夫々は受光
素子ＰＶ１Ａ〜ＰＶＮＡ，ＰＶ１Ｂ〜ＰＶＮＢ夫々の信
号読出し用のスイッチである。Ａ列蓄積部２４の蓄積素
子ＳＧ１Ａ〜ＳＧＮＡはＡ列の受光素子ＰＶ１Ａ〜ＰＶ
ＮＡから読出された画素信号の電荷を蓄積してＢ列蓄積
部２５の蓄積素子ＳＧ１Ｂ〜ＳＧＮＢに転送する。Ｂ列
蓄積部２５の蓄積素子ＳＧ１Ｂ〜ＳＧＮＢ夫々は上記Ａ
列の蓄積素子ＳＧ１Ａ〜ＳＧＮＡから転送された画素信
号の電荷と、Ｂ列の受光素子ＰＶ１Ｂ〜ＰＶＮＢから読
出された画素信号の電荷とを同一の電位井戸に蓄積する
ことによりＡ列とＢ列の画素信号を加算する。上記蓄積
部２４，２５には端子３５，３６よりバイアスＶSG及び
パルスφIG，φTGI,φTG2が供給されている。 【００１４】この蓄積素子ＳＧ１Ｂ〜ＳＧＮＢで加算さ
れた加算信号は電荷転送部２６であるＣＣＤの各段ＣＴ
Ｃ１〜ＣＴＣＮに転送され、各段ＣＴＣ１〜ＣＴＣＮを
順次シフトされ、ＣＴＣＮからアンプ２７を通して端子
２８より出される。電荷転送部２６には端子３７から転
送パルスφ1 〜φ4 が供給されている。 【００１５】欠陥画素メモリ３０を構成するスタチック
型シフトレジスタ３０ａ，３０ｂは欠陥画素情報を格納
するもので、撮像開始時に端子３１より正常を“１”、
欠陥を“０”で表わす欠陥画素情報が供給され、この欠
陥画素情報が端子３２，３３夫々より供給されるシフト
クロックφＳＡ，φＳＢによりシフトレジスタ３０ａ，
３０ｂ夫々にシフトされて設定され、撮像期間中はシフ
トクロックを停止しておく。シフトレジスタ３０ａの各
段ＳＲＡ１〜ＳＲＡＮ夫々の情報はＡ列のスイッチＳＷ
１Ａ〜ＳＷＮＡに制御信号として供給され、シフトレジ
スタ３０ｂの各段ＳＲＢ１〜ＳＲＢＮ夫々の情報はＢ列
のスイッチＳＷ１Ｂ〜ＳＷＮＢに制御信号として供給さ
れ、制御信号が“１”のスイッチだけが閉成される。 【００１６】つまり、欠陥画素に対しては欠陥画素情報
が“０”でスイッチが開成されて、その欠陥画素の画素
信号は蓄積部２４，２５に供給されない。 【００１７】図３は図２の素子各部の信号タイミングチ
ャートを示す。図３（Ａ）のパルスφIGがＨレベルの露
光期間においては図３（Ｂ）に示すパルスφTG2 はＨレ
ベル、図３（Ｃ）に示すパルスφTG1 はＬレベルであ
り、転送パルスφ１〜φ４は図３（Ｄ）〜（Ｇ）に示す
如く互いに９０度の位相差で供給されている。この状態
の時点Ｔ1 では図４に示す如くφIGがＨレベルのために
受光素子ＰＶ１Ａ，ＰＶ１Ｂで光電変更された電荷は蓄
積部ＳＧ１Ａ，ＳＧ１Ｂ夫々のバイアスＶSGを印加され
た電極位置に蓄積される。 【００１８】次にパルスφTG2 がＬレベルとなった時点
Ｔ2 では図５に示す如く蓄積部ＳＧ１ＡのパルスφTG2
を印加される電極位置の電荷が蓄積部ＳＧ１Ｂのバイア
スＶ SGが印加された電極位置に転送されて電荷の加算が
行なわれる。 【００１９】次にパルスφTG1 がＨレベルとなった時点
Ｔ3 では図６に示す如く蓄積部ＳＧ１ＢのバイアスＶSG
が印加された電極位置の加算電荷は電荷転送部２６の段
ＣＴＣ１に転送される。また蓄積部ＳＧ１Ａのバイアス
ＶSGが印加された電極位置の蓄積電荷は隣りのＨレベル
のパルスφTG1 が印加された電極位置に転送される。こ
の後、パルスφTG1 がＬレベルとなりパルスφTG2 がＨ
レベルとなった時点Ｔ4 では図７に示す如く蓄積部ＳＧ
１ＡのパルスφTG1 が印加される電極位置の蓄積電荷が
隣りのＨレベルのパルスφTG2 が印加された電極位置に
転送される。これと共に電荷転送部２６では転送パルス
φ1 〜φ4 による転送が開始される。このように、複数
の受光素子アレイ２０，２１の画素のうち、欠陥画素の
信号電荷は欠陥画素情報に基づき画素毎に開閉成するス
イッチアレイ２２，２３によって蓄積部２４，２５に転
送されることが阻止されるため、欠陥画素によるＳＮ比
の低下を防止できる。また、前列の蓄積部２４よりの蓄
積電荷を後列の蓄積部２５で加算することにより専用の
加算部を設ける必要がなく、シフトレジスタ３０ａ，３
０ｂ及びスイッチアレイ２２，２３及び蓄積部２４，２
５及びび電荷転送部２６を撮像素子内に半導体集積化し
て構成して撮像素子内でＴＤＩを行なうことがで、小型
化が可能となる。 【００２０】 【発明の効果】上述の如く、本発明の固体撮像素子によ
れば、欠陥画素によるＳＮ比の低下を防止して素子内部
でＴＤＩを行なうことができ、かつ小型化が可能とな
り、実用上きわめて有用である。
【図面の簡単な説明】
【図１】本発明の原理図である。
【図２】本発明素子の回路構成図である。
【図３】図２各部の信号タイミングチャートである。
【図４】本発明素子の動作を説明するための図である。
【図５】本発明素子の動作を説明するための図である。
【図６】本発明素子の動作を説明するための図である。
【図７】本発明素子の動作を説明するための図である。
【図８】ＴＤＩを説明するための図である。
【図９】従来装置のブロック図である。
【符号の説明】
２０，２１ 受光素子アレイ
２２，２３ スイッチアレイ
２４，２５ 蓄積部
２６ 電荷転送部
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 坂地 陽一郎
神奈川県川崎市中原区上小田中1015番地
富士通株式会社内
(56)参考文献 特開 昭63−204978（ＪＰ，Ａ)
特開 平４−127568（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04N 5/335
H01L 27/146
H04N 1/028 - 1/04
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 光学走査方向に一定間隔で並べられた複
数の受光素子列（１）と、 上記複数の受光素子列の画素毎の欠陥画素情報を記憶す
る記憶素子（２）と、 上記複数の受光素子列に対応しており、上記記憶素子の
欠陥画素情報に基づき欠陥画素の信号の転送を阻止する
複数のスイッチ列（３）と、 上記複数のスイッチ列を通して複数の受光素子列より供
給される信号電荷を画素毎に蓄積かつ遅延すると共に、
前列の蓄積部よりの蓄積電荷を加算する複数の蓄積部列
（４）と、 上記複数の蓄積部列の最終列より転送された蓄積電荷を
自己走査して出力する電荷転送部（５）とを有すること
を特徴とする固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24077292A JP3379652B2 (ja) | 1992-09-09 | 1992-09-09 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24077292A JP3379652B2 (ja) | 1992-09-09 | 1992-09-09 | 固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0690407A JPH0690407A (ja) | 1994-03-29 |
| JP3379652B2 true JP3379652B2 (ja) | 2003-02-24 |
Family
ID=17064487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24077292A Expired - Fee Related JP3379652B2 (ja) | 1992-09-09 | 1992-09-09 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3379652B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230123405A1 (en) * | 2021-10-15 | 2023-04-20 | Pixart Imaging Inc. | Time delay integration sensor handling defect pixels |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4443821A1 (de) * | 1994-12-09 | 1996-06-20 | Telefunken Microelectron | Bildaufnahmevorrichtung |
| DE4443823A1 (de) * | 1994-12-09 | 1996-06-20 | Telefunken Microelectron | Verfahren und Vorrichtung zur Bildaufnahme |
| JP4493124B2 (ja) * | 1999-08-04 | 2010-06-30 | 日本テキサス・インスツルメンツ株式会社 | 固体撮像装置 |
| JP4537467B2 (ja) * | 2008-03-18 | 2010-09-01 | アドバンスド・マスク・インスペクション・テクノロジー株式会社 | 試料検査装置及び試料検査方法 |
| JP5052421B2 (ja) * | 2008-06-18 | 2012-10-17 | 三菱電機株式会社 | Ｔｄｉ方式イメージセンサ、及びその駆動方法 |
-
1992
- 1992-09-09 JP JP24077292A patent/JP3379652B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20230123405A1 (en) * | 2021-10-15 | 2023-04-20 | Pixart Imaging Inc. | Time delay integration sensor handling defect pixels |
| US11849236B2 (en) * | 2021-10-15 | 2023-12-19 | Pixart Imaging Inc. | Time delay integration sensor handling defect pixels |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0690407A (ja) | 1994-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0403248B1 (en) | Photoelectric converting apparatus | |
| KR101177140B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치 | |
| JPWO2003079675A1 (ja) | 固体撮像装置およびその駆動方法 | |
| US7639296B2 (en) | Solid state imaging apparatus | |
| CN102652431B (zh) | 用于在图像传感器中暂停列读出的方法及设备 | |
| JP2807386B2 (ja) | 固体撮像装置及び固体撮像装置の駆動方法 | |
| JPH04225686A (ja) | 撮像装置 | |
| JP5400428B2 (ja) | 撮像装置、撮像素子およびその駆動方法 | |
| JP3379652B2 (ja) | 固体撮像素子 | |
| JPH11164204A (ja) | 増幅型固体撮像素子 | |
| JP4286091B2 (ja) | 固体撮像装置 | |
| CN101309350A (zh) | 固态成像装置和照相机 | |
| EP0869665B1 (en) | Solid state image sensor | |
| JPH06245145A (ja) | 固体撮像装置の駆動方法 | |
| JPS63226177A (ja) | Ｃｓｄ型固体撮像素子 | |
| JPH11146278A (ja) | 固体撮像装置、並びに固体撮像装置の駆動方法 | |
| JP3964567B2 (ja) | 固体撮像装置 | |
| JPH11239299A (ja) | 固体撮像装置及びその駆動方法、並びにカメラ | |
| JP2850902B2 (ja) | 画像入力装置 | |
| US6255134B1 (en) | Method for making high-frame-rate CCD imaging devices from otherwise ordinary and inexpensive CCD devices | |
| JP2001054021A (ja) | 固体撮像装置及びその駆動方法 | |
| JPH0533594B2 (ja) | ||
| JPH06217203A (ja) | 固体撮像装置 | |
| US7379108B2 (en) | Image sensor, driving method and camera | |
| JP2001060681A (ja) | 固体撮像装置およびその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021126 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071213 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081213 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091213 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091213 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101213 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |