JPH1198469A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 １フレーム分の映像データを記憶するメモリ
と、そのメモリ制御部を用いることなく、簡易で安価に
ノンインターレース方式の映像データをインターレース
方式の映像データへ高速変換する。 【解決手段】 撮像装置１から１フレーム期間に読み出
した２フレーム分のノンインターレース方式の映像デー
タをメモリ４aまたはメモリ４bへ供給して１ライン分ず
つその書き込みを行い、その読み出しは、初めの１フレ
ーム分の映像データをインターレース方式の奇数フィー
ルド用、後の１フレーム分の映像データを偶数フィール
ド用として扱い、前記書き込み時の２分の１のスピード
で行うようにしたものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は画像処理装置、特に
映像信号をディジタル化してメモリに記憶したり、メモ
リに記憶されたディジタルの映像データをアナログ化し
てモニタに出力する等の処理を行う画像処理装置に関す
る。

【０００２】

【従来の技術】近年、ディジタルカメラ等において、そ
の撮像装置により取り込んだ映像データをテレビジョン
やパソコンのＣＲＴディスプレイ、液晶ディスプレイ等
に表示する機能は不可欠なものとなっている。その表示
方式としてはノンインターレース方式とインターレース
方式の２方式があり、双方の方式で映像データが出力で
きることが望ましく、従来よりこのような画像処理に関
する提案がなされている。

【０００３】以下図面を参照しながら従来の画像処理装
置について説明する。図５は従来の画像処理装置の構成
を示すブロック図であり、図中、10は撮像装置、11はＡ
／Ｄコンバータ、12は信号処理部、13はメモリ制御部、
14はメモリである。その動作として、まず、撮像装置10
はノンインターレース方式の映像信号を出力し、その映
像信号をＡ／Ｄコンバータ11へ供給する。Ａ／Ｄコンバ
ータ11は、供給された映像信号をアナログ信号からディ
ジタル信号に変換し、その変換後の映像データを信号処
理部12へ供給する。信号処理部12は供給された映像デー
タについて画素補間やガンマ補正等の信号処理を施しメ
モリ制御部13へ供給する。メモリ制御部13はアドレスを
出力するアドレスカウンタ等により構成され、メモリ14
に映像データを供給すると共に書き込みと読み出しの制
御を行う。このメモリ14は１フレーム分の映像データの
記憶が可能なメモリであり、書き込まれた映像データの
読み出し順序を変えることによりインターレース方式の
映像データへの変換を行っている。

【０００４】図６は従来の画像処理装置における撮像装
置の映像信号出力およびメモリへの書き込みと読み出し
のプロセスを示す説明図であり、上記画像処理装置の動
作をさらに詳細に説明するためのものである。まず、撮
像装置10の出力映像信号が図６(a)に示すようになって
いるとして、ライン１を画面上の１番上または１番下の
水平に並んだ画素列の左から、または右から順番に１ラ
イン分の映像データとした場合、その下または上のライ
ンをライン２とし順番にライン３，ライン４……とする
とメモリ14への映像データの書き込みは、ライン１，ラ
イン２，ライン３，ライン４……という順番で全画素分
行われる(図６(b)参照)。メモリ14からの映像データの
読み出しは、インターレース方式で奇数フィールドの場
合は、ライン１，ライン３，ライン５……という順番で
行われ、偶数フィールドの場合は、ライン２，ライン
４，ライン６……という順番で行われる(図６(c)参
照)。このようなメモリ14への書き込みと読み出しの手
順により、ノンインターレース方式の映像データをイン
ターレース方式のデータへ変換するものである。

【０００５】なお、上記メモリ及びメモリ制御のさらに
具体的な構成は特開平８−32938号公報に記載されてい
る。

【０００６】

【発明が解決しようとする課題】しかしながら、上記従
来の構成では１フレーム分の映像データを記憶するため
のメモリと、そのメモリを制御するためのメモリ制御部
が必要であり、そのため、構成が複雑となると共に回路
規模が大きくなり、コストも高くなるという問題がある
ほか、１フレーム分の映像データを記憶し終ってから、
その映像データを読み出すために、実際の映像より、１
フレーム期間以上、大きく遅延した映像データが出力さ
れるという問題点があった。

【０００７】本発明は、上記従来の問題点を解決するも
のであり、１フレーム分の映像データを記憶するメモリ
や、そのメモリ制御部を用いることなく、簡易で安価に
ノンインターレース方式の映像データをインターレース
方式の映像データへ高速変換することができる画像処理
装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明の画像処理装置
は、１フレーム期間に１フレーム分および２フレーム分
の映像信号が読み出し可能なノンインターレース方式出
力の撮像装置と、前記撮像装置の映像信号をディジタル
映像データに変換するＡ／Ｄコンバータと、前記Ａ／Ｄ
コンバータにより変換された映像データの１ライン分の
書き込みと読み出しが可能な複数個のメモリを備え、前
記ノンインターレース方式の２フレーム分の映像データ
を奇数フィールドおよび偶数フィールドとしてこれを読
み出し、インターレース方式の映像データに変換するよ
うにしたものである。

【０００９】この発明によれば、１フレーム分の映像デ
ータを記憶するメモリや、そのメモリ制御部を用いるこ
となく、簡易で安価にノンインターレース方式の映像デ
ータをインターレース方式の映像データへ高速変換する
ことができる。

【００１０】

【発明の実施の形態】以下、本発明の各実施の形態につ
いて、図面を参照しながら説明する。

【００１１】(実施の形態１)図１は本発明の画像処理装
置の実施の形態１における回路構成を示すブロック図で
あり、図中、１は１フレーム期間で２フレーム分の信号
が読み出し可能なノンインターレース方式出力の撮像装
置、２はアナログ信号をディジタル信号に変換するＡ／
Ｄコンバータ、３はＡ／Ｄコンバータによりディジタル
信号に変換された映像データが入力される信号処理部、
４は１ライン分の映像データが記憶可能な１ラインメモ
リ４aと１ラインメモリ４bおよびこれらを切り換えるス
イッチＳＷより構成されるメモリ、５は撮像装置駆動用
の読み出しタイミングパルス生成部である。

【００１２】以下、その動作を説明する。図２は本発明
の画像処理装置の実施の形態１における撮像装置の映像
信号出力およびメモリへの書き込みと読み出しのプロセ
スを示す説明図であり、図１の撮像装置１は、読み出し
タイミングパルス生成部５より各種駆動信号が供給さ
れ、この駆動信号のタイミングを変化させることによっ
て、図２(a)に示すように１フレーム期間で、２フレー
ム分の映像データを読み出し、読み出された映像データ
は、Ａ／Ｄコンバータ２へ供給される。Ａ／Ｄコンバー
タ２は、供給された映像データをアナログ信号からディ
ジタル信号に変換し、その映像データを信号処理部３へ
供給する。信号処理部３は、供給された映像データにつ
いて、画素補間やガンマ補正等の信号処理を施し、その
映像データをメモリ４へ供給する。

【００１３】メモリ４aとメモリ４bは、供給された映像
データについて１ライン分を記憶する。このとき供給さ
れる映像データは、１ライン期間に２ライン(１フレー
ム期間に２フレーム)の速度で供給され、インターレー
ス方式における奇数フィールドの映像データの書き込み
と読み出しを行う時は、１ライン期間に供給される２ラ
イン分の映像データについて初めの１ライン分をメモリ
４aに書き込み、所定のテレビジョン方式に準拠して書
き込み時の２分の１のスピードで読み出す。次の奇数ラ
イン分をメモリ４bに書き込み、同様に読み出す。奇数
フィールドの映像データの書き込みと読み出しが全ライ
ン分完了したら、偶数フィールドの映像データの書き込
みと読み出しを行い、この時は、１ライン期間に供給さ
れる２ライン分の映像データについて、後の１ライン分
である偶数ライン分をメモリ４bに書き込み、所定のテ
レビジョン方式に準拠し、書き込み時の２分の１のスピ
ードで読み出す(図２(a)，(b)，(c)参照)。

【００１４】このように、メモリへの書き込みと読み出
しのスピードが異なり、かつ映像データは連続して供給
されるため、書き込み用の１ライン分のメモリと読み出
し用の１ライン分のメモリが、同時に必要となる。つま
り、１ライン分の映像データ記憶が可能なメモリは複数
個必要となり、上記のようにメモリ４aに書き込みが行
われている時はメモリ４bからは読み出しが行われ、ま
たメモリ４aから読み出しが行われている途中でメモリ
４bには書き込みが始まる。メモリ４aとメモリ４bはス
イッチＳＷにより交互に切り換えられて、１ライン毎に
書き込みと読み出しの状態が交互に入れ替わることによ
り、インターレース方式の映像データを順次わずかな遅
延で出力することができる。なお、この１ライン分のメ
モリは３個以上用いてもよい。

【００１５】以上のように本実施の形態によれば、撮像
装置より従来のスピードに対して２倍のスピードで映像
信号を読み出すモードを加えることにより、２フレーム
分のノンインターレース方式の映像データを用いて１フ
レーム分のインターレース方式の映像データを作るよう
にしたので、１ライン分の映像データの記録が可能なメ
モリが最低２個あればよく、ＮＴＳＣで、映像の有効期
間480ラインとすると、メモリ容量を480分の２に削減す
ることができる。このように、安価で容易にノンインタ
ーレース方式の映像データをインターレース方式の映像
データにわずかな遅延で高速変換することができ、さら
に、出力データを切り替えることにより、インターレー
ス方式とノンインターレース方式双方の映像データを出
力することができる。

【００１６】(実施の形態２)図３は本発明の画像処理装
置の実施の形態２における回路構成を示すブロック図、
図４は本発明の画像処理装置の実施の形態２におけるシ
フトレジスタの回路構成を示すブロック図である。な
お、前記実施の形態１と同一の部分については同一の符
号を用いるものとする。図３において、１は１フレーム
期間で２フレーム分の信号が読み出し可能なノンインタ
ーレース方式出力の撮像装置、２はアナログ信号をディ
ジタル信号に変換するＡ／Ｄコンバータ、３はＡ／Ｄコ
ンバータによりディジタル信号に変換された映像データ
が入力される信号処理部、５は撮像装置駆動用の読み出
しタイミングパルス生成部、６は１ライン分の映像デー
タが記憶可能な後述のシフトレジスタ７，８により構成
されるシフトレジスタである。

【００１７】以下、その動作を説明する。まず、図３の
撮像装置１、Ａ／Ｄコンバータ２、信号処理部３、読み
出しタイミングパルス生成部５の各ブロックは、図１に
示した実施の形態１の各ブロックと同一の働きをしてお
り、信号処理部３で信号処理を施した映像データはシフ
トレジスタ６へ供給される。シフトレジスタ６の回路構
成は図４に示す通りであり、図４において、７は１ライ
ン分のデータを記憶できる数のＤフリップフロップ７
a，７b，７c，……で構成される第１のシフトレジスタ
であり、８は１ライン分のデータを記憶できる数のＤフ
リップフロップ８a，８c，８e，……と入力データを選
択するセレクタ８b，８d……で構成される第２のシフト
レジスタである。第１のシフトレジスタ７に供給される
映像データは１ライン期間に２ライン(１フレーム期間
に２フレーム)の速度で供給され、インターレース方式
における奇数フィールドの映像データの書き込みを行う
時は、１ライン期間に供給される２ライン分の映像デー
タについて、初めの１ライン分を第１のシフトレジスタ
７に書き込む。第１のシフトレジスタ７への書き込みが
完了すると、データ転送完了パルスが入力され、セレク
タ８b，８d，……が切り替わり、第２のシフトレジス８
へ映像データが転送される。第２のシフトレジスタ８
は、転送された映像データを読み出しクロックにより、
書き込みの２分の１のスピードで読み出す。

【００１８】奇数フィールドの映像データの書き込みと
読み出しが全ライン分完了したら、偶数フィールドの映
像データの書き込みと読み出しを行う。この時は、１ラ
イン期間に供給される２ライン分の映像データについ
て、後ろの１ライン分を第１のシフトレジスタ７に書き
込む。第１のシフトレジスタ７への書き込みが完了する
と、データ転送完了パルスが入力され、セレクタ８b，
８d，……が切り替わり、第２のシフトレジス８へ映像
データが転送される。第２のシフトレジスタ８は、転送
された映像データを読み出しクロックにより、書き込み
の２分の１のスピードで読み出し、偶数フィールドの映
像データの書き込みと読み出しが全ライン分完了した
ら、再び奇数フィールドの映像データの書き込みと読み
出しを同様に繰り返し、インターレース映像データとし
て出力する。なお、このシフトレジスタに代えて通常の
アドレスで書き込みと読み出しをするメモリ等を用いて
もよい。

【００１９】以上のように本実施の形態は、前記実施の
形態１で用いた映像データ１ライン分を記憶するメモリ
としてシフトレジスタを用い、１フレーム分のインター
レース方式の映像データを作るようにしたものであり、
実施の形態１と同様、１フレーム分の映像データを記憶
するためのメモリと、そのメモリを制御するためのメモ
リ制御部を用いることなくノンインターレース方式の映
像データをわずかな遅延でインターレース方式の映像デ
ータへ高速変換することができる。

【００２０】

【発明の効果】以上のように本発明によれば、１フレー
ム期間に２フレーム分の映像データが読み出し可能なノ
ンインターレース方式出力の撮像装置と、１ライン分の
映像データ記録が可能なメモリを複数個用いることによ
り、２フレーム分の映像データをそれぞれ、インターレ
ース方式の奇数フィールド用と偶数フィールド用として
扱うことができるようになり、１フレーム分の映像デー
タを記憶するためのメモリと、そのメモリを制御するた
めのメモリ制御部を用いることなく、ノンインターレー
ス方式の映像データをインターレース方式の映像データ
にわずかな遅延で高速変換することができるという有利
な効果が得られる。

【図面の簡単な説明】

【図１】本発明の画像処理装置の実施の形態１における
回路構成を示すブロック図である。

【図２】本発明の画像処理装置の実施の形態１における
撮像装置の映像信号出力およびメモリへの書き込みと読
み出しのプロセスを示す説明図である。

【図３】本発明の画像処理装置の実施の形態２における
回路構成を示すブロック図である。

【図４】本発明の画像処理装置の実施の形態２における
シフトレジスタの回路構成を示すブロック図である。

【図５】従来の画像処理装置の構成を示すブロック図で
ある。

【図６】従来の画像処理装置における撮像装置の映像信
号出力およびメモリへの書き込みと読み出しのプロセス
を示す説明図である。

【符号の説明】

１…撮像装置、 ２…Ａ／Ｄコンバータ、 ３…信号処
理部、 ４…メモリ、５…読み出しタイミングパルス生
成部、 ６…シフトレジスタ、 ７…第１のシフトレジ
スタ、 ８…第２のシフトレジスタ。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 １フレーム期間に１フレーム分および２
   フレーム分の映像信号が読み出し可能なノンインターレ
   ース方式出力の撮像装置と、前記撮像装置の映像信号を
   ディジタル映像データに変換するＡ／Ｄコンバータと、
   前記Ａ／Ｄコンバータにより変換された映像データの１
   ライン分の書き込みと読み出しが可能な複数個のメモリ
   を備え、前記ノンインターレース方式の２フレーム分の
   映像データを奇数フィールドおよび偶数フィールドとし
   てこれを読み出し、インターレース方式の映像データに
   変換することを特徴とする画像処理装置。
2. 【請求項２】 メモリは２個用いられており、そのメモ
   リへの書き込みスピードを読み出しスピードの２倍で行
   うことを特徴とする請求項１記載の画像処理装置。
3. 【請求項３】 メモリは第１および第２のシフトレジス
   タが用いられており、第１のシフトレジスタへの映像デ
   ータの書き込み後、これを第２のシフトレジスタに転送
   し、この第２のシフトレジスタより読み出すことを特徴
   とする請求項２記載の画像処理装置。