JP2000041224A - 補間機能付きスキャン変換回路 - Google Patents
補間機能付きスキャン変換回路Info
- Publication number
- JP2000041224A JP2000041224A JP10208259A JP20825998A JP2000041224A JP 2000041224 A JP2000041224 A JP 2000041224A JP 10208259 A JP10208259 A JP 10208259A JP 20825998 A JP20825998 A JP 20825998A JP 2000041224 A JP2000041224 A JP 2000041224A
- Authority
- JP
- Japan
- Prior art keywords
- video data
- frame buffers
- interpolation
- video
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/012—Conversion between an interlaced and a progressive signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0414—Vertical resolution change
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Graphics (AREA)
- Human Computer Interaction (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Television Systems (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【課題】 回路規模の小さい補間機能付きスキャン変換
回路の提供する。 【解決手段】 あるスキャン方式の映像データを分割し
て記憶すると共に、他のスキャン方式に準じたタイミン
グで映像データを読み出す複数のフレームバッファと、
各フレームバッファから読み出された映像データに基づ
いて映像の垂直方向の補間処理を行なう補間手段とを具
備する。
回路の提供する。 【解決手段】 あるスキャン方式の映像データを分割し
て記憶すると共に、他のスキャン方式に準じたタイミン
グで映像データを読み出す複数のフレームバッファと、
各フレームバッファから読み出された映像データに基づ
いて映像の垂直方向の補間処理を行なう補間手段とを具
備する。
Description
【０００１】
【発明の属する技術分野】本発明は、補間機能付きスキ
ャン変換回路に関する。
ャン変換回路に関する。
【０００２】
【従来の技術】従来、スキャン方式（走査方式）を変換
するスキャン変換回路は、例えばパーソナルコンピュー
タ（パソコン）の映像信号をテレビモニタに表示した
り、ＶＴＲ（Video Tape Recoder）に録画するために用
いられている。 パソコンの標準的な映像信号である Vi
deo Graphics Array(VGA) や Super VGA（ＳＶＧＡ）
は、一般のテレビ信号である National Television Sys
tem Committee（ＮＴＳＣ）信号やPhase Alternation b
y Line（ＰＡＬ）信号などとは異なるスキャン方式を採
用している。例えば、これら各スキャン方式では、スキ
ャン周波数（走査周波数）が異なるため、スキャン方式
を変換するためには、一時的に映像データを記憶・保持
するフレームバッファを用いるのが一般的である。
するスキャン変換回路は、例えばパーソナルコンピュー
タ（パソコン）の映像信号をテレビモニタに表示した
り、ＶＴＲ（Video Tape Recoder）に録画するために用
いられている。 パソコンの標準的な映像信号である Vi
deo Graphics Array(VGA) や Super VGA（ＳＶＧＡ）
は、一般のテレビ信号である National Television Sys
tem Committee（ＮＴＳＣ）信号やPhase Alternation b
y Line（ＰＡＬ）信号などとは異なるスキャン方式を採
用している。例えば、これら各スキャン方式では、スキ
ャン周波数（走査周波数）が異なるため、スキャン方式
を変換するためには、一時的に映像データを記憶・保持
するフレームバッファを用いるのが一般的である。
【０００３】また、ＶＧＡやＳＶＧＡは、ノンインタレ
ーススキャン（＝プログレッシブスキャン：順次走査）
方式を採用しているが、ＮＴＳＣ信号やＰＡＬ信号は、
インタレーススキャン（飛越し走査）方式を採用してい
る。このため、スキャン周波数の変換時に画質を損なわ
ないためには、垂直方向の映像補間を行なう必要があ
る。この場合、水平１ラインのデータを保持できるライ
ンバッファを複数用ることが一般的に行われている。
ーススキャン（＝プログレッシブスキャン：順次走査）
方式を採用しているが、ＮＴＳＣ信号やＰＡＬ信号は、
インタレーススキャン（飛越し走査）方式を採用してい
る。このため、スキャン周波数の変換時に画質を損なわ
ないためには、垂直方向の映像補間を行なう必要があ
る。この場合、水平１ラインのデータを保持できるライ
ンバッファを複数用ることが一般的に行われている。
【０００４】このようなフレームバッファとラインバッ
ファを用いたスキャン変換回路の一例として、特開平７
−２２５５６２号公報等に記載された技術がある。
ファを用いたスキャン変換回路の一例として、特開平７
−２２５５６２号公報等に記載された技術がある。
【０００５】
【発明が解決しようとする課題】ところで、上記従来技
術では、フレームバッファとラインバッファとを必要と
するために、回路構成が大規模になるという問題点があ
る。映像信号は比較的情報量が多いため、フレームバッ
ファやラインバッファには比較的大容量の半導体メモリ
を使用する必要がある。このようなフレームバッファと
ラインバッファの両方を用いることにより、回路構成が
大規模となり、装置を小型化することができず、また高
価となる。
術では、フレームバッファとラインバッファとを必要と
するために、回路構成が大規模になるという問題点があ
る。映像信号は比較的情報量が多いため、フレームバッ
ファやラインバッファには比較的大容量の半導体メモリ
を使用する必要がある。このようなフレームバッファと
ラインバッファの両方を用いることにより、回路構成が
大規模となり、装置を小型化することができず、また高
価となる。
【０００６】本発明は、上述する問題点に鑑みてなされ
たもので、回路規模の小さい補間機能付きスキャン変換
回路の提供を目的としている。
たもので、回路規模の小さい補間機能付きスキャン変換
回路の提供を目的としている。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、第１の手段として、あるスキャン方式
の映像データを分割して記憶すると共に、他のスキャン
方式に準じたタイミングで映像データを読み出す複数の
フレームバッファと、各フレームバッファから読み出さ
れた映像データに基づいて映像の垂直方向の補間処理を
行なう補間手段とを具備する手段を採用する。また、第
２の手段として、あるスキャン方式の映像データを記憶
すると共に、他のスキャン方式に準じたタイミングで映
像の１画素時間中に複数画素の映像データを読み出す高
速読出用のフレームバッファと、フレームバッファから
読み出された互いに隣り合う画素の映像データを一時記
憶する複数の一時記憶手段と各一時記憶手段から読み出
された映像データに基づいて映像の垂直方向の補間処理
を行なう補間手段とを具備する手段を採用する。
に、本発明では、第１の手段として、あるスキャン方式
の映像データを分割して記憶すると共に、他のスキャン
方式に準じたタイミングで映像データを読み出す複数の
フレームバッファと、各フレームバッファから読み出さ
れた映像データに基づいて映像の垂直方向の補間処理を
行なう補間手段とを具備する手段を採用する。また、第
２の手段として、あるスキャン方式の映像データを記憶
すると共に、他のスキャン方式に準じたタイミングで映
像の１画素時間中に複数画素の映像データを読み出す高
速読出用のフレームバッファと、フレームバッファから
読み出された互いに隣り合う画素の映像データを一時記
憶する複数の一時記憶手段と各一時記憶手段から読み出
された映像データに基づいて映像の垂直方向の補間処理
を行なう補間手段とを具備する手段を採用する。
【０００８】
【発明の実施の形態】以下、図面を参照して、本発明に
係わる補間機能付きスキャン変換回路の実施形態につい
て説明する。
係わる補間機能付きスキャン変換回路の実施形態につい
て説明する。
【０００９】〔第１実施形態〕まず、図１及び図２を参
照して、本発明の第１実施形態について説明する。図１
は、本実施形態の機能構成を示すブロック図である。こ
の図において、符号１は書き込み制御手段、２は２Ａ〜
２Ｃはフレームバッファ、３は読み出し制御手段、４は
補間手段である。書き込み制御手段１は、フレームバッ
ファ２Ａ〜２Ｃへの映像データ１０の書き込みを制御す
るものである。この映像データ１０は、ＶＧＡ信号やＳ
ＶＧＡ信号などのパソコン用映像信号（デジタル信号）
であり、ノンインタレース走査方式によるものである。
照して、本発明の第１実施形態について説明する。図１
は、本実施形態の機能構成を示すブロック図である。こ
の図において、符号１は書き込み制御手段、２は２Ａ〜
２Ｃはフレームバッファ、３は読み出し制御手段、４は
補間手段である。書き込み制御手段１は、フレームバッ
ファ２Ａ〜２Ｃへの映像データ１０の書き込みを制御す
るものである。この映像データ１０は、ＶＧＡ信号やＳ
ＶＧＡ信号などのパソコン用映像信号（デジタル信号）
であり、ノンインタレース走査方式によるものである。
【００１０】各フレームバッファ２Ａ〜２Ｃは、各々に
スキャン変換処理しようとする画像のサイズ（画像サイ
ズ）の１／３の記憶容量を持つものであり、各々に映像
データ１０を記憶する。読み出し制御手段３は、フレー
ムバッファ２Ａ〜２Ｃからの画像データ２１〜２３の読
み出しを制御するものであり、ＮＴＳＣ信号あるいはＰ
ＡＬ信号等、テレビ信号のタイミングで画像データ２１
〜２３を各々のフレームバッファ２Ａ〜２Ｃから読み出
す。
スキャン変換処理しようとする画像のサイズ（画像サイ
ズ）の１／３の記憶容量を持つものであり、各々に映像
データ１０を記憶する。読み出し制御手段３は、フレー
ムバッファ２Ａ〜２Ｃからの画像データ２１〜２３の読
み出しを制御するものであり、ＮＴＳＣ信号あるいはＰ
ＡＬ信号等、テレビ信号のタイミングで画像データ２１
〜２３を各々のフレームバッファ２Ａ〜２Ｃから読み出
す。
【００１１】補間手段４は、読み出し制御手段３が読み
出した画像データ２１〜２３に補間処理を施して、ＮＴ
ＳＣ信号あるいはＰＡＬ信号に準拠したスキャン周波数
かつインターレース方式の変換映像データ３０を出力す
るものである。
出した画像データ２１〜２３に補間処理を施して、ＮＴ
ＳＣ信号あるいはＰＡＬ信号に準拠したスキャン周波数
かつインターレース方式の変換映像データ３０を出力す
るものである。
【００１２】図２は、上記補間手段４の詳細構成を示す
ブロック図である。この図に示すように、補間手段４
は、乗算器５Ａ〜５Ｃ、加算器６及び除算器７から構成
されている。
ブロック図である。この図に示すように、補間手段４
は、乗算器５Ａ〜５Ｃ、加算器６及び除算器７から構成
されている。
【００１３】上記映像データ２１〜２３は、処理しよう
とする映像において各々に垂直方向に隣り合った部分の
データである。乗算器５Ａ〜５Ｃは、映像データ２１〜
２３を各々に１倍または２倍して映像データ２１ａ，２
２ａ，２３ａを生成する。加算器６は、この映像データ
２１ａ，２２ａ，２３ａを加算して映像データ２４を生
成する。除算器７は、映像データ２４を例えば４で除算
して変換映像データ３０を生成する。例えば、乗算器５
は１ビット左シフト器とセレクタとによって、除算器７
については２ビット右シフト器によって簡単に作成でき
る。
とする映像において各々に垂直方向に隣り合った部分の
データである。乗算器５Ａ〜５Ｃは、映像データ２１〜
２３を各々に１倍または２倍して映像データ２１ａ，２
２ａ，２３ａを生成する。加算器６は、この映像データ
２１ａ，２２ａ，２３ａを加算して映像データ２４を生
成する。除算器７は、映像データ２４を例えば４で除算
して変換映像データ３０を生成する。例えば、乗算器５
は１ビット左シフト器とセレクタとによって、除算器７
については２ビット右シフト器によって簡単に作成でき
る。
【００１４】次に、本実施形態の動作について詳しく説
明する。まず、書き込み制御手段１は、映像データ１０
を水平１ラインごとにパソコン映像信号のスキャン・タ
イミングでフレームバッファ２Ａ、２Ｂ、２Ｃに書き込
む。例えば１ライン目、４ライン目、７ライン目、…、
（３ｎ＋１）ライン目、…をフレームバッファ２Ａに、
２ライン目、５ライン目、８ライン目、…、（３ｎ＋
２）ライン目、…をフレームバッファ２Ｂに、３ライン
目、６ライン目、９ライン目、…、３ｎライン目、…を
フレームバッファ２Ｃにそれぞれ書き込む。ここで、ｎ
は自然数である。
明する。まず、書き込み制御手段１は、映像データ１０
を水平１ラインごとにパソコン映像信号のスキャン・タ
イミングでフレームバッファ２Ａ、２Ｂ、２Ｃに書き込
む。例えば１ライン目、４ライン目、７ライン目、…、
（３ｎ＋１）ライン目、…をフレームバッファ２Ａに、
２ライン目、５ライン目、８ライン目、…、（３ｎ＋
２）ライン目、…をフレームバッファ２Ｂに、３ライン
目、６ライン目、９ライン目、…、３ｎライン目、…を
フレームバッファ２Ｃにそれぞれ書き込む。ここで、ｎ
は自然数である。
【００１５】一方、読み出し制御手段３は、フレームバ
ッファ２Ａ、２Ｂ、２ＣからＮＴＳＣ信号あるいはＰＡ
Ｌ信号のスキャン・タイミングで各々の映像データ２１
〜２３を読み出す。
ッファ２Ａ、２Ｂ、２ＣからＮＴＳＣ信号あるいはＰＡ
Ｌ信号のスキャン・タイミングで各々の映像データ２１
〜２３を読み出す。
【００１６】ここで、例えばｍライン目の映像データを
読み出す場合、（ｍ−１）ライン目、ｍライン目、（ｍ
＋１）ライン目の映像データを同時に読み出す。これら
の映像データ２１〜２３は、書き込み制御手段１によ
り、それぞれ異なったフレームバッファ２Ａ、２Ｂ、２
Ｃに書き込まれているため、同時に読み出すことが可能
である。
読み出す場合、（ｍ−１）ライン目、ｍライン目、（ｍ
＋１）ライン目の映像データを同時に読み出す。これら
の映像データ２１〜２３は、書き込み制御手段１によ
り、それぞれ異なったフレームバッファ２Ａ、２Ｂ、２
Ｃに書き込まれているため、同時に読み出すことが可能
である。
【００１７】この垂直方向に連続した３つの映像データ
２１〜２３は、補間手段４に入力される。補間手段４
は、所定の演算処理により映像データ２１〜２３から変
換映像データ３０を生成する。
２１〜２３は、補間手段４に入力される。補間手段４
は、所定の演算処理により映像データ２１〜２３から変
換映像データ３０を生成する。
【００１８】より具体的には、補間手段４は、ある画素
の補間処理を行なう場合に、垂直方向の上下２ドットを
使用して補間処理を行う。すなわち、ｍライン目の画素
データＦ（ｍ）、（ｍ−１）ライン目の画素データＦ
（ｍ−１）及び（ｍ＋１）ライン目の画素データＦ（ｍ
＋１）について、その重み付けを１：２：１とし、補間
後の映像データＦ’（ｍ）を以下の演算により算出す
る。 Ｆ’(ｍ)＝{Ｆ(ｍ−１)＋２Ｆ(ｍ)＋Ｆ(ｍ＋１)}÷４ （１）
の補間処理を行なう場合に、垂直方向の上下２ドットを
使用して補間処理を行う。すなわち、ｍライン目の画素
データＦ（ｍ）、（ｍ−１）ライン目の画素データＦ
（ｍ−１）及び（ｍ＋１）ライン目の画素データＦ（ｍ
＋１）について、その重み付けを１：２：１とし、補間
後の映像データＦ’（ｍ）を以下の演算により算出す
る。 Ｆ’(ｍ)＝{Ｆ(ｍ−１)＋２Ｆ(ｍ)＋Ｆ(ｍ＋１)}÷４ （１）
【００１９】乗算器５Ａ〜５Ｃは、１倍動作あるいは２
倍動作を選択することができるようになっている。ま
た、映像データ２１〜２３は、（ｍ−１）ライン目、ｍ
ライン目、（ｍ＋１）ライン目のいずれかのデータであ
る。したがって、ｍライン目のデータの乗算器（例えば
乗算器５Ｂ）のみ２倍動作とし、それ以外の乗算器５
Ａ，５Ｃを１倍動作とすることにより、上記重み付けを
実現することができる。
倍動作を選択することができるようになっている。ま
た、映像データ２１〜２３は、（ｍ−１）ライン目、ｍ
ライン目、（ｍ＋１）ライン目のいずれかのデータであ
る。したがって、ｍライン目のデータの乗算器（例えば
乗算器５Ｂ）のみ２倍動作とし、それ以外の乗算器５
Ａ，５Ｃを１倍動作とすることにより、上記重み付けを
実現することができる。
【００２０】そして、このように重み付けされた乗算器
５Ａ〜５Ｃの各出力２１ａ、２１ｂ、２１ｃを加算器６
によって加算し、除算器７により１／４倍することによ
り補間後の映像データＦ’（ｍ）を算出することができ
る。
５Ａ〜５Ｃの各出力２１ａ、２１ｂ、２１ｃを加算器６
によって加算し、除算器７により１／４倍することによ
り補間後の映像データＦ’（ｍ）を算出することができ
る。
【００２１】本実施形態によれば、ラインバッファを必
要とすることなく、またフレームバッファの容量も増や
すことなく補間機能付きのスキャン変換回路を構成する
ことができるので、補間機能付きスキャン変換回路の回
路規模を小さくすることができる。
要とすることなく、またフレームバッファの容量も増や
すことなく補間機能付きのスキャン変換回路を構成する
ことができるので、補間機能付きスキャン変換回路の回
路規模を小さくすることができる。
【００２２】〔第２実施形態〕次に、本発明の第２実施
形態について、図３を参照して説明する。なお、上記図
１に示した構成要素と同一の構成要素については同一符
号を付し、その説明を省略する。
形態について、図３を参照して説明する。なお、上記図
１に示した構成要素と同一の構成要素については同一符
号を付し、その説明を省略する。
【００２３】この図に示すように、この実施形態は、上
述した３つのフレームバッファ２Ａ〜２Ｃに代えて、１
つのフレームバッファ２Ｄと３つの一時記憶手段８Ａ〜
８Ｃを備えることを特徴としている。フレームバッファ
２Ｄは、ＴＶ信号の１画素時間（１画素の表示に要する
時間）に読み出し動作を３回以上行うことが可能な高速
メモリである。このフレームバッファ２Ｄは、１画像サ
イズのデータを格納できる記憶容量を有する。書き込み
制御手段１Ａは、映像データ１０をフレームバッファ２
Ｄにパソコン映像信号のタイミングで書き込む。読み出
し制御手段３Ａは、ＴＶ信号のタイミングで映像データ
をフレームバッファ２Ｄから読み出す。
述した３つのフレームバッファ２Ａ〜２Ｃに代えて、１
つのフレームバッファ２Ｄと３つの一時記憶手段８Ａ〜
８Ｃを備えることを特徴としている。フレームバッファ
２Ｄは、ＴＶ信号の１画素時間（１画素の表示に要する
時間）に読み出し動作を３回以上行うことが可能な高速
メモリである。このフレームバッファ２Ｄは、１画像サ
イズのデータを格納できる記憶容量を有する。書き込み
制御手段１Ａは、映像データ１０をフレームバッファ２
Ｄにパソコン映像信号のタイミングで書き込む。読み出
し制御手段３Ａは、ＴＶ信号のタイミングで映像データ
をフレームバッファ２Ｄから読み出す。
【００２４】読み出し制御手段３Ａは、映像上のある座
標（Ｘ，Ｙ）の画素データをフレームバッファ２Ｄから
読み出す際に、互いに隣り合う座標（Ｘ，Ｙ−１）及び
（Ｘ，Ｙ＋１）の画素データも順に読み出し、１画素分
のデータを保持できる一時記憶手段８Ａ〜８Ｃにそれぞ
れ格納する。フレームバッファ２Ｄは高速メモリである
ので、１画素時間中に上記３画素分のデータを読み出す
ことができる。
標（Ｘ，Ｙ）の画素データをフレームバッファ２Ｄから
読み出す際に、互いに隣り合う座標（Ｘ，Ｙ−１）及び
（Ｘ，Ｙ＋１）の画素データも順に読み出し、１画素分
のデータを保持できる一時記憶手段８Ａ〜８Ｃにそれぞ
れ格納する。フレームバッファ２Ｄは高速メモリである
ので、１画素時間中に上記３画素分のデータを読み出す
ことができる。
【００２５】そして、一時記憶手段８Ａ〜８Ｃに格納さ
れた映像データ２１〜２３を同時に読み出して補間手段
４に入力することにより、上述したように変換映像デー
タ３０を生成することができる。この実施形態によれ
ば、上記第１実施形態に比較して、フレームバッファを
１個しか必要としないため、部品点数を削減することが
できると共に、コストを削減することができる。
れた映像データ２１〜２３を同時に読み出して補間手段
４に入力することにより、上述したように変換映像デー
タ３０を生成することができる。この実施形態によれ
ば、上記第１実施形態に比較して、フレームバッファを
１個しか必要としないため、部品点数を削減することが
できると共に、コストを削減することができる。
【００２６】
【発明の効果】以上説明したように、本発明に係わる補
間機能付きスキャン変換回路は、ラインバッファが不要
なため、回路規模を小さくすることができる。
間機能付きスキャン変換回路は、ラインバッファが不要
なため、回路規模を小さくすることができる。
【図１】 本発明の第１実施形態の機能構成を示すブロ
ック図である。
ック図である。
【図２】 本発明の第１実施形態における補間手段の詳
細機能構成を示すブロック図である。
細機能構成を示すブロック図である。
【図３】 本発明の第２実施形態の機能構成を示すブロ
ック図である。
ック図である。
１，１Ａ……書き込み制御手段 ２Ａ〜２Ｄ……フレームバッファ ３，３Ａ……読み出し制御手段 ４……補間手段 ５Ａ〜５Ｃ……乗算器 ６……加算器 ７……除算器
Claims (2)
- 【請求項１】 あるスキャン方式の映像データを分割し
て記憶すると共に、他のスキャン方式に準じたタイミン
グで映像データを読み出す複数のフレームバッファと、 各フレームバッファから読み出された映像データに基づ
いて映像の垂直方向の補間処理を行なう補間手段と、 を具備することを特徴とする補間機能付きスキャン変換
回路。 - 【請求項２】 あるスキャン方式の映像データを記憶す
ると共に、他のスキャン方式に準じたタイミングで映像
の１画素時間中に複数画素の映像データを読み出す高速
読出用のフレームバッファと、 フレームバッファから読み出された互いに隣り合う画素
の映像データを一時記憶する複数の一時記憶手段と各一
時記憶手段から読み出された映像データに基づいて映像
の垂直方向の補間処理を行なう補間手段と、 を具備することを特徴とする補間機能付きスキャン変換
回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10208259A JP2000041224A (ja) | 1998-07-23 | 1998-07-23 | 補間機能付きスキャン変換回路 |
| US09/359,762 US6229571B1 (en) | 1998-07-23 | 1999-07-22 | Scan converter with interpolating function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10208259A JP2000041224A (ja) | 1998-07-23 | 1998-07-23 | 補間機能付きスキャン変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000041224A true JP2000041224A (ja) | 2000-02-08 |
Family
ID=16553286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10208259A Pending JP2000041224A (ja) | 1998-07-23 | 1998-07-23 | 補間機能付きスキャン変換回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6229571B1 (ja) |
| JP (1) | JP2000041224A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007528012A (ja) * | 2003-06-30 | 2007-10-04 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Ｃｒｔスキャンモードを用いたトリック再生 |
| US8427579B2 (en) | 2008-11-26 | 2013-04-23 | Samsung Electronics Co., Ltd | Frame rate conversion apparatus and method for ultra definition image |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000023063A (ja) | 1998-06-26 | 2000-01-21 | Sony Corp | 映像再生装置及び再生方法 |
| US6587158B1 (en) * | 1998-07-23 | 2003-07-01 | Dvdo, Inc. | Method and apparatus for reducing on-chip memory in vertical video processing |
| US6411333B1 (en) * | 1999-04-02 | 2002-06-25 | Teralogic, Inc. | Format conversion using patch-based filtering |
| JP2001320680A (ja) * | 2000-05-09 | 2001-11-16 | Sony Corp | 信号処理装置および方法 |
| EP1608178A1 (en) * | 2004-06-18 | 2005-12-21 | STMicroelectronics S.A. | A conversion device for performing a raster scan conversion between a JPEG decoder and an image memory |
| KR100722628B1 (ko) * | 2004-11-16 | 2007-05-28 | 삼성전기주식회사 | 데이터 트랜스포즈 장치 및 방법 |
| GB0427689D0 (en) * | 2004-12-15 | 2005-01-19 | Univ City | Reduced bandwidth flicker-free displays |
| CN100455002C (zh) * | 2005-11-03 | 2009-01-21 | 西安交通大学 | 一种基于双三次插值的数字视频图像缩放的方法及其电路 |
| US20100283789A1 (en) * | 2009-05-11 | 2010-11-11 | Yao-Hung Lai | Display apparatus having a plurality of controllers and video data processing method thereof |
| CN102474589B (zh) * | 2009-07-17 | 2015-11-25 | 三星电子株式会社 | 在图像处理系统中变换图像的设备和方法 |
| KR102037812B1 (ko) | 2013-05-28 | 2019-10-29 | 삼성전자 주식회사 | 멀티 코어 그래픽 처리 장치 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5166801A (en) * | 1989-11-22 | 1992-11-24 | Nec Corporation | Large size display apparatus for high definition television |
| GB2268354B (en) * | 1992-06-25 | 1995-10-25 | Sony Broadcast & Communication | Time base conversion |
| JP3258723B2 (ja) | 1992-09-18 | 2002-02-18 | 三洋電機株式会社 | マルチビジョンシステム |
| JPH081556B2 (ja) * | 1993-02-01 | 1996-01-10 | 日本電気株式会社 | 画像メモリ装置 |
| JP3503168B2 (ja) | 1994-01-19 | 2004-03-02 | ソニー株式会社 | ビデオ特殊効果装置 |
| US5812210A (en) * | 1994-02-01 | 1998-09-22 | Hitachi, Ltd. | Display apparatus |
| JPH07225562A (ja) | 1994-02-15 | 1995-08-22 | Matsushita Electric Ind Co Ltd | 走査変換装置 |
| JPH1098694A (ja) | 1996-09-24 | 1998-04-14 | Hitachi Ltd | 画像信号の走査変換方法及び回路 |
| JP3953561B2 (ja) | 1996-10-15 | 2007-08-08 | 株式会社日立製作所 | 画像信号のフォーマット変換信号処理方法及び回路 |
-
1998
- 1998-07-23 JP JP10208259A patent/JP2000041224A/ja active Pending
-
1999
- 1999-07-22 US US09/359,762 patent/US6229571B1/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007528012A (ja) * | 2003-06-30 | 2007-10-04 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Ｃｒｔスキャンモードを用いたトリック再生 |
| US8427579B2 (en) | 2008-11-26 | 2013-04-23 | Samsung Electronics Co., Ltd | Frame rate conversion apparatus and method for ultra definition image |
Also Published As
| Publication number | Publication date |
|---|---|
| US6229571B1 (en) | 2001-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2656737B2 (ja) | ビデオ情報を処理するためのデータ処理装置 | |
| JPH07322165A (ja) | 多数ビデオウィンドー同時表示方式 | |
| WO2007122769A1 (ja) | ディスプレイコントローラ、グラフィックスプロセッサ、描画処理装置および描画制御方法 | |
| WO1998010377A1 (fr) | Processeur de signaux video | |
| JP2000041224A (ja) | 補間機能付きスキャン変換回路 | |
| JPH0681304B2 (ja) | 方式変換装置 | |
| US6317159B1 (en) | Image processor for conversion of scanning lines and conversion method of the same | |
| US6593965B1 (en) | CCD data pixel interpolation circuit and digital still camera equipped with it | |
| JPS63121364A (ja) | テレビジヨン特殊効果装置の補間器 | |
| JP3322613B2 (ja) | 映像信号変換器 | |
| US5253062A (en) | Image displaying apparatus for reading and writing graphic data at substantially the same time | |
| US7209186B2 (en) | Image processing apparatus and image processing method for high speed real-time processing | |
| US6184907B1 (en) | Graphics subsystem for a digital computer system | |
| US5103309A (en) | Display apparatus | |
| JP3473093B2 (ja) | 表示システム | |
| JP3303818B2 (ja) | 映像表示方法、及び映像表示システム | |
| JP2000148059A (ja) | ライン数変換処理回路およびこれを搭載した表示装置 | |
| JPH0126226B2 (ja) | ||
| JPH10341415A (ja) | 画像処理装置 | |
| JP3712138B2 (ja) | 記録装置、記録再生装置、記録方法及び記録再生方法 | |
| JPH11288257A (ja) | 圧縮表示方法及びその装置 | |
| KR920002836B1 (ko) | 멀티윈도우 방식 화상처리장치 및 방법 | |
| JPH1169258A (ja) | マルチチャンネル表示装置 | |
| JP3383158B2 (ja) | スキャンコンバータ | |
| JPH09292969A (ja) | 画像表示制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020312 |