JP3503168B2 - ビデオ特殊効果装置 - Google Patents
ビデオ特殊効果装置Info
- Publication number
- JP3503168B2 JP3503168B2 JP00409894A JP409894A JP3503168B2 JP 3503168 B2 JP3503168 B2 JP 3503168B2 JP 00409894 A JP00409894 A JP 00409894A JP 409894 A JP409894 A JP 409894A JP 3503168 B2 JP3503168 B2 JP 3503168B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pass filter
- low
- field
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/4448—Receiver circuitry for the reception of television signals according to analogue transmission standards for frame-grabbing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/222—Studio circuitry; Studio devices; Studio equipment
- H04N5/262—Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Circuits (AREA)
- Television Systems (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、画像の拡大、縮小、
シフト、変形等の特殊効果を付与するためのビデオ特殊
効果装置に関する。
シフト、変形等の特殊効果を付与するためのビデオ特殊
効果装置に関する。
【０００２】
【従来の技術】図５は従来のビデオ特殊効果装置の構成
例を示している。図において、入力端子１に供給される
インターレース方式のディジタルビデオ信号ＳＶin は
入力処理回路２に供給される。入力処理回路２では、動
きを間欠的に数秒間止めるフリーズ効果等を付与するた
めの信号処理が行なわれる。
例を示している。図において、入力端子１に供給される
インターレース方式のディジタルビデオ信号ＳＶin は
入力処理回路２に供給される。入力処理回路２では、動
きを間欠的に数秒間止めるフリーズ効果等を付与するた
めの信号処理が行なわれる。
【０００３】入力処理回路２で処理されたビデオ信号は
フィールド／フレーム変換回路３に供給される。また、
入力処理回路２で処理されたビデオ信号は動き検出回路
４に供給される。動き検出回路４では、例えばフレーム
間の画素信号を比較することで動き量の検出が行なわれ
る。動き検出回路４より出力される各フィールドの動き
検出信号は変換回路３に制御信号として供給される。
フィールド／フレーム変換回路３に供給される。また、
入力処理回路２で処理されたビデオ信号は動き検出回路
４に供給される。動き検出回路４では、例えばフレーム
間の画素信号を比較することで動き量の検出が行なわれ
る。動き検出回路４より出力される各フィールドの動き
検出信号は変換回路３に制御信号として供給される。
【０００４】変換回路３では、各フィールドの信号がフ
レーム信号に変換される。すなわち、変換回路３から
は、入力処理回路２より供給されるフィールド信号（以
下、「実フィールド信号」という）の他に、各フィール
ドのライン間に挿入されるラインの信号よりなるフィー
ルド信号（以下、「補間フィールド信号」という）が出
力される。補間フィールド信号を構成する各ライン信号
は、フィールド内の信号あるいは例えば１フィールド前
の信号を使用することで、動き検出信号に基づき動きに
適応して形成される。
レーム信号に変換される。すなわち、変換回路３から
は、入力処理回路２より供給されるフィールド信号（以
下、「実フィールド信号」という）の他に、各フィール
ドのライン間に挿入されるラインの信号よりなるフィー
ルド信号（以下、「補間フィールド信号」という）が出
力される。補間フィールド信号を構成する各ライン信号
は、フィールド内の信号あるいは例えば１フィールド前
の信号を使用することで、動き検出信号に基づき動きに
適応して形成される。
【０００５】変換回路３より出力される実フィールド信
号ＳＦｔおよび補間フィールド信号ＳＦｉは、それぞれ
ビデオ処理回路５ｔおよび５ｉに供給される。ビデオ処
理回５ｔ，５ｉでは、それぞれ画像をモザイク状にする
モザイク効果、画像の色を変更するカラーコレクト効果
等を付与するための信号処理が行なわれる。ビデオ処理
回路５ｔ，５ｉで処理された実フィールド信号および補
間フィールド信号は、それぞれ水平方向のローパスフィ
ルタ６ｔ，６ｉを介してスキャンコンバータ７ｔ，７ｉ
に供給される。
号ＳＦｔおよび補間フィールド信号ＳＦｉは、それぞれ
ビデオ処理回路５ｔおよび５ｉに供給される。ビデオ処
理回５ｔ，５ｉでは、それぞれ画像をモザイク状にする
モザイク効果、画像の色を変更するカラーコレクト効果
等を付与するための信号処理が行なわれる。ビデオ処理
回路５ｔ，５ｉで処理された実フィールド信号および補
間フィールド信号は、それぞれ水平方向のローパスフィ
ルタ６ｔ，６ｉを介してスキャンコンバータ７ｔ，７ｉ
に供給される。
【０００６】ローパスフィルタ６ｔ，６ｉは、画像を縮
小する効果を付与する信号処理を行う際に出力ビデオ信
号に折返し信号が発生するのを防止するためのものであ
る。スキャンコンバータ７ｔ，７ｉはメモリを有して構
成され、書き込み方向と読み出し方向とが異なるよう制
御されて各フィールド信号の画素信号の順序が水平方向
から垂直方向に変換される。
小する効果を付与する信号処理を行う際に出力ビデオ信
号に折返し信号が発生するのを防止するためのものであ
る。スキャンコンバータ７ｔ，７ｉはメモリを有して構
成され、書き込み方向と読み出し方向とが異なるよう制
御されて各フィールド信号の画素信号の順序が水平方向
から垂直方向に変換される。
【０００７】スキャンコンバータ７ｔ，７ｉで画素信号
の順序が変換された実フィールド信号および補間フィー
ルド信号はそれぞれ垂直方向のローパスフィルタ８に供
給される。ローパスフィルタ８は、上述したローパスフ
ィルタ６ｔ，６ｉと同様に、画像を縮小する効果を付与
する信号処理を行う際に出力ビデオ信号に折返し信号が
発生するのを防止するためのものである。このローパス
フィルタ８では、実フィールド信号および補間フィール
ド信号を同時に使用してフィルタ処理が行なわれる。な
お、ローパスフィルタ８には画素信号の順序が垂直方向
に変換されたフィールド信号が供給されるため、このロ
ーパスフィルタ８は１クロック期間の遅延時間を持つ遅
延素子を使用して構成し得る。
の順序が変換された実フィールド信号および補間フィー
ルド信号はそれぞれ垂直方向のローパスフィルタ８に供
給される。ローパスフィルタ８は、上述したローパスフ
ィルタ６ｔ，６ｉと同様に、画像を縮小する効果を付与
する信号処理を行う際に出力ビデオ信号に折返し信号が
発生するのを防止するためのものである。このローパス
フィルタ８では、実フィールド信号および補間フィール
ド信号を同時に使用してフィルタ処理が行なわれる。な
お、ローパスフィルタ８には画素信号の順序が垂直方向
に変換されたフィールド信号が供給されるため、このロ
ーパスフィルタ８は１クロック期間の遅延時間を持つ遅
延素子を使用して構成し得る。
【０００８】ローパスフィルタ８で処理された実フィー
ルド信号および補間フィールド信号は、画像の拡大、縮
小、シフト、変形等の効果を付与するための信号処理を
するマッピング処理回路９を構成するメモリ１０ｔ，１
０ｉに順次供給されて格納される。メモリ１０ｔ，１０
ｉには図示しないアドレスジェネレータで発生されるア
ドレスＡＤの整数部分ＡＤｉが供給され、その整数部分
ＡＤｉに基づいてメモリ１０ｔ，１０ｉより複数個、例
えば８×８（縦×横）＝６４点の画素信号が同時に読み
出されてインターポレータ（内挿器）１１に供給され
る。インターポレータ１１にはアドレスＡＤの小数点以
下部分ＡＤｄが供給され、メモリ１０ｔ，１０ｉより供
給される複数個の画素信号に重み付けが行なわれ、アド
レスＡＤに対応する１個の画素信号が形成される。
ルド信号および補間フィールド信号は、画像の拡大、縮
小、シフト、変形等の効果を付与するための信号処理を
するマッピング処理回路９を構成するメモリ１０ｔ，１
０ｉに順次供給されて格納される。メモリ１０ｔ，１０
ｉには図示しないアドレスジェネレータで発生されるア
ドレスＡＤの整数部分ＡＤｉが供給され、その整数部分
ＡＤｉに基づいてメモリ１０ｔ，１０ｉより複数個、例
えば８×８（縦×横）＝６４点の画素信号が同時に読み
出されてインターポレータ（内挿器）１１に供給され
る。インターポレータ１１にはアドレスＡＤの小数点以
下部分ＡＤｄが供給され、メモリ１０ｔ，１０ｉより供
給される複数個の画素信号に重み付けが行なわれ、アド
レスＡＤに対応する１個の画素信号が形成される。
【０００９】マッピング処理では、画像の拡大、縮小、
シフト、変形等の効果を持たせるために、出力画像を形
成するための画素信号を順次得ることになるが、出力画
像を形成するために必要な画素信号が入力画像の画素信
号に必ずしも存在しない。そこで、マッピング処理回路
９では、上述したようにメモリ１０ｔ，１０ｉより必要
な画素信号の近傍の画素信号が複数個同時に読み出さ
れ、インターポレータ１１で重み付け処理されて必要な
所定位置の画素信号が形成される。
シフト、変形等の効果を持たせるために、出力画像を形
成するための画素信号を順次得ることになるが、出力画
像を形成するために必要な画素信号が入力画像の画素信
号に必ずしも存在しない。そこで、マッピング処理回路
９では、上述したようにメモリ１０ｔ，１０ｉより必要
な画素信号の近傍の画素信号が複数個同時に読み出さ
れ、インターポレータ１１で重み付け処理されて必要な
所定位置の画素信号が形成される。
【００１０】マッピング処理回路９のインターポレータ
１１より得られるビデオ信号は出力処理回路１２に供給
される。出力処理回路１２では、物体が動いた場合に残
像を残すリカーシブ効果、必要部分以外の部分に他の画
像を背景として嵌め込むバックグランド効果等を付与す
るための信号処理が行なわれる。そして、出力処理回路
１２で処理されたビデオ信号が出力ビデオ信号Ｖoutと
して出力端子１３に導出される。
１１より得られるビデオ信号は出力処理回路１２に供給
される。出力処理回路１２では、物体が動いた場合に残
像を残すリカーシブ効果、必要部分以外の部分に他の画
像を背景として嵌め込むバックグランド効果等を付与す
るための信号処理が行なわれる。そして、出力処理回路
１２で処理されたビデオ信号が出力ビデオ信号Ｖoutと
して出力端子１３に導出される。
【００１１】図６は従来のビデオ特殊効果装置の他の構
成例を示している。図において、入力端子２１に供給さ
れるインターレース方式のディジタルビデオ信号ＳＶin
は入力処理回路２２に供給されてフリーズ効果等を付
与するための信号処理が行なわれる。
成例を示している。図において、入力端子２１に供給さ
れるインターレース方式のディジタルビデオ信号ＳＶin
は入力処理回路２２に供給されてフリーズ効果等を付
与するための信号処理が行なわれる。
【００１２】入力処理回路２２で処理されたビデオ信号
はビデオ処理回路２３に供給されてモザイク効果、カラ
ーコレクト効果等を付与するための信号処理が行なわれ
る。ビデオ処理回路２３で処理されたビデオ信号は、水
平方向のローパスフィルタ２４および垂直方向のローパ
スフィルタ２５を介してマッピング処理回路２６を構成
するメモリ２７に順次供給されて格納される。ローパス
フィルタ２５は、１水平期間の遅延時間を持つ遅延素
子、例えばラインメモリを使用して構成される。
はビデオ処理回路２３に供給されてモザイク効果、カラ
ーコレクト効果等を付与するための信号処理が行なわれ
る。ビデオ処理回路２３で処理されたビデオ信号は、水
平方向のローパスフィルタ２４および垂直方向のローパ
スフィルタ２５を介してマッピング処理回路２６を構成
するメモリ２７に順次供給されて格納される。ローパス
フィルタ２５は、１水平期間の遅延時間を持つ遅延素
子、例えばラインメモリを使用して構成される。
【００１３】ローパスフィルタ２４，２５は、画像を縮
小する効果を付与する信号処理を行う際に出力ビデオ信
号に折返し信号が発生するのを防止するためのものであ
る。マッピング処理回路２６では、画像の拡大、縮小、
シフト、変形等の効果を付与するための信号処理が行な
われる。
小する効果を付与する信号処理を行う際に出力ビデオ信
号に折返し信号が発生するのを防止するためのものであ
る。マッピング処理回路２６では、画像の拡大、縮小、
シフト、変形等の効果を付与するための信号処理が行な
われる。
【００１４】また、ビデオ処理回路２３で処理されたビ
デオ信号は動き検出回路２０に供給される。動き検出回
路２０では、例えばフレーム間の画素信号を比較するこ
とで動き量の検出が行なわれる。動き検出回路２０より
出力される各フィールドの動き検出信号はマッピング処
理回路２６を構成するメモリ２８に順次供給されて格納
される。
デオ信号は動き検出回路２０に供給される。動き検出回
路２０では、例えばフレーム間の画素信号を比較するこ
とで動き量の検出が行なわれる。動き検出回路２０より
出力される各フィールドの動き検出信号はマッピング処
理回路２６を構成するメモリ２８に順次供給されて格納
される。
【００１５】メモリ２７には図示しないアドレスジェネ
レータで発生されるアドレスＡＤの整数部分ＡＤｉが供
給され、その整数部分ＡＤｉに対応してメモリ２７より
複数個、例えば８×８（縦×横）＝６４点の画素信号
（現フィールドおよび例えば１フィールド前の信号）が
同時に読み出されてインターポレータ２９に供給され
る。インターポレータ２９にはアドレスＡＤの小数点以
下部分ＡＤｄが供給され、メモリ２７より供給される複
数個の画素信号に重み付けが行なわれ、アドレスＡＤに
対応する１個の画素信号が形成される。
レータで発生されるアドレスＡＤの整数部分ＡＤｉが供
給され、その整数部分ＡＤｉに対応してメモリ２７より
複数個、例えば８×８（縦×横）＝６４点の画素信号
（現フィールドおよび例えば１フィールド前の信号）が
同時に読み出されてインターポレータ２９に供給され
る。インターポレータ２９にはアドレスＡＤの小数点以
下部分ＡＤｄが供給され、メモリ２７より供給される複
数個の画素信号に重み付けが行なわれ、アドレスＡＤに
対応する１個の画素信号が形成される。
【００１６】この場合、アドレスＡＤの整数部分ＡＤｉ
はメモリ２８にも供給され、その整数部分ＡＤｉに対応
してメモリ２８より動き検出信号が読み出されてインタ
ーポレータ２９に供給される。インターポレータ２９で
は、動き検出信号に基づいてフィールド内の信号あるい
は１フィールド前の信号が使用され、動きに適応して画
素信号が形成される。
はメモリ２８にも供給され、その整数部分ＡＤｉに対応
してメモリ２８より動き検出信号が読み出されてインタ
ーポレータ２９に供給される。インターポレータ２９で
は、動き検出信号に基づいてフィールド内の信号あるい
は１フィールド前の信号が使用され、動きに適応して画
素信号が形成される。
【００１７】マッピング処理回路６のインターポレータ
２９より得られるビデオ信号は出力処理回路３０に供給
される。出力処理回路３０では、リカーシブ効果、バッ
クグランド効果等を付与するための信号処理が行なわれ
る。そして、出力処理回路３０で処理されたビデオ信号
が出力ビデオ信号Ｖoutとして出力端子３１に導出され
る。
２９より得られるビデオ信号は出力処理回路３０に供給
される。出力処理回路３０では、リカーシブ効果、バッ
クグランド効果等を付与するための信号処理が行なわれ
る。そして、出力処理回路３０で処理されたビデオ信号
が出力ビデオ信号Ｖoutとして出力端子３１に導出され
る。
【００１８】図７は従来のビデオ特殊効果装置のさらに
他の構成例を示している。図において、入力端子４１に
供給されるインターレース方式のディジタルビデオ信号
ＳＶin は入力処理回路４２に供給されてフリーズ効果
等を付与するための信号処理が行なわれる。
他の構成例を示している。図において、入力端子４１に
供給されるインターレース方式のディジタルビデオ信号
ＳＶin は入力処理回路４２に供給されてフリーズ効果
等を付与するための信号処理が行なわれる。
【００１９】入力処理回路４２で処理されたビデオ信号
はビデオ処理回路４３に供給されてモザイク効果、カラ
ーコレクト効果等を付与するための信号処理が行なわれ
る。ビデオ処理回路４３で処理されたビデオ信号は、水
平方向のローパスフィルタ４４を介してスキャンコンバ
ータ４５に供給される。ローパスフィルタ４４は、画像
を縮小する効果を付与する信号処理を行う際に出力ビデ
オ信号に折返し信号が発生するのを防止するためのもの
である。スキャンコンバータ４５はメモリを有して構成
され、書き込み方向と読み出し方向とが異なるよう制御
されて各フィールド信号の画素信号の順序が水平方向か
ら垂直方向に変換される。
はビデオ処理回路４３に供給されてモザイク効果、カラ
ーコレクト効果等を付与するための信号処理が行なわれ
る。ビデオ処理回路４３で処理されたビデオ信号は、水
平方向のローパスフィルタ４４を介してスキャンコンバ
ータ４５に供給される。ローパスフィルタ４４は、画像
を縮小する効果を付与する信号処理を行う際に出力ビデ
オ信号に折返し信号が発生するのを防止するためのもの
である。スキャンコンバータ４５はメモリを有して構成
され、書き込み方向と読み出し方向とが異なるよう制御
されて各フィールド信号の画素信号の順序が水平方向か
ら垂直方向に変換される。
【００２０】スキャンコンバータ４５で画素信号の順序
が変換されたビデオ信号は垂直方向のローパスフィルタ
４６に供給される。ローパスフィルタ４６は、上述した
ローパスフィルタ４４と同様に、画像を縮小する効果を
付与する信号処理を行う際に出力ビデオ信号に折返し信
号が発生するのを防止するためのものである。なお、ロ
ーパスフィルタ４６には画素信号の順序が垂直方向に変
換されたビデオ信号が供給されるため、このローパスフ
ィルタ４６は１クロック期間の遅延時間を持つ遅延素子
を使用して構成し得る。
が変換されたビデオ信号は垂直方向のローパスフィルタ
４６に供給される。ローパスフィルタ４６は、上述した
ローパスフィルタ４４と同様に、画像を縮小する効果を
付与する信号処理を行う際に出力ビデオ信号に折返し信
号が発生するのを防止するためのものである。なお、ロ
ーパスフィルタ４６には画素信号の順序が垂直方向に変
換されたビデオ信号が供給されるため、このローパスフ
ィルタ４６は１クロック期間の遅延時間を持つ遅延素子
を使用して構成し得る。
【００２１】ローパスフィルタ４６で処理されたビデオ
信号は、画像の拡大、縮小、シフト、変形等の効果を付
与するための信号処理をするマッピング処理回路４７を
構成するメモリ４８に順次供給されて格納される。メモ
リ４８には図示しないアドレスジェネレータで発生され
るアドレスＡＤの整数部分ＡＤｉが供給され、その整数
部分ＡＤｉに基づいてメモリ４８より複数個、例えば８
×８（縦×横）＝６４点点の画素信号（現フィールドお
よび１フィールド前の信号）が同時に読み出されてイン
ターポレータ４９に供給される。インターポレータ４９
にはアドレスＡＤの小数点以下部分ＡＤｄが供給され、
メモリ４８より供給される複数個の画素信号に重み付け
が行なわれ、アドレスＡＤに対応する１個の画素信号が
形成される。
信号は、画像の拡大、縮小、シフト、変形等の効果を付
与するための信号処理をするマッピング処理回路４７を
構成するメモリ４８に順次供給されて格納される。メモ
リ４８には図示しないアドレスジェネレータで発生され
るアドレスＡＤの整数部分ＡＤｉが供給され、その整数
部分ＡＤｉに基づいてメモリ４８より複数個、例えば８
×８（縦×横）＝６４点点の画素信号（現フィールドお
よび１フィールド前の信号）が同時に読み出されてイン
ターポレータ４９に供給される。インターポレータ４９
にはアドレスＡＤの小数点以下部分ＡＤｄが供給され、
メモリ４８より供給される複数個の画素信号に重み付け
が行なわれ、アドレスＡＤに対応する１個の画素信号が
形成される。
【００２２】また、アドレスＡＤの整数部分ＡＤｉによ
ってメモリ４８より読み出される現フィールドおよび１
フレーム前の画素信号が動き検出回路５０に供給され
る。動き検出回路５０ではフレーム間の画素信号を比較
することで動き量の検出が行なわれる。動き検出回路５
０より出力される動き検出信号はインターポレータ４９
に供給される。インターポレータ４９では、動き検出信
号に基づいてフィールド内の信号あるいは１フィールド
前の信号が使用され、動きに適応して画素信号が形成さ
れる。
ってメモリ４８より読み出される現フィールドおよび１
フレーム前の画素信号が動き検出回路５０に供給され
る。動き検出回路５０ではフレーム間の画素信号を比較
することで動き量の検出が行なわれる。動き検出回路５
０より出力される動き検出信号はインターポレータ４９
に供給される。インターポレータ４９では、動き検出信
号に基づいてフィールド内の信号あるいは１フィールド
前の信号が使用され、動きに適応して画素信号が形成さ
れる。
【００２３】マッピング処理回路４７のインターポレー
タ４９より得られるビデオ信号は出力処理回路５１に供
給される。出力処理回路５１では、リカーシブ効果、バ
ックグランド効果等を付与するための信号処理が行なわ
れる。そして、出力処理回路５１で処理されたビデオ信
号が出力ビデオ信号Ｖoutとして出力端子５２に導出さ
れる。
タ４９より得られるビデオ信号は出力処理回路５１に供
給される。出力処理回路５１では、リカーシブ効果、バ
ックグランド効果等を付与するための信号処理が行なわ
れる。そして、出力処理回路５１で処理されたビデオ信
号が出力ビデオ信号Ｖoutとして出力端子５２に導出さ
れる。
【００２４】
【発明が解決しようとする課題】図５の例では、入力に
近い位置すなわち入力処理回路２の次段でフィールド／
フレーム変換処理が行なわれると共に、ローパスフィル
タ８ではフレーム信号に対してフィルタ処理が行われる
ので、画質のよい特殊効果画像を得ることができる。し
かし、フィールド／フレーム変換回路３以降の回路が２
倍必要となり、ハードウェア規模が大きくなるという問
題点があった。
近い位置すなわち入力処理回路２の次段でフィールド／
フレーム変換処理が行なわれると共に、ローパスフィル
タ８ではフレーム信号に対してフィルタ処理が行われる
ので、画質のよい特殊効果画像を得ることができる。し
かし、フィールド／フレーム変換回路３以降の回路が２
倍必要となり、ハードウェア規模が大きくなるという問
題点があった。
【００２５】また、図６の例では、入力に近い位置でフ
ィールド／フレーム変換処理が行われるものでなく、図
５の例のようにハードウェア規模が大きくなるという問
題点はない。しかし、垂直方向のローパスフィルタ２５
ではフィールド信号に対してフィルタ処理が行なわれる
ため、図５の例に比べて画質が劣化するという問題点が
あった。さらに、動き検出をする位置とそれを実際に使
用する位置とが離れており、その間でビデオ信号は他の
処理を受けているため、インターポレータ２９での動き
適応処理が良好に行なわれなくなるという問題点があっ
た。
ィールド／フレーム変換処理が行われるものでなく、図
５の例のようにハードウェア規模が大きくなるという問
題点はない。しかし、垂直方向のローパスフィルタ２５
ではフィールド信号に対してフィルタ処理が行なわれる
ため、図５の例に比べて画質が劣化するという問題点が
あった。さらに、動き検出をする位置とそれを実際に使
用する位置とが離れており、その間でビデオ信号は他の
処理を受けているため、インターポレータ２９での動き
適応処理が良好に行なわれなくなるという問題点があっ
た。
【００２６】また、図７の例では、入力に近い位置でフ
ィールド／フレーム変換処理が行われるものでなく、図
５の例のようにハードウェア規模が大きくなるという問
題点はない。しかし、垂直方向のローパスフィルタ４６
ではフィールド信号に対してフィルタ処理が行なわれる
ため、図５の例に比べて画質が劣化するという問題点が
あった。さらに、動き検出回路５０ではメモリ４８より
ランダムに読み出される画素信号より動き検出を行うも
のであり、画像の連続する部分の動き検出信号が続けて
得られるものでなく、例えばローパスフィルタを通して
動き検出信号を滑らかにすることができず、平面的な広
がりをもった動き検出ができないという問題点があっ
た。
ィールド／フレーム変換処理が行われるものでなく、図
５の例のようにハードウェア規模が大きくなるという問
題点はない。しかし、垂直方向のローパスフィルタ４６
ではフィールド信号に対してフィルタ処理が行なわれる
ため、図５の例に比べて画質が劣化するという問題点が
あった。さらに、動き検出回路５０ではメモリ４８より
ランダムに読み出される画素信号より動き検出を行うも
のであり、画像の連続する部分の動き検出信号が続けて
得られるものでなく、例えばローパスフィルタを通して
動き検出信号を滑らかにすることができず、平面的な広
がりをもった動き検出ができないという問題点があっ
た。
【００２７】そこで、この発明では、ハードウェア規模
を大きくすることなく、良好な画質を得ることができる
ビデオ特殊効果装置を提供するものである。またこの発
明では、マッピング処理回路におけるメモリの使用効率
を高めることができるビデオ特殊効果装置を提供するも
のである。
を大きくすることなく、良好な画質を得ることができる
ビデオ特殊効果装置を提供するものである。またこの発
明では、マッピング処理回路におけるメモリの使用効率
を高めることができるビデオ特殊効果装置を提供するも
のである。
【００２８】
【課題を解決するための手段】請求項１の発明に係るビ
デオ特殊効果装置は、入力ビデオ信号に対して折返し歪
を防止するために水平方向に帯域制限をする第１のロー
パスフィルタと、この第１のローパスフィルタより出力
されるビデオ信号の各フィールドの信号をフレーム信号
に変換するフィールド／フレーム変換回路と、このフィ
ールド／フレーム変換回路より出力されるビデオ信号に
対して折返し歪を防止するために垂直方向に帯域制限を
する第２のローパスフィルタと、この第２のローパスフ
ィルタより出力されるビデオ信号を記憶するメモリ並び
にこのメモリより読み出される画素信号を使用して所定
位置の画素信号を得るインターポレータを有するマッピ
ング処理回路とを備えるものである。
デオ特殊効果装置は、入力ビデオ信号に対して折返し歪
を防止するために水平方向に帯域制限をする第１のロー
パスフィルタと、この第１のローパスフィルタより出力
されるビデオ信号の各フィールドの信号をフレーム信号
に変換するフィールド／フレーム変換回路と、このフィ
ールド／フレーム変換回路より出力されるビデオ信号に
対して折返し歪を防止するために垂直方向に帯域制限を
する第２のローパスフィルタと、この第２のローパスフ
ィルタより出力されるビデオ信号を記憶するメモリ並び
にこのメモリより読み出される画素信号を使用して所定
位置の画素信号を得るインターポレータを有するマッピ
ング処理回路とを備えるものである。
【００２９】請求項２の発明に係るビデオ特殊効果装置
は、第１のローパスフィルタとフィールド／フレーム変
換回路の間に画素信号の順序を水平方向から垂直方向に
変換するためのスキャンコンバータを配するものであ
る。
は、第１のローパスフィルタとフィールド／フレーム変
換回路の間に画素信号の順序を水平方向から垂直方向に
変換するためのスキャンコンバータを配するものであ
る。
【００３０】請求項３の発明に係るビデオ特殊効果装置
は、ビデオ信号を記憶するメモリ並びにこのメモリより
読み出される画素信号を使用して所定位置の画素信号を
得るインターポレータを有するマッピング処理回路を備
え、マッピング処理回路の前段にビデオ信号を構成する
画素信号の個数を水平方向および垂直方向の少なくとも
一方向に増やすための補間手段を設けるものである。
は、ビデオ信号を記憶するメモリ並びにこのメモリより
読み出される画素信号を使用して所定位置の画素信号を
得るインターポレータを有するマッピング処理回路を備
え、マッピング処理回路の前段にビデオ信号を構成する
画素信号の個数を水平方向および垂直方向の少なくとも
一方向に増やすための補間手段を設けるものである。
【００３１】請求項４の発明に係るビデオ特殊効果装置
は、入力ビデオ信号に対して折返し歪を防止するために
水平方向に帯域制限をする第１のローパスフィルタと、
この第１のローパスフィルタより出力されるビデオ信号
の各フィールドの信号をフレーム信号に変換するフィー
ルド／フレーム変換回路と、このフィールド／フレーム
変換回路より出力されるビデオ信号に対して折返し歪を
防止するために垂直方向に帯域制限をする第２のローパ
スフィルタと、この第２のローパスフィルタより出力さ
れるビデオ信号を記憶するメモリ並びにこのメモリより
読み出される画素信号を使用して所定位置の画素信号を
得るインターポレータを有するマッピング処理回路とを
備え、マッピング処理回路の前段にビデオ信号を構成す
る画素信号の個数を水平方向および垂直方向の少なくと
も一方向に増やすための補間手段を設けるものである。
は、入力ビデオ信号に対して折返し歪を防止するために
水平方向に帯域制限をする第１のローパスフィルタと、
この第１のローパスフィルタより出力されるビデオ信号
の各フィールドの信号をフレーム信号に変換するフィー
ルド／フレーム変換回路と、このフィールド／フレーム
変換回路より出力されるビデオ信号に対して折返し歪を
防止するために垂直方向に帯域制限をする第２のローパ
スフィルタと、この第２のローパスフィルタより出力さ
れるビデオ信号を記憶するメモリ並びにこのメモリより
読み出される画素信号を使用して所定位置の画素信号を
得るインターポレータを有するマッピング処理回路とを
備え、マッピング処理回路の前段にビデオ信号を構成す
る画素信号の個数を水平方向および垂直方向の少なくと
も一方向に増やすための補間手段を設けるものである。
【００３２】請求項５の発明に係るビデオ特殊効果装置
は、第１のローパスフィルタとフィールド／フレーム変
換回路の間に画素信号の順序を水平方向から垂直方向に
変換するためのスキャンコンバータを配すると共に、補
間手段では画素信号の個数を垂直方向に増やすものであ
る。
は、第１のローパスフィルタとフィールド／フレーム変
換回路の間に画素信号の順序を水平方向から垂直方向に
変換するためのスキャンコンバータを配すると共に、補
間手段では画素信号の個数を垂直方向に増やすものであ
る。
【００３３】
【作用】請求項１の発明においては、フィールド／フレ
ーム変換回路は第１のローパスフィルタ（水平方向のロ
ーパスフィルタ）の後段に配されるものであって、入力
に近い位置でフィールド／フレーム変換処理が行われる
ものでなく、ハードウェア規模が大きくなることを回避
することが可能となる。また、第２のローパスフィルタ
（垂直方向のローパスフィルタ）ではフレーム信号に対
してフィルタ処理が行われるので、画質のよい特殊効果
画像を得ることが可能となる。
ーム変換回路は第１のローパスフィルタ（水平方向のロ
ーパスフィルタ）の後段に配されるものであって、入力
に近い位置でフィールド／フレーム変換処理が行われる
ものでなく、ハードウェア規模が大きくなることを回避
することが可能となる。また、第２のローパスフィルタ
（垂直方向のローパスフィルタ）ではフレーム信号に対
してフィルタ処理が行われるので、画質のよい特殊効果
画像を得ることが可能となる。
【００３４】請求項２の発明においては、第２のローパ
スフィルタには画素信号の順序が垂直方向に変換された
フレーム信号が供給されるため、このローパスフィルタ
をラインメモリを使用せずにラッチ回路等のクロック遅
延素子を使用して簡単、かつ安価に構成することが可能
となる。
スフィルタには画素信号の順序が垂直方向に変換された
フレーム信号が供給されるため、このローパスフィルタ
をラインメモリを使用せずにラッチ回路等のクロック遅
延素子を使用して簡単、かつ安価に構成することが可能
となる。
【００３５】請求項３の発明においては、マッピング処
理回路ではメモリより同時に読み出される複数個の画素
信号に対してインターポレータで重み付け処理が行なわ
れることで所定アドレスの画素信号が形成されるが、マ
ッピング処理回路の前段に補間手段を設けることで、マ
ッピング処理回路でメモリより同時に読み出す画素信号
の個数を少なくでき、従ってメモリの個数を少なくで
き、メモリの使用効率を高めることが可能となる。
理回路ではメモリより同時に読み出される複数個の画素
信号に対してインターポレータで重み付け処理が行なわ
れることで所定アドレスの画素信号が形成されるが、マ
ッピング処理回路の前段に補間手段を設けることで、マ
ッピング処理回路でメモリより同時に読み出す画素信号
の個数を少なくでき、従ってメモリの個数を少なくで
き、メモリの使用効率を高めることが可能となる。
【００３６】請求項４の発明においては、フィールド／
フレーム変換回路は第１のローパスフィルタ（水平方向
のローパスフィルタ）の後段に配されるものであって、
入力に近い位置でフィールド／フレーム変換処理が行わ
れるものでなく、ハードウェア規模が大きくなることを
回避することが可能となる。また、第２のローパスフィ
ルタ（垂直方向のローパスフィルタ）ではフレーム信号
に対してフィルタ処理が行われるので、画質のよい特殊
効果画像を得ることが可能となる。また、マッピング処
理回路ではメモリより同時に読み出される複数個の画素
信号に対してインターポレータで重み付け処理が行なわ
れることで所定アドレスの画素信号が形成されるが、マ
ッピング処理回路の前段に補間手段を設けることで、マ
ッピング処理回路でメモリより同時に読み出す画素信号
の個数を少なくでき、従ってメモリの個数を少なくで
き、メモリの使用効率を高めることが可能となる。
フレーム変換回路は第１のローパスフィルタ（水平方向
のローパスフィルタ）の後段に配されるものであって、
入力に近い位置でフィールド／フレーム変換処理が行わ
れるものでなく、ハードウェア規模が大きくなることを
回避することが可能となる。また、第２のローパスフィ
ルタ（垂直方向のローパスフィルタ）ではフレーム信号
に対してフィルタ処理が行われるので、画質のよい特殊
効果画像を得ることが可能となる。また、マッピング処
理回路ではメモリより同時に読み出される複数個の画素
信号に対してインターポレータで重み付け処理が行なわ
れることで所定アドレスの画素信号が形成されるが、マ
ッピング処理回路の前段に補間手段を設けることで、マ
ッピング処理回路でメモリより同時に読み出す画素信号
の個数を少なくでき、従ってメモリの個数を少なくで
き、メモリの使用効率を高めることが可能となる。
【００３７】請求項５の発明においては、第２のローパ
スフィルタには画素信号の順序が垂直方向に変換された
フレーム信号が供給されるため、このローパスフィルタ
をラインメモリを使用せずにラッチ回路等のクロック遅
延素子を使用して簡単、かつ安価に構成することが可能
となる。また、補間手段にも画素信号の順序が垂直方向
に変換されたフレーム信号が供給されるため、この補間
手段もラインメモリを使用せずにラッチ回路等のクロッ
ク遅延素子を使用して簡単、かつ安価に構成することが
可能となる。
スフィルタには画素信号の順序が垂直方向に変換された
フレーム信号が供給されるため、このローパスフィルタ
をラインメモリを使用せずにラッチ回路等のクロック遅
延素子を使用して簡単、かつ安価に構成することが可能
となる。また、補間手段にも画素信号の順序が垂直方向
に変換されたフレーム信号が供給されるため、この補間
手段もラインメモリを使用せずにラッチ回路等のクロッ
ク遅延素子を使用して簡単、かつ安価に構成することが
可能となる。
【００３８】
【実施例】以下、図１を参照しながら、この発明の一実
施例について説明する。図において、入力端子６１に供
給されるインターレース方式のディジタルビデオ信号Ｓ
Ｖin は入力処理回路６２に供給されてフリーズ効果等
を付与するための信号処理が行なわれる。
施例について説明する。図において、入力端子６１に供
給されるインターレース方式のディジタルビデオ信号Ｓ
Ｖin は入力処理回路６２に供給されてフリーズ効果等
を付与するための信号処理が行なわれる。
【００３９】入力処理回路６２で処理されたビデオ信号
はビデオ処理回路６３に供給されてモザイク効果、カラ
ーコレクト効果等を付与するための信号処理が行なわれ
る。ビデオ処理回路６３で処理されたビデオ信号は、水
平方向のローパスフィルタ６４を介してスキャンコンバ
ータ６５に供給される。ローパスフィルタ６４は、画像
を縮小する効果を付与する信号処理を行う際に出力ビデ
オ信号に折返し信号が発生するのを防止するためのもの
である。スキャンコンバータ６５はメモリを有して構成
され、書き込み方向と読み出し方向とが異なるよう制御
されて各フィールド信号の画素信号の順序が水平方向か
ら垂直方向に変換される。
はビデオ処理回路６３に供給されてモザイク効果、カラ
ーコレクト効果等を付与するための信号処理が行なわれ
る。ビデオ処理回路６３で処理されたビデオ信号は、水
平方向のローパスフィルタ６４を介してスキャンコンバ
ータ６５に供給される。ローパスフィルタ６４は、画像
を縮小する効果を付与する信号処理を行う際に出力ビデ
オ信号に折返し信号が発生するのを防止するためのもの
である。スキャンコンバータ６５はメモリを有して構成
され、書き込み方向と読み出し方向とが異なるよう制御
されて各フィールド信号の画素信号の順序が水平方向か
ら垂直方向に変換される。
【００４０】スキャンコンバータ６５で画素信号の順序
が変換されたビデオ信号はフィールド／フレーム変換回
路６６および動き検出回路６７に供給される。動き検出
回路６７では、例えばフレーム間の画素信号を比較する
ことで動き量の検出が行なわれる。動き検出回路６７よ
り出力される各フィールドの動き検出信号は変換回路６
６に制御信号として供給される。
が変換されたビデオ信号はフィールド／フレーム変換回
路６６および動き検出回路６７に供給される。動き検出
回路６７では、例えばフレーム間の画素信号を比較する
ことで動き量の検出が行なわれる。動き検出回路６７よ
り出力される各フィールドの動き検出信号は変換回路６
６に制御信号として供給される。
【００４１】フィールド／フレーム変換回路６６では、
各フィールドの信号がフレーム信号に変換される。すな
わち、変換回路６６からは、スキャンコンバータ６５よ
り供給されるフィールド信号（以下、「実フィールド信
号」という）の他に、各フィールドのライン間に挿入さ
れるラインの信号よりなるフィールド信号（以下、「補
間フィールド信号」という）が出力される。補間フィー
ルド信号を構成する各ライン信号は、フィールド内の上
下のライン信号あるいは例えば１フィールド前のライン
信号を使用することで、動き検出信号に基づき動きに適
応して形成される。
各フィールドの信号がフレーム信号に変換される。すな
わち、変換回路６６からは、スキャンコンバータ６５よ
り供給されるフィールド信号（以下、「実フィールド信
号」という）の他に、各フィールドのライン間に挿入さ
れるラインの信号よりなるフィールド信号（以下、「補
間フィールド信号」という）が出力される。補間フィー
ルド信号を構成する各ライン信号は、フィールド内の上
下のライン信号あるいは例えば１フィールド前のライン
信号を使用することで、動き検出信号に基づき動きに適
応して形成される。
【００４２】例えば、実フィールド信号が奇数フィール
ドの信号（図２に「×」および「×′」で示す画素信号
よりなる）であるときは、補間フィールド信号として偶
数フィールドの信号（図２に「○」および「○′」で示
す画素信号よりなる）が形成される。逆に、実フィール
ド信号が偶数フィールドの信号であるときは、補間フィ
ールド信号として奇数フィールドの信号が形成される。
ドの信号（図２に「×」および「×′」で示す画素信号
よりなる）であるときは、補間フィールド信号として偶
数フィールドの信号（図２に「○」および「○′」で示
す画素信号よりなる）が形成される。逆に、実フィール
ド信号が偶数フィールドの信号であるときは、補間フィ
ールド信号として奇数フィールドの信号が形成される。
【００４３】変換回路６６からは、実フィールドおよび
補間フィールドの各ラインの奇数画素の画素信号が×，
○，×，○，・・・のように交互に連続した第１の信号
ＳＦａと、同様に実フィールドおよび補間フィールドの
各ラインの偶数画素の画素信号が×′，○′，×′，
○′，・・・のように交互に連続した第２の信号ＳＦｂ
とが並行して出力される。
補間フィールドの各ラインの奇数画素の画素信号が×，
○，×，○，・・・のように交互に連続した第１の信号
ＳＦａと、同様に実フィールドおよび補間フィールドの
各ラインの偶数画素の画素信号が×′，○′，×′，
○′，・・・のように交互に連続した第２の信号ＳＦｂ
とが並行して出力される。
【００４４】なお、変換回路６６では、垂直方向に配列
される画素の画素信号を使用して補間フィールド信号が
形成されるが、変換回路６６には画素信号の順序が垂直
方向に変換されたフィールド信号が供給されるため、こ
の変換回路６６はラインメモリを使用せずにラッチ回路
等のクロック遅延素子を使用して簡単、かつ安価に構成
できる。因みに、変換回路６６に画素信号の順序が水平
方向のフィールド信号が供給される場合には、この変換
回路６６に１水平期間の遅延時間を有する遅延素子とし
てのラインメモリを多数必要とする。
される画素の画素信号を使用して補間フィールド信号が
形成されるが、変換回路６６には画素信号の順序が垂直
方向に変換されたフィールド信号が供給されるため、こ
の変換回路６６はラインメモリを使用せずにラッチ回路
等のクロック遅延素子を使用して簡単、かつ安価に構成
できる。因みに、変換回路６６に画素信号の順序が水平
方向のフィールド信号が供給される場合には、この変換
回路６６に１水平期間の遅延時間を有する遅延素子とし
てのラインメモリを多数必要とする。
【００４５】フィールド／フレーム変換回路６６より出
力される信号ＳＦａ，ＳＦｂは、それぞれ垂直方向のロ
ーパスフィルタ６８に供給される。ローパスフィルタ６
８は、上述したローパスフィルタ６４と同様に、画像を
縮小する効果を付与する信号処理を行う際に出力ビデオ
信号に折返し信号が発生するのを防止するためのもので
ある。
力される信号ＳＦａ，ＳＦｂは、それぞれ垂直方向のロ
ーパスフィルタ６８に供給される。ローパスフィルタ６
８は、上述したローパスフィルタ６４と同様に、画像を
縮小する効果を付与する信号処理を行う際に出力ビデオ
信号に折返し信号が発生するのを防止するためのもので
ある。
【００４６】この場合、ローパスフィルタ６８では信号
ＳＦａ，ＳＦｂのそれぞれに対してフィルタ処理が行な
われる。つまり、実フィールド信号および補間フィール
ド信号よりなるフレーム信号に対してフィルタ処理が行
なわれることを意味する。ローパスフィルタ６８には画
素信号の順序が垂直方向に変換されたフィールド信号が
供給されるため、このローパスフィルタ６８は、ライン
メモリを使用せずにラッチ回路等のクロック遅延素子を
使用して構成される。
ＳＦａ，ＳＦｂのそれぞれに対してフィルタ処理が行な
われる。つまり、実フィールド信号および補間フィール
ド信号よりなるフレーム信号に対してフィルタ処理が行
なわれることを意味する。ローパスフィルタ６８には画
素信号の順序が垂直方向に変換されたフィールド信号が
供給されるため、このローパスフィルタ６８は、ライン
メモリを使用せずにラッチ回路等のクロック遅延素子を
使用して構成される。
【００４７】ローパスフィルタ６８より出力される信号
ＳＦＬａ，ＳＦＬｂは、画像の拡大、縮小、シフト、変
形等の効果を付与するための信号処理をするマッピング
処理回路７０を構成するメモリ７１ａ，７１ｂに順次供
給されて格納される。また、ローパスフィルタ６８より
出力される信号ＳＦＬａ，ＳＦＬｂは、それぞれ補間回
路６９ａ，６９ｂに供給されて垂直方向の画素信号の補
間処理が行なわれる。補間回路６９ａ，６９ｂには画素
信号の順序が垂直方向に変換されたフレーム信号が供給
されるため、これら補間回路６９ａ，６９ｂは、ライン
メモリを使用せずにラッチ回路等のクロック遅延素子を
使用して構成される。
ＳＦＬａ，ＳＦＬｂは、画像の拡大、縮小、シフト、変
形等の効果を付与するための信号処理をするマッピング
処理回路７０を構成するメモリ７１ａ，７１ｂに順次供
給されて格納される。また、ローパスフィルタ６８より
出力される信号ＳＦＬａ，ＳＦＬｂは、それぞれ補間回
路６９ａ，６９ｂに供給されて垂直方向の画素信号の補
間処理が行なわれる。補間回路６９ａ，６９ｂには画素
信号の順序が垂直方向に変換されたフレーム信号が供給
されるため、これら補間回路６９ａ，６９ｂは、ライン
メモリを使用せずにラッチ回路等のクロック遅延素子を
使用して構成される。
【００４８】補間回路６９ａでは、ローパスフィルタ６
８より出力される信号ＳＦＬａの複数個、例えば８点の
画素信号を使用して垂直方向の補間画素信号（図２に
「△」で示す画素信号）が形成される。また、補間回路
６９ｂでは、ローパスフィルタ６８より出力される信号
ＳＦＬｂの複数個、例えば８点の画素信号を使用して垂
直方向の補間画素信号（図２に「△′」で示す画素信
号）が形成される。補間回路６９ａより出力される補間
画素信号が△，△，△，△，・・・のように連続した信
号はメモリ７１ａに順次供給されて格納される。補間回
路６９ｂより出力される補間画素信号が△′，△′，
△′，△′，・・・のように連続した信号はメモリ７１
ｂに順次供給されて格納される。
８より出力される信号ＳＦＬａの複数個、例えば８点の
画素信号を使用して垂直方向の補間画素信号（図２に
「△」で示す画素信号）が形成される。また、補間回路
６９ｂでは、ローパスフィルタ６８より出力される信号
ＳＦＬｂの複数個、例えば８点の画素信号を使用して垂
直方向の補間画素信号（図２に「△′」で示す画素信
号）が形成される。補間回路６９ａより出力される補間
画素信号が△，△，△，△，・・・のように連続した信
号はメモリ７１ａに順次供給されて格納される。補間回
路６９ｂより出力される補間画素信号が△′，△′，
△′，△′，・・・のように連続した信号はメモリ７１
ｂに順次供給されて格納される。
【００４９】メモリ７１ａ，７１ｂには図示しないアド
レスジェネレータで発生されるアドレスＡＤの整数部分
ＡＤｉが供給され、その整数部分ＡＤｉに基づいてメモ
リ７１ａ，７１ｂより複数個が同時に読み出されてイン
ターポレータ７２に供給される。インターポレータ７２
にはアドレスＡＤの小数点以下部分ＡＤｄが供給され、
メモリ７１ａ，７１ｂより供給される複数個の画素信号
に重み付けが行なわれ、アドレスＡＤに対応する１個の
画素信号が形成される。
レスジェネレータで発生されるアドレスＡＤの整数部分
ＡＤｉが供給され、その整数部分ＡＤｉに基づいてメモ
リ７１ａ，７１ｂより複数個が同時に読み出されてイン
ターポレータ７２に供給される。インターポレータ７２
にはアドレスＡＤの小数点以下部分ＡＤｄが供給され、
メモリ７１ａ，７１ｂより供給される複数個の画素信号
に重み付けが行なわれ、アドレスＡＤに対応する１個の
画素信号が形成される。
【００５０】マッピング処理回路７０のインターポレー
タ７２より得られるビデオ信号は出力処理回路７３に供
給される。出力処理回路７３ではリカーシブ効果、バッ
クグランド効果等を付与するための信号処理が行なわれ
る。そして、出力処理回路７３で処理されたビデオ信号
が出力ビデオ信号Ｖoutとして出力端子７４に導出され
る。
タ７２より得られるビデオ信号は出力処理回路７３に供
給される。出力処理回路７３ではリカーシブ効果、バッ
クグランド効果等を付与するための信号処理が行なわれ
る。そして、出力処理回路７３で処理されたビデオ信号
が出力ビデオ信号Ｖoutとして出力端子７４に導出され
る。
【００５１】本例においては、フィールド／フレーム変
換回路６６がスキャンコンバータ６５の後段に配されて
いるため、図５の例のように入力に近い位置でフィール
ド／フレーム変換処理が行われるものでなく、ハードウ
ェア規模が大きくなることを回避することができる。ま
た、垂直方向のローパスフィルタ６８ではフレーム信号
に対してフィルタ処理が行われるので、フィールド信号
に対してフィルタ処理をするものに比べて画質のよい特
殊効果画像を得ることができる。
換回路６６がスキャンコンバータ６５の後段に配されて
いるため、図５の例のように入力に近い位置でフィール
ド／フレーム変換処理が行われるものでなく、ハードウ
ェア規模が大きくなることを回避することができる。ま
た、垂直方向のローパスフィルタ６８ではフレーム信号
に対してフィルタ処理が行われるので、フィールド信号
に対してフィルタ処理をするものに比べて画質のよい特
殊効果画像を得ることができる。
【００５２】また、フィールド／フレーム変換回路６６
および垂直方向のローパスフィルタ６８の前段にスキャ
ンコンバータ６５が配されるため、これら変換回路６６
およびローパスフィルタ６８には画素信号の順序が垂直
方向に変換されたビデオ信号が供給される。そのため、
変換回路６６およびローパスフィルタ６８を、ラインメ
モリを使用することなく、ラッチ回路等のクロック遅延
素子を使用して簡単、かつ安価に構成することができ
る。
および垂直方向のローパスフィルタ６８の前段にスキャ
ンコンバータ６５が配されるため、これら変換回路６６
およびローパスフィルタ６８には画素信号の順序が垂直
方向に変換されたビデオ信号が供給される。そのため、
変換回路６６およびローパスフィルタ６８を、ラインメ
モリを使用することなく、ラッチ回路等のクロック遅延
素子を使用して簡単、かつ安価に構成することができ
る。
【００５３】また、垂直方向の複数個の画素信号を使用
して垂直方向の補間画素信号が形成されてマッピング処
理回路７０を構成するメモリ７１ａ，７１ｂに順次格納
されるため、メモリ７１ａ，７２ｂより同時に読み出さ
れる画素信号の垂直方向の個数を図５の例よりも少なく
しても、同程度の画質を得ることができる。
して垂直方向の補間画素信号が形成されてマッピング処
理回路７０を構成するメモリ７１ａ，７１ｂに順次格納
されるため、メモリ７１ａ，７２ｂより同時に読み出さ
れる画素信号の垂直方向の個数を図５の例よりも少なく
しても、同程度の画質を得ることができる。
【００５４】図３Ａは、垂直方向の２点の画素信号を使
用した場合（２点直線補間）であって、重み付けして画
素間のφ／１６、２／１６、４／１６、６／１６、８／
１６の位置（画素間の位置関係は図４参照）の画素信号
を形成した場合の垂直方向の周波数特性を示している。
図３Ｂは、垂直方向の８点の画素信号を使用した場合で
あって、重み付けして画素間のφ／１６、２／１６、４
／１６、６／１６、８／１６の位置の画素信号を形成し
た場合の垂直方向の周波数特性を示している。図３Ａ，
Ｂより明かなように、画素信号の使用個数が多いほど高
域でのレベル低下が小さくなって解像度を上げることが
できる。
用した場合（２点直線補間）であって、重み付けして画
素間のφ／１６、２／１６、４／１６、６／１６、８／
１６の位置（画素間の位置関係は図４参照）の画素信号
を形成した場合の垂直方向の周波数特性を示している。
図３Ｂは、垂直方向の８点の画素信号を使用した場合で
あって、重み付けして画素間のφ／１６、２／１６、４
／１６、６／１６、８／１６の位置の画素信号を形成し
た場合の垂直方向の周波数特性を示している。図３Ａ，
Ｂより明かなように、画素信号の使用個数が多いほど高
域でのレベル低下が小さくなって解像度を上げることが
できる。
【００５５】図３Ｃは、本例のように補間回路６９ａ，
６９ｂで垂直方向の８点の画素信号を使用して中点（８
／１６の位置）の画素信号を補間した後、インターポレ
ータ７２で垂直方向の２点の画素信号を使用して重み付
けし、画素間のφ／１６、２／１６、４／１６、６／１
６、８／１６の位置の画素信号を形成した場合の垂直方
向の周波数特性を示している。図より明かなように、イ
ンターポレータ７２で使用される画素信号の垂直方向の
個数が少なくても高域でのレベル低下は小さく、良好な
周波数特性を得ることができる。
６９ｂで垂直方向の８点の画素信号を使用して中点（８
／１６の位置）の画素信号を補間した後、インターポレ
ータ７２で垂直方向の２点の画素信号を使用して重み付
けし、画素間のφ／１６、２／１６、４／１６、６／１
６、８／１６の位置の画素信号を形成した場合の垂直方
向の周波数特性を示している。図より明かなように、イ
ンターポレータ７２で使用される画素信号の垂直方向の
個数が少なくても高域でのレベル低下は小さく、良好な
周波数特性を得ることができる。
【００５６】このように本例においては、従来例と同程
度の画質を得る場合には、マッピング処理回路７０のメ
モリ７１ａ，７１ｂより同時に読み出される画素信号の
個数が少なくて済むことになる。そのため、メモリ７１
ａ，７１ｂを構成するメモリの個数を少なくすることで
き、メモリの使用効率を高めることができる。例えば、
インターポレータ７２で８×８（縦×横）＝６４点を使
用する場合には、６４×２個のメモリが必要となり、各
メモリには１／６４フレーム分の画素信号が書き込まれ
ることとなり、メモリの使用効率が大変悪いものとな
る。これに対して、本例のように補間回路６９ａ，６９
ｂで予め垂直方向に補間画素信号を形成することで、イ
ンターポレータ７２で２×８（縦×横）＝１６点を使用
する場合には、１６×２個のメモリが必要となり、各メ
モリには１／１６フレーム分の画素信号が書き込まれる
こととなり、メモリの使用効率を大幅に高めることがで
きる。
度の画質を得る場合には、マッピング処理回路７０のメ
モリ７１ａ，７１ｂより同時に読み出される画素信号の
個数が少なくて済むことになる。そのため、メモリ７１
ａ，７１ｂを構成するメモリの個数を少なくすることで
き、メモリの使用効率を高めることができる。例えば、
インターポレータ７２で８×８（縦×横）＝６４点を使
用する場合には、６４×２個のメモリが必要となり、各
メモリには１／６４フレーム分の画素信号が書き込まれ
ることとなり、メモリの使用効率が大変悪いものとな
る。これに対して、本例のように補間回路６９ａ，６９
ｂで予め垂直方向に補間画素信号を形成することで、イ
ンターポレータ７２で２×８（縦×横）＝１６点を使用
する場合には、１６×２個のメモリが必要となり、各メ
モリには１／１６フレーム分の画素信号が書き込まれる
こととなり、メモリの使用効率を大幅に高めることがで
きる。
【００５７】また、本例においては、補間回路６９ａ，
６９ｂにも画素信号の順序が垂直方向に変換された信号
が供給されるため、これら補間回路６９ａ，６９ｂをラ
インメモリを使用することなくラッチ回路等のクロック
遅延素子を使用して簡単、かつ安価に構成することがで
きる。
６９ｂにも画素信号の順序が垂直方向に変換された信号
が供給されるため、これら補間回路６９ａ，６９ｂをラ
インメモリを使用することなくラッチ回路等のクロック
遅延素子を使用して簡単、かつ安価に構成することがで
きる。
【００５８】また、図３の周波数特性よりも明かなよう
に、補間は周波数の低いところでより正確に行うことが
できるが、本例においては垂直方向のローパスフィルタ
６８の後段に補間回路６９ａ，６９ｂが配されているの
で、補間処理をより正確に行うことができる。
に、補間は周波数の低いところでより正確に行うことが
できるが、本例においては垂直方向のローパスフィルタ
６８の後段に補間回路６９ａ，６９ｂが配されているの
で、補間処理をより正確に行うことができる。
【００５９】なお、上述実施例においては、補間回路６
９ａ，６９ｂでは垂直方向に画素信号を補間するように
したものであるが、水平方向にあるいは垂直および水平
の双方向に画素信号を補間するようにしてもよい。これ
により、垂直方向に画素信号を補間する場合と同様に、
メモリの使用効率を高めることができる。
９ａ，６９ｂでは垂直方向に画素信号を補間するように
したものであるが、水平方向にあるいは垂直および水平
の双方向に画素信号を補間するようにしてもよい。これ
により、垂直方向に画素信号を補間する場合と同様に、
メモリの使用効率を高めることができる。
【００６０】
【発明の効果】請求項１の発明によれば、フィールド／
フレーム変換回路は第１のローパスフィルタ（水平方向
のローパスフィルタ）の後段に配されるものであって、
入力に近い位置でフィールド／フレーム変換処理が行わ
れるものでなく、ハードウェア規模が大きくなることを
回避することができる。また、第２のローパスフィルタ
（垂直方向のローパスフィルタ）ではフレーム信号に対
してフィルタ処理が行われるので、画質のよい特殊効果
画像を得ることができる。
フレーム変換回路は第１のローパスフィルタ（水平方向
のローパスフィルタ）の後段に配されるものであって、
入力に近い位置でフィールド／フレーム変換処理が行わ
れるものでなく、ハードウェア規模が大きくなることを
回避することができる。また、第２のローパスフィルタ
（垂直方向のローパスフィルタ）ではフレーム信号に対
してフィルタ処理が行われるので、画質のよい特殊効果
画像を得ることができる。
【００６１】請求項２の発明によれば、第２のローパス
フィルタには画素信号の順序が垂直方向に変換されたフ
レーム信号が供給されるため、このローパスフィルタを
ラインメモリを使用せずにラッチ回路等のクロック遅延
素子を使用して簡単、かつ安価に構成することができ
る。
フィルタには画素信号の順序が垂直方向に変換されたフ
レーム信号が供給されるため、このローパスフィルタを
ラインメモリを使用せずにラッチ回路等のクロック遅延
素子を使用して簡単、かつ安価に構成することができ
る。
【００６２】請求項３の発明によれば、マッピング処理
回路ではメモリより同時に読み出される複数個の画素信
号に対してインターポレータで重み付け処理が行なわれ
ることで所定アドレスの画素信号が形成されるが、マッ
ピング処理回路の前段に補間手段を設けることで、マッ
ピング処理回路でメモリより同時に読み出す画素信号の
個数を少なくでき、従ってメモリの個数を少なくでき、
メモリの使用効率を高めることができる。
回路ではメモリより同時に読み出される複数個の画素信
号に対してインターポレータで重み付け処理が行なわれ
ることで所定アドレスの画素信号が形成されるが、マッ
ピング処理回路の前段に補間手段を設けることで、マッ
ピング処理回路でメモリより同時に読み出す画素信号の
個数を少なくでき、従ってメモリの個数を少なくでき、
メモリの使用効率を高めることができる。
【００６３】請求項４の発明によれば、フィールド／フ
レーム変換回路は第１のローパスフィルタ（水平方向の
ローパスフィルタ）の後段に配されるものであって、入
力に近い位置でフィールド／フレーム変換処理が行われ
るものでなく、ハードウェア規模が大きくなることを回
避することができる。また、第２のローパスフィルタ
（垂直方向のローパスフィルタ）ではフレーム信号に対
してフィルタ処理が行われるので、画質のよい特殊効果
画像を得ることができる。また、マッピング処理回路で
はメモリより同時に読み出される複数個の画素信号に対
してインターポレータで重み付け処理が行なわれること
で所定アドレスの画素信号が形成されるが、マッピング
処理回路の前段に補間手段を設けることで、マッピング
処理回路でメモリより同時に読み出す画素信号の個数を
少なくでき、従ってメモリの個数を少なくでき、メモリ
の使用効率を高めることができる。
レーム変換回路は第１のローパスフィルタ（水平方向の
ローパスフィルタ）の後段に配されるものであって、入
力に近い位置でフィールド／フレーム変換処理が行われ
るものでなく、ハードウェア規模が大きくなることを回
避することができる。また、第２のローパスフィルタ
（垂直方向のローパスフィルタ）ではフレーム信号に対
してフィルタ処理が行われるので、画質のよい特殊効果
画像を得ることができる。また、マッピング処理回路で
はメモリより同時に読み出される複数個の画素信号に対
してインターポレータで重み付け処理が行なわれること
で所定アドレスの画素信号が形成されるが、マッピング
処理回路の前段に補間手段を設けることで、マッピング
処理回路でメモリより同時に読み出す画素信号の個数を
少なくでき、従ってメモリの個数を少なくでき、メモリ
の使用効率を高めることができる。
【００６４】請求項５の発明によれば、第２のローパス
フィルタには画素信号の順序が垂直方向に変換されたフ
レーム信号が供給されるため、このローパスフィルタを
ラインメモリを使用せずにラッチ回路等のクロック遅延
素子を使用して簡単、かつ安価に構成することができ
る。また、補間手段にも画素信号の順序が垂直方向に変
換されたフレーム信号が供給されるため、この補間手段
もラインメモリを使用せずにラッチ回路等のクロック遅
延素子を使用して簡単、かつ安価に構成することができ
る。
フィルタには画素信号の順序が垂直方向に変換されたフ
レーム信号が供給されるため、このローパスフィルタを
ラインメモリを使用せずにラッチ回路等のクロック遅延
素子を使用して簡単、かつ安価に構成することができ
る。また、補間手段にも画素信号の順序が垂直方向に変
換されたフレーム信号が供給されるため、この補間手段
もラインメモリを使用せずにラッチ回路等のクロック遅
延素子を使用して簡単、かつ安価に構成することができ
る。
【図１】この発明に係るビデオ特殊効果装置の一実施例
を示すブロック図である。
を示すブロック図である。
【図２】実施例の動作を説明するための画素構成図であ
る。
る。
【図３】補間による周波数特性（垂直方向）を示す図で
ある。
ある。
【図４】画素間の位置関係を示す図である。
【図５】従来のビデオ特殊効果装置の一例を示すブロッ
ク図である。
ク図である。
【図６】従来のビデオ特殊効果装置の他の例を示すブロ
ック図である。
ック図である。
【図７】従来のビデオ特殊効果装置の他の例を示すブロ
ック図である。
ック図である。
６１ 入力端子
６２ 入力処理回路
６３ ビデオ処理回路
６４ 水平方向のローパスフィルタ
６５ スキャンコンバータ
６６ フィールド／フレーム変換回路
６７ 動き検出回路
６８ 垂直方向のローパスフィルタ
６９ａ，６９ｂ 補間回路
７０ マッピング処理回路
７１ａ，７１ｂ メモリ
７２ インターポレータ
７３ 出力処理回路
７４ 出力端子
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04N 5/262 - 5/28
H04N 7/00 - 7/093
Claims (5)
- 【請求項１】 入力ビデオ信号に対して折返し歪を防止
するために水平方向に帯域制限をする第１のローパスフ
ィルタと、 この第１のローパスフィルタより出力されるビデオ信号
の各フィールドの信号をフレーム信号に変換するフィー
ルド／フレーム変換回路と、 このフィールド／フレーム変換回路より出力されるビデ
オ信号に対して折返し歪を防止するために垂直方向に帯
域制限をする第２のローパスフィルタと、 この第２のローパスフィルタより出力されるビデオ信号
を記憶するメモリ並びにこのメモリより読み出される画
素信号を使用して所定位置の画素信号を得るインターポ
レータを有するマッピング処理回路とを備えることを特
徴とするビデオ特殊効果装置。 - 【請求項２】 上記第１のローパスフィルタとフィール
ド／フレーム変換回路の間に画素信号の順序を水平方向
から垂直方向に変換するためのスキャンコンバータを配
することを特徴とする請求項１記載のビデオ特殊効果装
置。 - 【請求項３】 ビデオ信号を記憶するメモリ並びにこの
メモリより読み出される画素信号を使用して所定位置の
画素信号を得るインターポレータを有するマッピング処
理回路を備え、 上記マッピング処理回路の前段に上記ビデオ信号を構成
する画素信号の個数を水平方向および垂直方向の少なく
とも一方向に増やすための補間手段を設けることを特徴
とするビデオ特殊効果装置。 - 【請求項４】 入力ビデオ信号に対して折返し歪を防止
するために水平方向に帯域制限をする第１のローパスフ
ィルタと、 この第１のローパスフィルタより出力されるビデオ信号
の各フィールドの信号をフレーム信号に変換するフィー
ルド／フレーム変換回路と、 このフィールド／フレーム変換回路より出力されるビデ
オ信号に対して折返し歪を防止するために垂直方向に帯
域制限をする第２のローパスフィルタと、 この第２のローパスフィルタより出力されるビデオ信号
を記憶するメモリ並びにこのメモリより読み出される画
素信号を使用して所定位置の画素信号を得るインターポ
レータを有するマッピング処理回路とを備え、 上記マッピング処理回路の前段に上記ビデオ信号を構成
する画素信号の個数を水平方向および垂直方向の少なく
とも一方向に増やすための補間手段を設けることを特徴
とするビデオ特殊効果装置。 - 【請求項５】 上記第１のローパスフィルタとフィール
ド／フレーム変換回路の間に画素信号の順序を水平方向
から垂直方向に変換するためのスキャンコンバータを配
すると共に、上記補間手段では画素信号の個数を垂直方
向に増やすことを特徴とするする請求項４記載のビデオ
特殊効果装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00409894A JP3503168B2 (ja) | 1994-01-19 | 1994-01-19 | ビデオ特殊効果装置 |
| US08/372,957 US5646697A (en) | 1994-01-19 | 1995-01-17 | Special effects video processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00409894A JP3503168B2 (ja) | 1994-01-19 | 1994-01-19 | ビデオ特殊効果装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07212652A JPH07212652A (ja) | 1995-08-11 |
| JP3503168B2 true JP3503168B2 (ja) | 2004-03-02 |
Family
ID=11575325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00409894A Expired - Fee Related JP3503168B2 (ja) | 1994-01-19 | 1994-01-19 | ビデオ特殊効果装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5646697A (ja) |
| JP (1) | JP3503168B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2109082A2 (en) | 2008-04-11 | 2009-10-14 | Sony Corporation | Information processing device, method and program |
| US7989581B2 (en) | 2006-05-19 | 2011-08-02 | Dow Corning Toray Company, Ltd. | Polyether from ring-opening of glycidyl ether with (C2-C5 alkylene oxide) monohydric alcohol |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3111028B2 (ja) | 1996-03-14 | 2000-11-20 | 松下電器産業株式会社 | 画像信号処理装置及び画像信号処理方法 |
| GB2312119B (en) * | 1996-04-12 | 2000-04-05 | Lightworks Editing Systems Ltd | Digital video effects apparatus and method therefor |
| KR20000064963A (ko) * | 1997-02-21 | 2000-11-06 | 엠. 제이. 엠. 반 캄 | 비디오 이미지를 기록 및 재생하는 방법 및 장치 |
| US6462785B1 (en) * | 1997-06-04 | 2002-10-08 | Lucent Technologies Inc. | Motion display technique |
| JP2000041224A (ja) | 1998-07-23 | 2000-02-08 | Nec Corp | 補間機能付きスキャン変換回路 |
| WO2000024194A1 (fr) * | 1998-10-20 | 2000-04-27 | Sony Corporation | Dispositif et procede de traitement d'images |
| US20020149696A1 (en) * | 2001-02-23 | 2002-10-17 | Eastman Kodak Company | Method for presenting improved motion image sequences |
| WO2003052680A1 (en) | 2001-12-18 | 2003-06-26 | Digimarc Id System, Llc | Multiple image security features for identification documents and methods of making same |
| JP4555207B2 (ja) * | 2005-10-18 | 2010-09-29 | Ｎｅｃディスプレイソリューションズ株式会社 | 画質改善装置および画質改善方法 |
| US20080189632A1 (en) * | 2007-02-02 | 2008-08-07 | Microsoft Corporation | Severity Assessment For Performance Metrics Using Quantitative Model |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2771809B2 (ja) * | 1987-04-17 | 1998-07-02 | ソニー株式会社 | 特殊効果装置 |
| JP2884594B2 (ja) * | 1989-04-26 | 1999-04-19 | ソニー株式会社 | 映像信号形成回路 |
| US4956707A (en) * | 1989-07-27 | 1990-09-11 | Megatek Corporation | Adaptive graphics video standards format converter user-interface |
| JP3038878B2 (ja) * | 1990-10-25 | 2000-05-08 | ソニー株式会社 | 特殊効果装置 |
| US5469223A (en) * | 1993-10-13 | 1995-11-21 | Auravision Corporation | Shared line buffer architecture for a video processing circuit |
-
1994
- 1994-01-19 JP JP00409894A patent/JP3503168B2/ja not_active Expired - Fee Related
-
1995
- 1995-01-17 US US08/372,957 patent/US5646697A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7989581B2 (en) | 2006-05-19 | 2011-08-02 | Dow Corning Toray Company, Ltd. | Polyether from ring-opening of glycidyl ether with (C2-C5 alkylene oxide) monohydric alcohol |
| EP2109082A2 (en) | 2008-04-11 | 2009-10-14 | Sony Corporation | Information processing device, method and program |
| US8558846B2 (en) | 2008-04-11 | 2013-10-15 | Sony Corporation | Information processing device and method, and program |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07212652A (ja) | 1995-08-11 |
| US5646697A (en) | 1997-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4129287B2 (ja) | 撮像素子 | |
| US7876980B2 (en) | Imaging apparatus and imaging method for outputting a specified number of pixels in a specified area | |
| JP3503168B2 (ja) | ビデオ特殊効果装置 | |
| JP4255345B2 (ja) | 撮像装置 | |
| JP2004516724A (ja) | ブロックベースの動き補償の精度を改善するための方法 | |
| JPH05244573A (ja) | 画像信号処理装置及び方法 | |
| JPS63205778A (ja) | ビデオ信号デイジタル化回路 | |
| JPH04299687A (ja) | テレビジョン方式変換装置 | |
| JPS61139175A (ja) | ビデオ信号変換方法 | |
| WO2002104018A1 (en) | Method for outputting video images in video monitoring system | |
| KR950011530B1 (ko) | 디지탈 주밍 시스템 | |
| KR19980064554A (ko) | 화상 처리 장치 및 방법 | |
| JP4268696B2 (ja) | 画像処理装置および処理方法 | |
| JP3435732B2 (ja) | 映像信号のフィルタ処理方法およびこれを用いた映像特殊効果装置 | |
| WO2005064925A1 (ja) | 撮像装置 | |
| JP3288776B2 (ja) | 撮像装置 | |
| JP3152641B2 (ja) | 再生画面の表示方法 | |
| JPH07177407A (ja) | 撮像装置 | |
| JP3177284B2 (ja) | ビデオカメラ回路 | |
| JP2823433B2 (ja) | デジタル画像のズーム処理用補間回路 | |
| JP3684588B2 (ja) | 映像信号処理装置 | |
| JPH0465982A (ja) | 画像拡大処理装置 | |
| JP3021887B2 (ja) | 映像信号の再生方法 | |
| JPS63238774A (ja) | 固体撮像装置 | |
| JPH08195936A (ja) | スロー画像再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101219 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |