KR19980064554A - 화상 처리 장치 및 방법 - Google Patents

화상 처리 장치 및 방법 Download PDF

Info

Publication number
KR19980064554A
KR19980064554A KR1019970073111A KR19970073111A KR19980064554A KR 19980064554 A KR19980064554 A KR 19980064554A KR 1019970073111 A KR1019970073111 A KR 1019970073111A KR 19970073111 A KR19970073111 A KR 19970073111A KR 19980064554 A KR19980064554 A KR 19980064554A
Authority
KR
South Korea
Prior art keywords
memory
field
read
signals
interpolation
Prior art date
Application number
KR1019970073111A
Other languages
English (en)
Other versions
KR100497556B1 (ko
Inventor
쉬라하마아키라
미야자키시니치로
오흐노타케시
우에키노부오
Original Assignee
이데이노부유키
소니(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이노부유키, 소니(주) filed Critical 이데이노부유키
Publication of KR19980064554A publication Critical patent/KR19980064554A/ko
Application granted granted Critical
Publication of KR100497556B1 publication Critical patent/KR100497556B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
    • G06T3/4007—Scaling of whole images or parts thereof, e.g. expanding or contracting based on interpolation, e.g. bilinear interpolation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Television Systems (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Processing (AREA)

Abstract

원래 화상 및 변환된 화상의 화상 크기에 의해 얻어진 보간 간격 Vdp은 가산기에 의해 누산된다. 홀수 필드에서, 선택기는 홀수/짝수 필드 결정 신호에 대응하는 오프셋으로서 [0.5]를 선택한다. 짝수 필드에서, 선택기는 홀수/짝수 필드 결정 신호에 대응하는 오프셋으로서 [0]을 선택한다. 수직 블랭킹 간격에서, 오프셋은 출력으로서 선택된다. 이와같이, 홀수 필드에서, 오프셋 값 [0.5]은 Vdp의 누산된 값에 가산된다. 그후, Vdp는 다시 누산된다. 누산된 값에 대응하여, 라인 판독 어드레스 n 및 선형 보간 계수 qn1및 qn2가 얻어진다. Vdp가 누산될 때, 홀수 필드 및 짝수 필드내의 주사 시작점에 대응하는 오프셋은 가상된다. 이와같이, 인터레이스의 정확도가 유지된다.

Description

화상 처리 장치 및 방법
발명의 분야
본 발명은 원래 화상의 인터레이스 관계가 각 라인에 대해 인터레이스 신호를 액세스하기 위한 필드 메모리로 라인 수 변환 처리를 실행 및 유지하도록 보간 처리를 실행하는 화상 처리 장치 및 그 방법에 관한 것이다.
종래 기술의 설명
일반적으로, 비디오 신호는 인터레이스 시스템에 전송되어 처리된다. 공지된 대로, 인터레이스 시스템에 대응하는 비디오 신호에 있어서, 1 프레임은 홀수 필드 및 짝수 필드로 된 2 필드로 구성된다. 홀수 필드에서 스킵된 라인들은 짝수 필드에서 주사된다. 이 경우, 홀수 필드의 주사 시작점은 짝수 필드의 주사 시작점과는 0.5H(수평 주파수)의 시간차를 갖게된다. 이 시간차는 인터레이스 관계를 유지한다.
한편, 화상의 확대 및 축소에 대한 요구가 있다. 화상은 비디오 신호에 대한 라인 수 변환 처리에 의해 확대 및 축소된다. 라인 수 변환 처리는 필드 메모리에 비디오 신호를 라인 단위(1H마다)로 기록함으로써 실행된다. 비디오 신호가 라인 단위로 기록되므로, 홀수 필드 및 짝수 필드는 동일한 방식으로 필드 메모리에 기록된다. 즉, 홀수 필드 및 짝수 필드의 특정 라인에는 동일 어드레스의 필드 메모리에 기록된다. 이와같이, 0.5H의 주사 시작점의 일탈은 발생하지 않는다. 결론적으로, 필드 메모리의 공간내에, 상기 인터레이스 관계는 유지되지 않는다.
이와같이, 필드내의 라인 수를 증가시키기 위한 화상 확대 처리가 필드 메모리로부터 데이터를 판독함으로써 실행될 때, 결과적인 해상도는 열화한다. 이것은 라인 수가 필드내의 두 인접한 라인을 선형적으로 보간함으로써 변환될 때, 각 필드내의 라인 관계의 변화가 보간 처리에 악영향을 주기 때문이다. 그러나, 필드내의 라인 수를 감소시키기 위한 화상 축소 처리가 실행될 때, 이러한 문제점은 발생하지 않는다.
이와같이, 결론적으로, 라인이 필드 메모리로부터 판독될 때, 필드들간의 판독 시간은 인터레이스 시간 주기(즉, 0.5H)동안 변화된다. 이와같이, 확대 처리시의 해상도의 열화의 문제는 해결된다. 이 방법은 라인 수가 정수 배(예로, 2배)로 증가될 때 효과적이다.
도 7a 내지 도 7c는 0.5H동안 변하는 다른 판독 시간으로 판독되고 선형 보간되어, 라인 수를 2배 증가시키는 예를 도시한 것이다. 도 7a 내지 도 7c의 픽셀은 개별의 라인상의 수평 위치가 동일함을 나타내는 점들을 도시한 것이다. 이 표현은 다음과 같이 적용한다. ○은 화이트 레벨의 픽셀을 나타내고, X는 블랙 레벨의 픽셀을 나타낸다. 홀수 필드와 짝수 필드의 라인상의 픽셀은 인터레이스된다. ●은 그 명도가 50%미만인 어두운 그레이를 나타낸다. 빗금친 ○은 그 명도가 50%이상인 밝은 그레이를 나타낸다. 도 7a 내지 도 7c에서, 예를 들어, 최상의 홀수 라인은 제 1 라인이다.
도 7a에서 도시된 원래 신호는 그 훌수 필드내의 원래 신호가 도 7b에 도시된 짝수 필드의 원래 신호와 동일한 방식으로 처리되도록 필드 메모리에 기록된다. 라인의 수가 2배로 변환 및 증가될 때, 보간 처리는 도 7b에 도시된 대로 이들 픽셀에 대응하는 화살표에 의해 표시된 위치에서 실행된다. 보간 처리는 각 필드내의 1/2 라인마다 실행된다. 원래의 신호가 판독될 때, 0.5H동안의 시간이 제어된다. 이와같이, 도 7c에 도시된 픽셀이 얻어진다. 화이트 레벨의 픽셀과 블랙 레벨의 픽셀이 보간된 픽셀은 그레이 픽셀이 된다. 이와같이, 라인 수의 2배 증가에 대한 변환 처리에서, 보간 처리는 전형적인 방법으로 적절히 실행될 수 있다.
라인 수를 2배 증가시키는 변환 처리에서, 몇몇 방법이 있다. 제 1 방법으로서, 홀수 프레임 및 짝수 프레임이 오버레이된 1 프레임은 인-필드(in-field) 보간 처리없이, 두 필드에 걸친 연속적으로 디스플레이된다. 제 2 방법에서, 각 필드는 라인 수를 증가시키기 위해 2배로 판독된다. 그러나, 이들 방법에서, 도 8a에 도시된 대로, 상호 다른 지연을 갖는 화상이 동일 화상에 디스플레이되므로, 그 동작은 비실제적이다. 제 2 방법에서, 도 8b에 도시된 대로, 충분한 해상도가 열화된다. 이와같이, 이러한 방법들은 바람직하다고 할 수 없다.
한편, 고정된 확대 처리(예로, 확대 비율이 원래 화상의 4/3배와 같이 정수값이 아님)보다 오히려 가변적인 확대 처리에 대한 요구가 있다. 이 경우, 최적 인터레이스 관계는 유지될 수 없다. 이와같이, 해상도는 열화하고 라인은 플릭커링된다. 결론적으로, 최종 화상의 화질은 나빠진다.
도 9a 내지 도 9c는 4/3배 화상 확대가 실행된 경우의 전형적인 보간 처리의 예를 도시한 것이다. 도 9b에 도시된 대로, 홀수 필드 및 짝수 필드의 인터레이스 관계는 필드 메모리에 기록된 원래 픽셀 신호(도 9a)에서 손실된다. 결과적인 신호는 필드 메모리에 기록된다. 라인 수가 4/3배 변환 및 증가될 때, 보간 처리는 도 9b에 도시된 대로 화살표에 의해 나타낸 위치에서 실행된다. 즉, 보간 처리는 각 필드내의 1/(4/3) 라인마다(즉, 3/4 라인마다) 실행된다. 데이터가 판독될 때, 0.5H동안 시간은 제어된다. 이와같이, 도 9c에 도시된 픽셀이 얻어진다. 결론적으로, 원래 픽셀 신호의 대칭형이 비대칭형이 되므로, 그 결과적인 신호는 필릭커링 라인으로서 얻어진다.
이와같이, 전형적인 방법에서는, 데이터가 필드 메모리에 기록될 때, 인터레이스 관계가 유지되지 않는다. 결론적으로, 화상이 비정수 값(4/3등)의 비율로 확대될 때, 최종 화상은 원래 화상에 대해 왜곡된다.
발명의 개요
따라서, 본 발명의 목적은 확대 인수가 라인마다 인터레이스 신호를 액세스하기 위한 필드 메모리로 라인 수 변환 처리시에 정수값이 아닐지라도 원래 화상의 인터레이스 관계가 얻어지는 화상 처리 장치 및 방법을 제공하는 것이다.
상기 문제를 해결하기 위해, 본 발명에 따른 화상 처리 장치는 인터레이스된 비디오 신호를 보간하며, 이 화상 처리 장치는
비디오 신호를 저장하는 메모리 수단;
상기 메모리 수단으로부터 동일 필드의 두 인접한 주사 라인에 대응하는 신호를 동시에 판독하는 판독 수단; 및
상기 메모리 판독 수단으로부터 판독된 두 신호를 보간하는 보간 수단을 구비하며,
상기 판독 수단은 홀수 필드 또는 짝수 필드의 신호들이 판독되는 지에 따라 상기 메모리 수단의 판독 시작 어드레스를 변경한다.
또한, 본 발명은 인터레이스된 비디오 신호를 보간하는 화상 처리 방법을 제공하며, 이 방법은 비디오 신호를 메모리에 저장하며,
홀수 필드 또는 짝수 필드의 신호가 상기 메모리로부터 판독되는지에 따라 판독 시작 어드레스를 변경하고 동일 필드의 두 인접한 주사 라인에 대응하는 신호를 동시에 판독하며,
판독된 두 신호를 보간하는 것을 특징으로 한다.
상기 설명대로, 본 발명에 따라, 보간 처리가 짝수 필드 및 홀수 필드의 각각의 주사 시작점에 대응하는 값으로 각 필드에 대해 초기화 및 누산된 보간 간격에 대응하는 라인 수 변환 처리에 실행되므로, 인터레이스 관계는 보간 처리의 결과에 유지된다.
본 발명의 상기 및 다른 목적, 특징, 장점은 첨부 도면에 관련하여 다음의 상세한 설명으로 더욱 분명해 질 것이다.
도 1은 본 발명에 따른 화상 처리 장치의 구조의 예를 도시한 블록도.
도 2는 선형 보간 처리를 설명하는 개략도.
도 3a 및 도 3b는 필드 메모리의 맵핑의 예를 도시한 개략도.
도 4는 수직 보간 어드레스/계수 발생기를 도시한 블록도.
도 5a 내지 도 5c는 라인 수를 2배 증가시키는 변환을 설명하는 개략도.
도 6a 내지 도 6c는 라인 수를 4/3배 증가시키는 변환을 설명하는 개략도.
도 7a 내지 도 7c는 라인 수를 2배 증가시키는 전형적인 변환을 설명하는 개략도.
도 8a 내지 도 8C는 프레임 오버레이 처리 및 2배 판독 처리를 설명하는 개략도.
도 9a 내지 도 9c는 라인 수를 4/3배 증가시키는 전형적인 변환을 설명하는 개략도.
*도면의주요부분에대한설명*
1 : 나눗셈기 2 : 보간 어드레스/계수 발생기
13,15 : 레지스터 16,17 : 선택기
양호한 실시예의 상세한 설명
다음, 첨부 도면을 참조하여 본 발명의 실시예가 상술된다. 도 1은 본 발명에 따른 화상 처리 장치의 구조를 도시한 것이다. 상기 실시예에서, 확대/축소 비율은 입력 화상 신호에 대해 지정된다. 선형 보간은 인접한 두 라인에서 이루어진다. 보간될 위치를 적절히 선택함으로써, 인터레이스 관계가 유지되며, 이로써, 화질이 개선된다.
원래 신호(Vactive)의 1필드내의 유효 라인수 및 원래 신호가 변환되는(Vsize) 유효 라인 수는 나눗셈기(1)에 공급된다. 이들 값은 사용자 설정값 또는 시스템 설정값에 대응하는 시스템 제어기(도시않됨)로부터 공급된다. 525 line/50 Hz 시스템에서 유효 라인의 수가 240일 때, 화상은 4/3배로 확대되며, 라인수는 320 라인까지 증가되며, Vactive는 240이 되고 Vsize는 320 라인이 된다. 나눗셈기(1)에서, 수직 보간 간격 Vdp는 Vactive/Vsize에 의해 얻어진다. 수직 보간 간격 Vdp는 수직 보간 어드레스/계수 발생기(2)에 공급된다.
입력 화상 신호에 대응하여, 화상 신호의 수직 블랭킹 간격을 나타내는 수직 블랭킹 펄스 Vblk 및 1H 마다 발생된 라인 클럭 fH은 소정의 수단(도시않됨)에 의해 추출된다. 수직 블랭킹 펄스 Vblk 및 라인 클럭 fH은 수직 보간 어드레스/계수 발생기(2)에 공급된다.
수직 어드레스/계수 발생기(2)는 그 수신된 수직 보간 간격 Vdp, 수직 블랭킹 펄스 Vblk, 및 라인 클럭 fH에 대응하는 보간 수직 어드레스 n 및 수직 보간 계수 qn1를 발생한다. 또한, qn1의 1의 보수인 qn2가 발생된다. 수직 어드레스/계수 발생기(2)의 처리는 후술될 것이다.
상술된 대로, 본 발명의 실시예에 따라, 화상은 선형 보간 처리에 의해 확대/축소된다. 도 2에 도시된 대로, 확대후에 좌표내의 화소 xn의 위치는 확대전의 좌표내의 픽셀 An및 An+1에 대응하여 얻어진다. 픽셀 An과 An+1의 내분점 대 픽셀 Xn의 비에 대응하여, 픽셀 Xn의 데이터는 수학식 1에 따라 얻어진다. 내분점의 비율대로, 수직적 내분 계수 qn1와 1의 보수 qn2가 사용된다.
xn= qn2·An+ qn1·An-1
라인 데이터 At는 화상 신호의 주사에 따라 도 1의 단자(3)로부터 연속적으로 공급된다. 데이터 At는 휘도 신호 Y, 색차 신호 U/V, 또는 RGB 신호 등의 픽셀 데이터로 구성된다. 필요하다면, 라인 데이터 At는 다음 단(도시 않됨)에서 필터링된다.
라인 데이터 At는 액세스된 라인마다 필드 메모리(4,5)에 기록된다. 메모리(4,5)의 라인 어드레스들은 한 라인씩 일탈된다. 도 3a 및 도 3b는 메모리(4,5)의 어드레스 맵핑의 예를 도시한 것이다. 도 3a 및 도 3b에서, 1 필드내의 유효 라인 수 N에 대응하는 수직 방향으로의 N-1 라인에 대한 어드레스들이 있다. 1 필드내의 유효 라인 수(N)는 표준 방식의 비디오 신호에 따른다. 예를 들어, 525 라인/60 Hz 시스템의 경우, 1 필드내의 유효 라인 수는 240 라인이다. 625 라인/50 Hz 시스템의 경우, 1 필드내의 유효 라인 수는 288 라인이다.
상기 예에서, 라인 1 내지 라인 N-1의 라인 데이터는 도 3a에 도시된 필드 메모리(5)에 기록된다. 라인 2 내지 라인 N의 라인 데이터는 도 3b에 도시된 필드 메모리(4)에 기록된다. 환언하면, 동일한 라인 어드레스 n에 대해, 라인 An은 필드 메모리(5)에 기록되는 반면에, 라인 An-1은 필드 메모리(4)에 기록된다.
라인 데이터는 상기 수직 보간 어드레스/계수 발생기(3)로부터 출력된 수직 보간 어드레스 n에 대응하는 필드 메모리(4,5)의 동일한 어드레스로부터 판독된다. 필드 메모리(4)로부터 판독된 라인 데이터는 승산기(6a,6b) 및 가산기(6c)로 구성된 곱의 합 계산기(6)의 승산기(6a)의 제 1 입력 단자에 공급된다. 필드 메모리(5)로부터 판독된 라인 데이터는 승산기(6b)의 제 1 입력 단자에 공급된다.
보간 계수 qn1는 승산기(6a)의 제 2 입력 단자에 공급된다. 보간 계수 qn2는 승산기(6b)의 제 2 입력 단자에 공급된다. 승산기(6a,6b)에서, 보간 계수 및 라인 데이터는 승산된다. 승산의 결과는 가산기(6c)의 제 1 및 제 2 입력 단자에 공급된다. 가산기(6c)의 가산 결과는 곱의 합 계산기(6c)의 계산된 결과이다. 이와같이, 곱의 합 계산기(6)는 상기 수학식 1로부터 계산되며 라인 데이터 xn를 얻는다.
다음, 상기 구조의 수직 보간 어드레스/계수 발생기(2)가 설명될 것이다. 실시예에서, 발생기(2)는 라인의 보간 위치를 적절히 선택한다. 도 4는 수직 보간 어드레스/계수 발생기(2)의 구조의 예를 도시한 것이다. 수직 보간 간격 Vdp은 단자(10)에 공급된다. 라인 클럭 fH및 수직 블랭킹 펄스 Vblk는 각각 단자(11,12)에 공급된다. 클럭 fH은 후술될 레지스터(13,15)에 대한 동작 클럭이다. 수직 블랭킹 펄스 Vblk는 레지스터(13,15) 및 후술될 선택기(16)에 공급된다.
단자(10)에 공급된 수직 보간 간격 Vdp은 레지스터(13)에 저장된다. 수직 보간 간격 Vdp은 가산기(14)를 통해 레지스터(15)에 공급된다. 수직 보간 간격 Vdp은 1 클럭 fH에 대해 레지스터(15)에 의해 지연된다. 결과적인 수직 보간 간격 Vdp은 선택기(16)를 통해 가산기(14)의 제 2 입력 단자에 공급된다. 환언하면, 수직 보간 간격 Vdp은 가산기(14)에 의해 누산된다.
한편, 입력 비디오 신호의 홀수/짝수 필드를 결정하는 홀수/짝수 신호는 선택기(17)에 공급된다. 입력 비디오 신호가 홀수 필드에 있을 때, 홀수/짝수 신호는 H레벨이다. 입력 비디오 신호가 짝수 필드에 있을 때, 홀수/짝수 신호는 L레벨이다. 또한, 짝수 필드의 주사 시작점에 대응하는 제 1값 및 홀수 필드의 주사 시작점에 대응하는 제 2값은 선택기(17)에 공급된다. 제 1값 및 제 2값은 각각 1 수평 간격을 나타내는 1H에 대응하는 [0.5] 및 [0]이다. 홀수/짝수 필드에 따라, 입력 비디오 신호가 홀수 필드에 있을 때, 제 1 값이 선택 및 출력된다. 입력 비디오 신호가 짝수 필드에 있을 때, 제 2값이 선택 및 출력된다. 입력 비디오 신호가 짝수 필드에 있을 때, 제 2값이 선택 및 출력된다. 출력 데이터는 선택기(16)에 공급된다.
선택기(16)에서, 선택기(17)의 출력 데이터는 수직 블랭킹 간격내의 입력 데이터로서 선택된다. 이와같이, 레지스터(15)의 초기값은 홀수/짝수 신호에 대응하는 제 1값 또는 제 2값으로서 지정된다. 또한, 수직 보간 간격 Vdp은 수직 보간 간격마다 초기화된다. 즉, 홀수/짝수 신호에 대응하는 선택기(17)에 의해 선택죈 제 1 값 또는 제 2 값은 수직 보간 간격 Vdp에 대응하는 오프셋 값이다. 제 1 값 또는 제 2 값으로, 초기화 처리가 실행된다. 이와같이, 제 1 값이 [0.5]이고 제 2 값이[0]일 때, 유효 라인 간격내의 레지스터(15)의 홀수 필드 및 짝수 필드내의 각 라인의 출력 데이터는 다음과 같다.
홀수 필드 : 0.5, 0.5+dp, 0.5+2dp, ..., 5+(N-1)dp
짝수 필드 : 0, dp, 2dp, ..., (N-1)dp
레지스터(15)의 출력 데이터의 정수부는 수직 보간 어드레스 n로서 단자(18)에 공급된다. 한편, 레지스터(15)의 출력 신호의 소수부는 수직 보간 계수 qn1로서 단자(19)에 공급된다. 소수부, 수직 보간 계수 qn1은 감산기(20)에 의해 1로부터 감산된다. SKADSM 데이터는 계수 qn2으로서 단자(21)에 공급된다.
이와같이, 본 발명에 따라, 소정의 오프셋은 홀수 필드 및 짝수 필드에 따라 수직 보간 간격 Vdp에 가산된다. 결론적으로, 보간 처리의 시작부는 소정의 오프셋에 의해 시프트된다. 다음, 도 5 및 도 6을 참조하여, 본 발명에 따른 보간 처리는 개념적으로 설명될 것이다.
도 5a 내지 도 5c는 인터레이스 신호의 라인 수가 변환되어 필드당 2배 증가되는 예를 도시한 것이며, 이로써, 화상은 2배 확대된다. 이 경우, 보간 간격은 1 필드당 1/2 라인 간격이다. 도 5a에 도시되어 있듯이, 홀수 필드내의 픽셀은 필드 메모리(4,5)에 기록된다. 상기 실시예에서, 홀수 필드에서, [0.5]는 선택기(17)에 의해 오프셋 값으로서 선택된다. 이와같이, 도 5b의 우반부에 도시된대로, 보간 처리는 제 1 라인으로부터 개시된다.
도 5c는 보간 결과의 예를 도시한 것이다. 홀수 필드 및 짝수 필드에서, 제 1 보간 위치에서 발생된 픽셀은 제 1 라인이다. 홀수 필드에서, 제 1 라인은 X와 X의 보간에 의해 출력된다. 제 2 라인은 X로서 출력된다. 제 3 라인은 1/2 X와 1/2 O을 보간하여 출력된다. 제 4 라인은 O로서 출력된다. 이와같이, 도 5c에 도시된 대로 보간 결과가 얻어진다. 마찬가지로, 짝수 필드에서, 제 1 라인은 X로서 출력된다. 제 2 라인은 1/2 X와 1/2O를 보간함으로써 출력된다. 결과적으로, 도 5c에 도시된 보간 결과가 얻어진다.
이와같이, 1 프레임의 화상은 홀수 필드 및 짝수 필드로 구성되며, 도 5a에 도시된 원래의 화상과 유사한 화상이 얻어진다.
다음, 도 6a 내지 도 6c는 확대 비울이 정수 값이 아니다. 예를 들어, 원래 화상은 4/3 배 확대된다. 이 경우, 보간 간격은 1 필드의 라인 간격의 3/4 배이다. 상기 예에서, 도 6b에 도시된 대로, 홀수 필드내의 보간 시작 위치는 짝수 필드내의 보간 시작 위치로부터 0.5H 일탈된다.
홀수 필드에서, 제 1 라인은 X와 X를 보간함으로써 출력된다. 제 2 라인은 X와 O의 비율이 3/4 : 1/4 일 때, 보간에 의해 출력된다. 제 3 라인은 O로서 출력된다. X와 O의 비율이 3/4 : 1/4 일 때의 보간 라인은 블랙에 가까운 그레이이다. 이와같이, 도 6c에 도시된 보간 결과가 얻어진다. 한편, 짝수 필드에서, 제 1 라인은 X로서 출력된다. 제 2 라인은 X와 O의 비율이 3/4 : 1/4 일 때, 보간에 의해 출력된다. 제 3 라인은 O와 O를 보간하여 출력된다. 이와같이, 도 6c의 우반부에 도시된 보간 결과가 얻어진다.
이와같이, 도 6c에 도시된 홀수 필드 및 짝수 필드로 구성된 1 프레임의 화상에서, 원래 화상과 동일한 화상이 도 6a에 도시된 대로 얻어진다. 이와같이, 왜곡은 도 9c에 도시된 관련 기술과 다르게는 발생하지 않는다. 이와같이, 본 발명에 따라, 그 확대 비가 정수가 아닌 라인 수 변환이 실행될 지라도, 인터레이스 정확도는 유지될 수 있다.
상기 예에서, 수직의 두 라인에 대한 선형 보간 처리가 설명된다. 그러나, 본 발명은 이러한 처리에 제한되지 않는다. 대신에, 본 발명은 두 개이상의 라인이 아닌 다수의 라인과의 보간 처리에 적용될 수 있다.
상술된 대로, 본 발명에 따라, 라인의 수가 그 인터레이스 정확도로 신호가 라인 단위로 액세스 되는 필드 메모리로 변환될 때, 홀수 필드의 보간 시작 위치가 짝수 필드에 대해 0.5H에 의해 오프셋된다. 이와같이, 변환 비가 정수가 아닐 때, 최적의 인터레이스 관계가 얻어진다. 이와같이, 본 발명에 따라, 화상이 확대될 때, 그 변환 비율이 정수가 아닌 라인수 변환 처리가 실행될 때조차도, 화상 해상도는 라인이 플릭커링되지 않게, 열화되지 않게 방지할 수 있다.
첨부 도면을 참조하여, 본 발명의 양호한 실시예에서 설명된 대로, 본 발명은 특정 실시예에 한정되지 않고 청구범위에 정의된 대로 본 발명의 정신 또는 범주에 벗어나지 않고 여러 변형 및 수정예가 가능하다.

Claims (13)

  1. 인터레이스된 비디오 신호를 보간하기 위한 화상 처리 장치에 있어서, 비디오 신호를 저장하는 메모리 수단;
    상기 메모리 수단으로부터 동일 필드의 두 인접한 주사 라인에 대응하는 신호를 동시에 판독하는 판독 수단; 및
    상기 메모리 판독 수단으로부터 판독된 두 신호를 보간하는 보간 수단을 구비하며,
    상기 판독 수단은 홀수 필드 또는 짝수 필드의 신호들이 판독되는 지에 따라 상기 메모리 수단의 판독 시작 어드레스를 변경하는 것을 특징으로 하는 화상 처리 장치.
  2. 제 1항에 있어서, 상기 메모리 수단은 제 1 메모리와 제 2 메모리로 구성되며,
    필드의 두 인접한 주사 라인에 대응하는 신호들은 각각 제 1 메모리 및 제 2 메모리의 동일 어드레스에 저장되는 것을 특징으로 하는 화상 처리 장치.
  3. 제 2항에 있어서, 상기 보간 수단으로부터 출력되는 신호들은 상기 메모리 수단에 저장된 신호들의 확대된 신호인 것을 특징으로 하는 화상 처리 장치.
  4. 제 3항에 있어서, 상기 판독 수단은
    홀수 필드 또는 짝수 필드의 신호가 판독되는지에 따라 초기값을 발생하는 발생 수단; 및
    발생된 초기값에 대한 확대 비율의 역수를 누산하는 누산 수단을 구비하는 것을 특징으로 하는 화상 처리 장치.
  5. 제 4항에 있어서, 상기 판독 수단은 상기 누산 수단의 출력 데이터의 정수부를 판독 어드레스로서 상기 제 1 및 상기 제 2 메모리에 공급하는 수단을 더 구비하는 것을 특징으로 하는 화상 처리 장치.
  6. 제 5항에 있어서, 상기 보간 수단은 판독된 두 신호를 보간 계수에 의해 승산하고, 그 결과 신호를 가산하며, 그 가산된 신호를 출력하는 것을 특징으로 하는 화상 처리 장치.
  7. 제 6항에 있어서, 상기 판독 수단은 상기 누산 수단의 출력 데이터의 소수부를 보간 계수로서 상기 보간 수단에 공급하는 수단을 더 구비하는 것을 특징으로 하는 화상 처리 장치.
  8. 인터레이스된 비디오 신호를 보간하기 위한 화상 처리 방법에 있어서, 비디오 신호를 메모리에 저장하며,
    홀수 필드 또는 짝수 필드의 신호가 상기 메모리로부터 판독되는지에 따라 판독 시작 어드레스를 변경하고 동일 필드의 두 인접한 주사 라인에 대응하는 신호를 동시에 판독하며,
    판독된 두 신호를 보간하는 것을 특징으로 하는 화상 처리 방법.
  9. 제 8항에 있어서, 상기 메모리는 제 1 메모리와 제 2 메모리로 나뉘어지며,
    필드의 두 인접한 주사 라인에 대응하는 신호들은 각각 제 1 메모리 및 제 2 메모리의 동일 어드레스에 저장되며,
    동일한 판독 어드레스는 필드의 두 인접한 라인에 대응하는 신호를 판독하기 위해 동시에 제 1 및 제 2 메모리에 공급되는 것을 특징으로 하는 화상 처리 방법.
  10. 제 9항에 있어서, 상기 보간된 신호는 상기 메모리에 저장된 신호들의 확대된 신호인 것을 특징으로 하는 화상 처리 방법.
  11. 제 10항에 있어서, 상기 판독된 어드레스는 홀수 필드 또는 짝수 필드의 신호들이 판독되는지에 따른 초기값이며, 상기 판독 어드레스는 확대 비율의 역수가 그 발생된 초기값에 누산되는 값이며, 상기 누산된 값의 정수부는 판독 어드레스인 것을 특징으로 하는 화상 처리 방법.
  12. 제 11항에 있어서, 상기 보간 단계는 판독된 두 신호를 보간 계수에 의해 승산하고, 그 결과 신호를 가산하며, 그 가산된 신호를 출력하는 것을 특징으
    로 하는 화상 처리 방법.
  13. 제 12항에 있어서, 상기 보간 계수는 누산 결과의 소수부인 것을 특징으로 하는 화상 처리 방법.
KR1019970073111A 1996-12-24 1997-12-24 화상처리장치및방법 KR100497556B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP34361496 1996-12-24
JP96-343614 1996-12-24

Publications (2)

Publication Number Publication Date
KR19980064554A true KR19980064554A (ko) 1998-10-07
KR100497556B1 KR100497556B1 (ko) 2005-09-30

Family

ID=18362901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970073111A KR100497556B1 (ko) 1996-12-24 1997-12-24 화상처리장치및방법

Country Status (6)

Country Link
US (1) US6219104B1 (ko)
EP (1) EP0851388B1 (ko)
KR (1) KR100497556B1 (ko)
CN (1) CN1103090C (ko)
DE (1) DE69726552T2 (ko)
MY (1) MY119346A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AUPQ131399A0 (en) 1999-06-30 1999-07-22 Silverbrook Research Pty Ltd A method and apparatus (NPAGE02)
JP3820026B2 (ja) * 1998-03-09 2006-09-13 パイオニア株式会社 走査線補間方法
JP2000059735A (ja) * 1998-08-04 2000-02-25 Sony Corp 画像処理装置および方法、並びに提供媒体
JP3614324B2 (ja) * 1999-08-31 2005-01-26 シャープ株式会社 画像の補間システムおよび画像の補間方法
JP3596520B2 (ja) * 2001-12-13 2004-12-02 ソニー株式会社 画像信号処理装置及び方法
JP3596519B2 (ja) * 2001-12-13 2004-12-02 ソニー株式会社 画像信号処理装置及び方法
GB2556115B (en) * 2016-11-22 2019-09-11 Advanced Risc Mach Ltd Data processing systems

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2059712B (en) * 1979-10-05 1983-09-14 British Broadcasting Corp Standards conversion of colour television signals
GB2140644B (en) 1983-05-17 1986-09-17 Sony Corp Television standards converters
EP0337424B1 (en) 1988-04-12 1993-09-29 Matsushita Electric Industrial Co., Ltd. Image pickup apparatus
US5268758A (en) 1990-09-26 1993-12-07 Matsushita Electric Industrial Co., Ltd. Horizontal line interpolation circuit and image pickup apparatus including it
JP2977104B2 (ja) * 1991-07-26 1999-11-10 ソニー株式会社 動画像データエンコード方法および装置、並びに動画像データデコード方法および装置
US5438361A (en) * 1992-04-13 1995-08-01 Hughes Aircraft Company Electronic gimbal system for electronically aligning video frames from a video sensor subject to disturbances
JP3240697B2 (ja) * 1992-08-11 2001-12-17 松下電器産業株式会社 映像拡大装置
JPH06202597A (ja) * 1992-11-02 1994-07-22 Ind Technol Res Inst アクティブ・マトリックス液晶ディスプレイ装置
US5530482A (en) * 1995-03-21 1996-06-25 Texas Instruments Incorporated Pixel data processing for spatial light modulator having staggered pixels
US5719594A (en) * 1995-10-06 1998-02-17 International Business Machines Corporation Method and system in a data processing system for improved video image resolution when enlarging a video sequence
JP3259628B2 (ja) * 1996-03-07 2002-02-25 松下電器産業株式会社 走査線変換装置
DE69723601T2 (de) * 1996-03-06 2004-02-19 Matsushita Electric Industrial Co., Ltd., Kadoma Bildelementumwandlungsgerät
JPH09307787A (ja) * 1996-05-14 1997-11-28 Sanyo Electric Co Ltd 垂直同期回路及びタイミングコントローラ
JPH09326958A (ja) 1996-06-05 1997-12-16 Sony Corp 画像処理装置および処理方法

Also Published As

Publication number Publication date
DE69726552D1 (de) 2004-01-15
MY119346A (en) 2005-05-31
EP0851388B1 (en) 2003-12-03
KR100497556B1 (ko) 2005-09-30
US6219104B1 (en) 2001-04-17
CN1187656A (zh) 1998-07-15
EP0851388A2 (en) 1998-07-01
DE69726552T2 (de) 2004-10-14
EP0851388A3 (en) 1999-06-23
CN1103090C (zh) 2003-03-12

Similar Documents

Publication Publication Date Title
US5253064A (en) Video camera apparatus with electronic zoom control and method therefor
EP0514819B1 (en) Wide-screen television receiver with aspect ratio conversion function and method of displaying a magnified range
EP0685829B1 (en) Vertical filtering method for raster scanner display
US6266092B1 (en) Method and apparatus for video line multiplication with enhanced sharpness
US5019904A (en) Scan converter with adaptive vertical filter for single bit computer graphics systems
EP1592236A1 (en) Image sensing apparatus
US5663772A (en) Gray-level image processing with weighting factors to reduce flicker
US6084560A (en) Image display for dither halftoning
KR100528272B1 (ko) 화상처리장치및처리방법
EP1569442A1 (en) Image pickup device
US5646697A (en) Special effects video processor
KR100497556B1 (ko) 화상처리장치및방법
US8488060B2 (en) Image signal processing apparatus for converting an interlace signal to a progressive signal
EP1460846A1 (en) Image signal processing apparatus and processing method
EP0461996A2 (en) Picture processing apparatus
JPH0224073B2 (ko)
JP4268696B2 (ja) 画像処理装置および処理方法
US20090046176A1 (en) Video signal processing apparatus
US6989870B2 (en) Video signal processing apparatus and method capable of converting an interlace video signal into a non-interlace video signal
US5396298A (en) Video signal processing apparatus for performing magnification processing
US6025883A (en) Resolution conversion apparatus and method for a display device
JP3489852B2 (ja) 高精細撮像装置
JP2552742B2 (ja) 適応型輪郭補正回路
JP3444170B2 (ja) フィールド画像補間方法及びフィールド画像補間装置
JP3255323B2 (ja) 画像処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120611

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee