JP3177284B2 - ビデオカメラ回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はビデオカメラに関し、特
に、電気的な処理によってズーム機能を実現したビデオ
カメラ回路に関するものである。

【０００２】

【従来の技術】近年のビデオカメラに対する小形化、軽
量化の要求に応じ、ビデオカメラ回路においては、ＣＣ
Ｄ等の撮像装置から得られるアナログ信号をデジタル信
号に変換した上で、ズーム処理、色信号分離処理等の種
々の信号処理を施すデジタル化が検討されている。

【０００３】図７は、斯種デジタル式ビデオカメラ回路
において、ＹＣ分離と水平方向のズーム処理を行なうた
めの従来の回路構成を示している。ＣＣＤ出力をＡ／Ｄ
変換して得られたデジタル撮像信号(ＣＣＤ出力信号)
は、ＹＣ分離回路(37)を経て輝度信号及び色差信号に分
離された後、両信号は、夫々Ｙプロセス回路(38)及びＣ
プロセス回路(39)を経て、水平ズーム処理回路へ送られ
る。

【０００４】水平ズーム処理回路は、輝度信号及び色差
信号の夫々についてメモリ(40)(41)を具え、メモリ制御
回路(42)によって両メモリに対する書込み及び読出しを
制御することにより、水平方向に引き伸ばされた輝度信
号及び色差信号が作成される。両信号は、水平補間回路
(43)へ送られて、加重平均による補間処理が施された
後、ズーム画像を構成すべきＹ信号及びＣ信号として後
段回路へ出力される。

【０００５】図８は、水平方向のズーム率を２倍に設定
した場合の回路動作を概念的に表わしており、１水平走
査期間Ｈ中のズーム処理の対象となる所定領域(ズーム
画角)のＣＣＤ出力信号が一旦、メモリに記憶され、そ
の後、前記画角の信号が書込み時のクロックＣＬＫの単
位周期の２倍の周期でメモリから読み出されるのであ
る。

【０００６】尚、ビデオカメラ回路には、ズーム処理に
伴う垂直方向の補間を行なう回路も装備されているが、
ここでは図示及び説明を省略する。

【０００７】ところで、一般にＣＣＤによって構成され
る撮像装置においては、その受光面側に、図６(ａ)に示
す如きモザイク配列を有する周知の補色カラーフィルタ
ーが配置されており、図６(ｂ)(ｃ)に模式的に示す如
く、上下に隣接する２ラインの受光出力を加算すること
によって奇数フィールドの撮像信号の配列が作成される
と共に、前記とは１ラインずれた２ラインの受光出力を
加算することによって偶数フィールドの撮像信号の配列
が作成される。

【０００８】更にＹＣ分離においては、各フィールドの
撮像信号の配列に基づいて、図６(ｄ)に模式的に示す低
域輝度信号の配列と、図６(ｅ)に模式的に示す色差信号
の配列が作成される。即ち、各画素について、同一ライ
ン上の隣接する画素との合計をとることによって、図６
(ｄ)の低域輝度信号(２Ｒ＋３Ｇ＋２Ｂ)が作成される。
又、各画素について、同一ライン上の隣接する画素との
差分をとることによって、図６(ｅ)の一対の色差信号
(２Ｂ−Ｇ)及び(２Ｒ−Ｇ)の何れか一方が作成される。
これらの色差信号は、１ライン毎に交互に現れることに
なる。以下、一方の色差信号(２Ｂ−Ｇ)をＣｂ、他方の
色差信号(２Ｒ−Ｇ)をＣｒと略記する。尚、これらの色
差信号は、同一ライン上で画素毎に交互に符号が反転し
ている。

【０００９】補色カラーフィルターを有する撮像装置の
場合、図６(ｅ)の如く２つの色差信号Ｃｒ及びＣｂは１
ライン(１水平走査線)毎に交互に現れるから、各ライン
について、２つの色差信号Ｃｒ及びＣｂを得るために
は、少なくとも上下３ラインの信号を用いた同時化処理
が必要となる。即ち、ある１つのライン上の色差信号が
例えばＣｂの場合、当該ライン上には色差信号Ｃｒは存
在しないから、その上下のラインに存在する色差信号Ｃ
ｒの平均をとることによって、当該ラインの色差信号Ｃ
ｒを疑似的に発生せしめるのである。

【００１０】この同時化処理のため、従来のビデオカメ
ラ回路には、図７のＹＣ分離回路(37)にも２つのライン
メモリ(図示省略)が装備され、これらのラインメモリの
入出力端子から３ライン分のデジタル撮像信号を得てい
る。

【００１１】

【発明が解決しようとする課題】上述の如く、従来のビ
デオカメラ回路においては、ＹＣ分離後に、輝度信号及
び色差信号の各々に対して水平ズーム処理を行なうの
で、ＹＣ分離のためのメモリ以外に、水平ズームのため
に輝度信号用及び色差信号用の２つのメモリが必要とな
る。

【００１２】従って、ビデオカメラ回路を１又は複数の
集積回路によって構成せんとする場合、上記複数のメモ
リが１つの集積回路に占める面積割合が極めて大きくな
り、回路の大形化を招く問題がある。又、複数のメモリ
を駆動するために消費電力も大きくなる問題がある。

【００１３】本発明の目的は、ズーム処理のために１つ
のメモリを具えるだけで、水平ズームが実現出来るビデ
オカメラ回路を提供し、これによって回路の小形化、消
費電力の節減を図ることである。

【００１４】

【課題を解決する為の手段】本発明に係るビデオカメラ
回路は、図１に示す如く、少なくとも１水平走査期間
(１Ｈ)のＣＣＤ出力信号の格納が可能なメモリ(１)を具
え、該メモリ(１)に対する書込み及び読出しはメモリ制
御回路(３)によって制御する。又、該メモリ制御回路
(３)は、水平ズーム処理に伴なってメモリ(１)に対する
読出しアドレスが単位周期で進められる期間は第１状
態、停止される期間は第２状態に切り換わるイネーブル
信号ＥＮを発生するものである。

【００１５】前記メモリの出力端に対して、夫々前記単
位周期に応じた遅延時間を有すると共に、前記第１状態
のイネーブル信号によってデータ更新動作が許可される
複数の第１単位遅延素子が直列に接続される。そして、
これらの該複数の第１単位遅延素子の各出力端から得ら
れる信号に対し、時間軸方向の加重平均を施して輝度信
号を出力すると共に、時間軸方向の減算を施して色差信
号を出力するＹＣ分離回路が設けられている。更に、Ｙ
Ｃ分離回路の輝度信号出力端或いは色差信号出力端に対
して、前記単位周期に応じた遅延時間を有すると共に、
前記第１状態のイネーブル信号によってデータ更新動作
が許可される第２単位遅延素子が接続される。そして、
ＹＣ分離回路から得られる輝度信号或いは色差信号に対
し、第２単位遅延素子の出力を用いて時間軸方向の加重
平均を施して、ズーム画像を構成すべき輝度信号或いは
色差信号を出力する水平補間処理回路が設けられてい
る。

【００１６】又、本発明に係るビデオカメラ回路におい
て、前記メモリ制御回路(３)は、メモリに対する各水平
走査線の読出し開始時から一定期間はメモリ(１)から単
位周期で信号を読み出すと共に、イネーブル信号ＥＮを
強制的に第１状態に設定するタイミング制御回路(30)を
具えている。

【００１７】

【作用】メモリ制御回路(３)の制御により、メモリ(１)
内のズーム対象となる所定ラインのデジタル撮像信号
を、図８の如くズーム倍率に応じたタイミングで読み出
すことにより、水平方向に引き伸ばされた離散的な撮像
信号が生成されて、後段の複数の単位遅延素子へ順次入
力される。

【００１８】ここで、単位遅延素子へのメモリ出力信号
のタイミングは、前記単位周期の間隔をおく場合と、単
位周期の整数倍の時間間隔をおく場合が混在することに
なる(図３参照)。従って、後者の場合に、仮にメモリか
らの信号出力タイミングに拘らず、常に単位周期で各単
位遅延素子を動作させると、各単位遅延素子からの複数
の出力信号は、撮像装置上で隣接する複数画素について
の信号とはならず、同一画素についての２つの信号が出
力されることとなる。

【００１９】ところが、補色カラーフィルタを具えた撮
像装置の場合、ＹＣ分離のためには、図６(ｂ)(ｃ)の如
く、常に撮像装置上で水平方向に隣接する複数画素につ
いての信号が必要となる。そこで、この様に常に撮像装
置上で隣接する複数画素についての信号が得られる様、
各単位遅延素子の動作を制御するのがイネーブル信号Ｅ
Ｎである。

【００２０】即ち、メモリ制御回路(３)から各単位遅延
素子へ出力されるイネーブル信号ＥＮは、メモリ(１)に
対する読出しアドレスが単位周期で進められる期間は第
１状態(“ハイ”)に設定され、各単位遅延素子のデータ
更新動作が許可される。従って、この期間に各端子遅延
素子から出力される複数の信号は、相互に単位周期の時
間間隔をおいた信号であって、撮像装置上では水平方向
に連続する複数画素の信号となる。

【００２１】一方、メモリ(１)に対する読出しアドレス
が停止される期間には、イネーブル信号ＥＮが第２状態
(“ロー”)に設定されて、各単位遅延素子のデータ更新
動作が中断されるから、この期間の各単位遅延素子の出
力信号は変化しない。従って、この期間においても、各
単位遅延素子から出力される複数の信号は、相互に単位
周期の時間間隔をおいた信号であって、撮像装置上では
水平方向に連続する複数画素の信号となる。

【００２２】この結果、各単位遅延素子から出力される
複数の信号は、ズーム倍率に拘らず、常に撮像装置上で
水平方向に連続する複数画素の信号、即ち図６(ｂ)又は
(ｃ)の配列の撮像信号となって、これらの信号に基づい
て初めて、水平補間処理回路による輝度信号Ｙ及び色差
信号Ｃの算出が可能となるのである。

【００２３】又、メモリ制御回路(３)に前記タイミング
制御回路(30)を装備した場合、メモリ(１)に対する各水
平走査線の読出し開始時から一定期間、イネーブル信号
ＥＮが強制的に第１状態(“ハイ”)に設定され、この期
間は、ズーム倍率に拘らず、複数段の単位遅延素子へ単
位周期で迅速に信号が供給されて、全ての単位遅延素子
に正常な信号を設定するのに必要な期間が短縮される。

【００２４】この結果、単位遅延素子の段数が多く、且
つズーム倍率が高い場合でも、前記信号設定に必要な期
間は短縮され、画面左側の水平ブランキング期間内に収
まって、異常な画像の生成が回避される。

【００２５】

【発明の効果】本発明に係るビデオカメラ回路によれ
ば、ＹＣ分離、水平補間の前にズーム処理を施すことと
したから、ズーム処理のために１つのメモリを具えれば
可く、従来例の水平ズーム処理のための２つのメモリは
省略出来る。これによって、回路の小形化、消費電力の
節減が実現される。

【００２６】

【実施例】以下、本発明の一実施例につき、図面に沿っ
て詳述する。図１は本発明のビデオカメラ回路を構成す
るズーム処理回路、ＹＣ分離回路及び水平補間回路の構
成を示し、図３はこれらの回路動作を表わしている。

【００２７】図１の如くズーム処理回路には、１フィー
ルドのＣＣＤ出力信号の格納が可能なメモリ(１)が装備
され、該メモリ(１)はメモリ制御回路(３)によって書込
み及び読出しが制御されている。そして、選択回路(２)
の切換えによって、ズーム処理を行なわない場合は、Ｃ
ＣＤ出力信号を直接にＹＣ分離回路へ送出し、ズーム処
理を行なう場合にのみ、ズーム画角のＣＣＤ出力信号を
メモリ(１)から読み出し、ＹＣ分離回路へ出力するので
ある。

【００２８】そして、メモリ制御回路(３)は、外部回路
から供給されるズーム係数α(１／ズーム倍率)に応じ
て、適当なタイミングでメモリ(１)から所定画角のＣＣ
Ｄ出力信号を読み出し、これによって水平方向に引き伸
ばされた離散的な信号が、選択回路(２)を経てＹＣ分離
回路へ送出される。

【００２９】又、メモリ制御回路(３)は、メモリ制御と
同時に、メモリ読出しアドレスが単位周期で進められる
期間、即ちメモリ(１)から新しい画素の信号が出力され
る時に“ハイ”、読出しアドレスの進行が停止される期
間、即ち同じ画素の信号が続けて出力される時は“ロ
ー”に切り換わるイネーブル信号ＥＮを発生する。更に
メモリ制御回路(３)は、水平補間処理に必要な補間係数
Ｋを同時に作成して、水平補間回路へ出力する。

【００３０】図２はメモリ制御回路(３)の具体的な構成
を示し、図４及び図５は、２倍ズーム時のメモリ制御回
路(３)の動作を表わしている。入力信号としては、前記
ズーム係数α、ＣＣＤの１ライン分の各画素に対応して
付与される水平アドレスＨＡＤ、前記水平アドレスにお
けるズーム処理開始点のアドレス(スタートＡＤ)、及
び、単位周期のクロック信号ＣＬＫが入力される。尚、
図４の如く水平アドレスＨＡＤは、水平走査期間の開始
時点で水平駆動信号ＨＤの立上りでリセットされ、クロ
ック信号ＣＬＫの１クロック毎にカウントアップされ
る。

【００３１】図２の如くメモリ制御回路(３)には、ズー
ム係数αを巡回的に加算して桁上り信号(キャリィ)を発
生すべき加算器(31)及びＤ型フリップフロップ(Ｄ−Ｆ
Ｆ)(34)からなる閉ループ回路が形成され、該キャリィ
はＯＲ回路(32)を経て、イネーブル信号ＥＮとして後段
回路へ出力される。又、イネーブル信号ＥＮはカウンタ
(35)へ供給されて、該信号が“ハイ”の期間に読出しア
ドレス用のカウンタ(35)がカウントアップされる。

【００３２】前記水平アドレスＨＡＤ、スタートアドレ
ス及びクロック信号ＣＬＫはタイミング制御回路(30)へ
入力され、これによって図４に示す第１制御信号ＥＮ
１、第２制御信号ＥＮ２、及びリセット信号ＲＳＴが生
成される。

【００３３】リセット信号ＲＳＴは水平有効期間の開始
時に“ハイ”となるものであって、図２の読出しアドレ
ス用カウンタ(35)及び書込みアドレス用カウンタ(36)へ
送出され、これらのカウンタをリセットする。

【００３４】第１制御信号ＥＮ１は、水平有効期間の最
初の４クロックの期間に“ハイ”となって、該信号がＯ
Ｒ回路(32)へ供給されることにより、前記最初の４クロ
ックの期間はカウンタ(35)を強制的にカウントアップさ
せるのである。又、第１制御信号ＥＮ１は切替回路(33)
へ入力され、該信号が“ハイ”の期間は、切替回路(33)
をスタートアドレス側に切換えて、水平補間係数の初期
値となるスタートアドレスの小数部を選択して出力す
る。第１制御信号ＥＮ１が“ロー”となった後、切替回
路(33)は加算器(31)側へ切換えられ、加算器(31)の加算
結果が水平補間係数として後段回路へ出力される。又、
第２制御信号ＥＮ２は、水平アドレスＨＡＤがスタート
アドレスとなった以降は“ハイ”となって、書込みアド
レス用カウンタ(36)をカウントアップする。

【００３５】この結果、書込みアドレス用カウンタ(36)
からは、図４及び図５に示す如く、スタートアドレスに
対応して第２制御信号ＥＮ１が“ハイ”となった時点を
初期値“000”として、その後、単位周期で順次カウン
トアップされるメモリ書込みアドレス(ＷＲアドレス)が
出力される。

【００３６】一方、読出しアドレス用カウンタ(35)から
は、図４及び図５の如く、水平有効期間の開始時点を初
期値“000”として、その後、イネーブル信号ＥＮが
“ハイ”のときのみ、単位周期で順次カウントアップさ
れると共に、イネーブル信号ＥＮが“ロー”のときは、
直前の値を保持するメモリ読出しアドレス(ＲＤアドレ
ス)が出力されることになる。

【００３７】以上の動作により、ズーム画角の開始点以
降の信号のみをメモリ(１)に書込み、その後、ズーム処
理に必要な信号のみをメモリ(１)からズーム倍率に応じ
た時間間隔で順次読み出すことが可能となり、これによ
ってズーム倍率に応じたズーム処理が施される。

【００３８】図１に示すＹＣ分離回路には、ズーム処理
回路から読み出されたＣＣＤ出力信号が入力される２つ
の１Ｈディレイライン(４)(５)が直列に配備され、両デ
ィレイラインの入出力端からは、１画面上で上下に隣接
する３ラインＬ０、Ｌ１及びＬ２の信号が並列的に得ら
れ、各信号は夫々Ｄ−ＦＦ(６)(７)(８)へ入力されてい
る。

【００３９】中間ラインＬ１について、Ｄ−ＦＦ(７)か
ら出力される第１遅延信号と、該信号をＤ−ＦＦ(10)に
て１画素分(１クロック)だけ遅延させた第２遅延信号
と、更に該信号をＤ−ＦＦ(11)にて１画素分遅延させた
第３遅延信号とが夫々加算平均回路(12)へ供給され、第
１遅延信号には１／４、第２遅延信号には１／２、第３
遅延信号には１／４の係数を乗じた加重平均が算出され
る。補色カラーフィルタを具えたＣＣＤにおいては、該
加重平均値が輝度信号となる。

【００４０】又、Ｄ−ＦＦ(７)から出力される信号と、
該信号をＤ−ＦＦ(13)にて１画素分遅延させた信号と
が、切替回路(14)を経て減算器(15)へ供給され、両信号
の差が算出される。これによって図６(ｅ)に示す色差信
号Ｃｂ又はＣｒが作成される。この際、切替回路(14)
は、減算器(15)による減算結果、即ち色差信号Ｃｂ及び
Ｃｒが常に正の値となる様、メモリ制御回路(３)からの
イネーブル信号に基づいて入出力関係を切換えるのであ
る。

【００４１】一方、上下のラインＬ０、Ｌ２について
は、Ｄ−ＦＦ(６)の出力とＤ−ＦＦ(８)の出力を加算器
(９)にて平均し、これによって得られる信号と、該信号
をＤ−ＦＦ(16)にて１画素分遅延させた信号とが切替回
路(17)を経て減算器(18)へ供給され、これによって図６
(ｅ)に示す色差信号Ｃｒ又はＣｂが作成される。この
際、切替回路(14)は、減算器(15)による減算結果、即ち
色差信号Ｃｒ及びＣｂが常に正の値となる様、メモリ制
御回路(３)からのイネーブル信号に基づいて入出力を切
換えるのである。該色差信号は、ラインＬ０及びＬ１の
信号に基づいて疑似的に作成したラインＬ１上の信号で
ある。

【００４２】ここで、各減算器(15)(18)から得られる２
つの色差信号は、一方がＣｒ、他方がＣｂとなって、こ
れらがライン毎に入れ替わるから、選択回路(19)(20)に
よって、一方の選択回路(19)からは常に色差信号Ｃｒが
出力され、他方の選択回路(20)からは常に色差信号Ｃｂ
が得られる様、ラインフィード信号によって入出力関係
を切り換える。

【００４３】水平補間回路は、ＹＣ分離回路から得られ
る輝度信号及び色差信号に、メモリ制御回路(３)からの
補間係数Ｋに応じた加重平均を施し、これによってズー
ム画像を構成すべき輝度信号Ｙ及び２つの色差信号Ｃ
ｒ、Ｃｂを生成するものであって、これら３つの信号毎
に、１画素分の遅延を施すＤ−ＦＦ(21)(23)(25)と補間
係数Ｋによる加重平均を施す加重平均回路(22)(24)(26)
を具えている。

【００４４】水平補間回路からの３つの加重平均出力は
夫々Ｄ−ＦＦ(27)(28)(29)にて１画素分の遅延が施され
た後、後段回路へ輝度信号Ｙ、色差信号Ｃｒ、Ｃｂとし
て出力される。

【００４５】図１のＹＣ分離回路及び水平補間回路にお
いては、単位遅延素子を構成している各Ｄ−ＦＦが夫々
イネーブル信号ＥＮの入力端子を具えており、該イネー
ブル信号が“ハイ”の時、各Ｄ−ＦＦは新しいデータを
受け入れて、１画素分の遅延時間を経た後、該データを
出力する。一方、イネーブル信号ＥＮが“ロー”のとき
は、Ｄ−ＦＦのデータ更新動作が停止され、直前の出力
データを継続して出力する。そして、Ｄ−ＦＦ(６)(７)
(８)と、Ｄ−ＦＦ(10)(13)(16)と、Ｄ−ＦＦ(11)とは、
本発明の第１単位遅延素子に相当し、Ｄ−ＦＦ(21)(23)
(25)は本発明の第２単位遅延素子に相当している。

【００４６】従って、図３の如く、Ｄ−ＦＦ(６)(７)
(８)の出力とＤ−ＦＦ(10)(13)(16)の出力とＤ−ＦＦ(1
1)の出力とは、ズーム倍率に拘らず常にＣＣＤ上で水平
方向に隣り合う３画素の信号となる。補色カラーフィル
タを具えた撮像装置の場合、ＹＣ分離のためには、常に
ＣＣＤ上で水平方向に隣接する複数画素についての信号
が必要となるから、前述の如くイネーブル信号によって
各Ｄ−ＦＦを制御することにより、加算平均回路(12)に
よる輝度信号の算出や減算器(15)(18)による色差信号の
算出が正常に行なわれるのである。

【００４７】又、Ｄ−ＦＦ(21)(23)(25)の入力と出力に
ついても、常にＣＣＤ上で水平方向に隣り合う画素の信
号となり、加重平均回路(22)(24)(26)による補間処理が
正常なものとなる。

【００４８】ところで上記実施例では、図５に示す如
く、水平有効期間の最初の４クロックの期間のみ“ハ
イ”となる第１制御信号ＥＮ１を作成して、該信号によ
って前記４クロックの期間はイネーブル信号ＥＮを強制
的に“ハイ”とし、ズーム処理の有無に拘らず前記メモ
リ読出しアドレスを単位周期で進めると共に、前記ＹＣ
分離回路及び水平補間回路の全てのＤ−ＦＦを単位周期
で動作させている。

【００４９】仮にこの処理を省略すると、ズーム倍率が
高い場合に下記の如き不具合が発生する。例えばズーム
倍率が１０倍の場合、図１のＹＣ分離回路には、輝度信
号生成のために３段のＤ−ＦＦ(７)(10)(11)が装備され
ているが、これらのＤ−ＦＦには上流側から下流側へ向
けて、１０クロックの周期で順次データが伝達されるか
ら、最下流のＤ−ＦＦに正常なＣＣＤ出力信号が行着く
までに、２１クロック(＝１０クロック×２＋１クロッ
ク)の期間を要する。従って、ズーム画面の水平有効期
間の開始時点から２０クロックまで期間は、各Ｄ−ＦＦ
の出力は異常な値となって、加算平均回路(12)からは正
常な輝度信号が得られない。

【００５０】この様な異常な輝度信号に基づいてズーム
画像を生成した場合、前記２０クロック期間の異常な信
号が、画面左側の水平ブランキング期間の領域から画像
表示領域へはみ出て、画面左側の画像部分が異常となる
虞れがある。この問題は、Ｄ−ＦＦの段数が増加すれ
ば、ズーム倍率が低いときにも発生することになる。

【００５１】そこで本実施例では、図１のＹＣ分離回路
の後段に配置されているＤ−ＦＦ(21)をも含めて合計４
段のＤ−ＦＦを考慮し、水平有効期間の最初の４クロッ
ク期間中に４画素分の信号をクロック周期でＹＣ分離回
路へ送出することにより、異常信号の発生期間を、非ズ
ーム時と同一の３クロック内に収めているのである。最
初の３クロック期間の異常な信号は、画面左側の水平ブ
ランキング期間内に隠れて、表示画面には現われない。
この結果、高倍率時にも良好な画像が得られることにな
る。

【００５２】上述の如く、本発明に係るビデオカメラ回
路によれば、ＹＣ分離前のＣＣＤ出力信号について、メ
モリ(１)への書込み／読出しを行なうことによって、単
一のメモリによって水平方向のズームを実現出来る。
又、イネーブル信号ＥＮによるＤ−ＦＦの動作制御によ
り、高倍率時においても良好なズーム画像を得ることが
出来る。

【００５３】上記実施例の説明は、本発明を説明するた
めのものであって、特許請求の範囲に記載の発明を限定
し、或は範囲を減縮する様に解すべきではない。又、本
発明の各部構成は上記実施例に限らず、特許請求の範囲
に記載の技術的範囲内で種々の変形が可能であることは
勿論である。

【００５４】例えば図１のＹＣ分離回路においては、Ｄ
−ＦＦの段数を更に増加することが可能であって、この
場合、前記第１制御信号ＥＮ１を“ハイ”に設定する期
間は、Ｄ−ＦＦの段数に応じて変更すればよい。又、水
平補間回路においては、Ｄ−ＦＦ(23)(25)及び加重平均
回路(24)(26)によって色差信号に対しても水平補間を施
しているが、これらの回路は省略可能であって、これに
よって画質の低下が問題となることはない。

【００５５】更に又、ズーム処理回路のメモリ(１)は、
水平ズーム処理のみを目的とする場合は、ラインメモリ
によって構成することが可能である。

【図面の簡単な説明】

【図１】本発明に係るビデオカメラ回路の構成を示すブ
ロック図である。

【図２】メモリ制御回路の構成を示すブロック図であ
る。

【図３】図１の回路動作を表わすタイミングチャートで
ある。

【図４】図２の回路動作を表わすタイミングチャートで
ある。

【図５】図２の回路動作を、時間軸を拡大して表わすタ
イミングチャートである。

【図６】補色カラーフィルタを有するＣＣＤについての
ＹＣ分離の原理を説明する図表である。

【図７】従来のビデオカメラ回路の構成を示すブロック
図である。

【図８】水平方向のズーム処理の原理を説明するタイミ
ングチャートである。

【符号の説明】

(１) メモリ (３) メモリ制御回路 (７) Ｄ−ＦＦ (10) Ｄ−ＦＦ (11) Ｄ−ＦＦ (12) 加算平均回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 宅間 正男 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (72)発明者 川上 聖肇 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (56)参考文献 特開 昭63−179690（ＪＰ，Ａ) 特開 平２−264580（ＪＰ，Ａ) 特開 平５−130632（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 9/04 - 9/11

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 補色カラーフィルタを有する撮像装置か
   らの撮像出力をデジタル信号に変換してメモリに記憶
   し、ズーム処理の対象となる画面領域に対応して前記メ
   モリから読み出したデジタル信号に水平ズーム処理を施
   して、ズーム画面を構成すべき各水平走査線の輝度信号
   及び色差信号を生成するビデオカメラにおいて、 水平ズーム処理に伴なって、水平補間の基礎とすべき画
   素単位のデジタル信号を前記メモリから順次読み出すた
   めの水平方向の読出しアドレスを発生すると共に、該読
   出しアドレスが単位周期で進められる期間は第１状態、
   停止される期間は第２状態に切り換わるイネーブル信号
   ＥＮを発生するメモリ制御回路と、 前記メモリの出力端に対して直列に接続され、夫々前記
   単位周期に応じた遅延時間を有すると共に、前記第１状
   態のイネーブル信号によってデータ更新動作が許可され
   る複数の第１単位遅延素子を備え、該複数の第１単位遅
   延素子の各出力端から得られる信号に対し、時間軸方向
   の加重平均を施して輝度信号を出力すると共に、時間軸
   方向の減算を施して色差信号を出力するＹＣ分離回路
   と、 該ＹＣ分離回路の輝度信号出力端或いは色差信号出力端
   に接続され、前記単位周期に応じた遅延時間を有すると
   共に、前記第１状態のイネーブル信号によってデータ更
   新動作が許可される第２単位遅延素子を備え、前記ＹＣ
   分離回路から得られる輝度信号或いは色差信号に対し、
   該第２単位遅延素子の出力を用いて時間軸方向の加重平
   均を施して、ズーム画像を構成すべき 輝度信号或いは色
   差信号を出力する水平補間処理回路と、 とを具えたことを特徴とするビデオカメラ回路。
2. 【請求項２】 メモリ制御回路は、メモリに対する各水
   平走査線の読出し開始時から一定期間はメモリから単位
   周期で信号を読み出すと共に、イネーブル信号ＥＮを強
   制的に第１状態に設定するためのタイミング制御回路を
   具えている請求項１に記載のビデオカメラ回路。