JP2698276B2 - カメラ信号処理回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はビデオカメラに関し、特
に、電気的な処理によってズーム機能を実現したカメラ
信号処理回路に関するものである。

【０００２】

【従来の技術】近年のビデオカメラに対する小形化、軽
量化の要求に応じ、カメラ信号処理回路においては、Ｃ
ＣＤ等の撮像装置から得られるアナログ信号をデジタル
信号に変換して上で、ズーム処理、色信号分離処理等の
種々の信号処理を施すデジタル化が検討されている。

【０００３】図１１は、デジタル式のカメラ信号処理回
路(58)を具えた一般的なビデオカメラの構成を示してお
り、光学系(５)から得られる画像光線がＣＣＤ(51)によ
って光電変換され、これによって得られたアナログ信号
はＡ／Ｄ変換器(52)によってデジタル信号に変換された
後、カメラ信号処理回路(58)へ供給される。カメラ信号
処理回路(58)はマイクロコンピュータ(59)によって制御
されている。

【０００４】又、電気的なズーム処理を施すためのズー
ム処理回路(53)として、Ａ／Ｄ変換器(52)からの１フィ
ールド分のデジタル信号を記憶するフィールドメモリ(5
4)と、所望のズーム率を設定するためのズーム操作部(5
6)と、該ズーム操作部(56)からの指令信号に応じて、ズ
ーム処理を施すべき画像領域(画角)のデジタル信号を前
記フィールドメモリ(54)から読み出すためのメモリ制御
回路(55)とを具えている。

【０００５】そして、Ａ／Ｄ変換器(52)から出力される
デジタル信号と、フィールドメモリ(54)から読み出され
るデジタル信号とは、選択回路(57)を介して選択的にカ
メラ信号処理回路(58)へ供給される。即ち、ズーム処理
を行なうときはフィールドメモリ(54)から読み出された
デジタル信号が選択され、ズーム処理を行なわないとき
はＡ／Ｄ変換器(52)から出力されるデジタル信号が選択
されるのである。

【０００６】一般にＣＣＤによって構成される撮像装置
においては、その受光面側に、図７(ａ)に示す如きモザ
イク配列を有する周知の補色カラーフィルターが配置さ
れており、図７(ｂ)(ｃ)に模式的に示す如く、上下に隣
接する２ラインの受光出力を加算することによって奇数
フィールドの撮像信号の配列が作成されると共に、前記
とは１ラインずれた２ラインの受光出力を加算すること
によって偶数フィールドの撮像信号の配列が作成され
る。そして、該撮像信号が前記フィールドメモリに格納
されることになる。

【０００７】更に、各フィールドの撮像信号の配列に基
づいて、図７(ｄ)に模式的に示す低域輝度信号の配列
と、図７(ｅ)に模式的に示す色差信号の配列が作成され
る。即ち、各画素について、同一ライン上の隣接する画
素との合計をとることによって、図７(ｄ)の低域輝度信
号(２Ｒ＋３Ｇ＋２Ｂ)が作成される。又、各画素につい
て、同一ライン上の隣接する画素との差分をとることに
よって、図７(ｅ)の一対の色差信号(２Ｂ−Ｇ)及び(２
Ｒ−Ｇ)の何れか一方が作成される。これらの色差信号
は、１ライン毎に交互に現れることになる。以下、一方
の色差信号(２Ｂ−Ｇ)をＣｂ、他方の色差信号(２Ｒ−
Ｇ)をＣｒと略記する。尚、これらの色差信号は、同一
ライン上で画素毎に交互に符号が反転している。

【０００８】従来のカメラ信号処理回路(58)は図１２に
示す如く、前記Ａ／Ｄ変換器(52)或いはフィールドメモ
リ(54)からのデジタル信号に基づいて高域輝度信号Ｙ
Ｈ、低域輝度信号ＹＬ、色差信号Ｃｒ及びＣｂを作成す
るＹ／Ｃ分離ブロック(６)と、前記高域輝度信号にエッ
ジ強調等の処理を施する輝度信号処理回路(７)と、前記
色差信号Ｃｒ及びＣｂから通常の色差信号(Ｒ−Ｙ)及び
(Ｂ−Ｙ)を作成する色差信号処理回路(71)と、輝度信号
処理回路(７)及び色差信号処理回路(71)からの輝度信号
及び色差信号に対してズーム率に応じた垂直補間処理を
施す垂直補間ブロック(８)と、補間によって得られた各
走査線上の輝度信号及び色信号をエンコードして輝度信
号Ｙ及び色信号Ｃを作成し、後段回路へ出力するエンコ
ーダ(９)とを具えている。尚、カメラ信号処理回路(58)
には、ズーム処理に伴う水平方向の補間を行なう回路も
装備されているが、ここでは図示及び説明を省略する。

【０００９】補色カラーフィルターを有する撮像装置の
場合、図７(ｅ)の如く２つの色差信号Ｃｒ及びＣｂは１
ライン(１水平走査線)毎に交互に現れるから、各ライン
について、２つの色差信号Ｃｒ及びＣｂを得るために
は、少なくとも上下３ラインの信号を用いた同時化処理
が必要となる。即ち、ある１つのライン上の色差信号が
例えばＣｂの場合、当該ライン上には色差信号Ｃｒは存
在しないから、その上下のラインに存在する色差信号Ｃ
ｒの平均をとることによって、当該ラインの色信号Ｃｒ
を疑似的に発生せしめるのである。

【００１０】この同時化処理のため、従来のカメラ信号
処理回路(58)においては、図１２の如くＹ／Ｃ分離ブロ
ック(６)に２つのラインメモリ(61)(62)が装備され、こ
れらのラインメモリの入出力端子から３ライン分のデジ
タル撮像信号を得ている。これらの３ライン分のデジタ
ル撮像信号は夫々第１、第２及び第３のＹ／Ｃ分離回路
(63)(64)(65)を経て低域輝度信号と色差信号に分離され
る。分離された３つの低域輝度信号は加重平均回路(66)
を経て色差信号処理回路(71)へ送出される。

【００１１】又、第２Ｙ／Ｃ分離回路(64)からの色差信
号はそのままＣｒ(又はＣｂ)として色差信号処理回路(7
1)へ送出され、第１及び第３Ｙ／Ｃ分離回路(63)(65)か
らの２つの色差信号は平均回路(67)を経て、これらの平
均値がＣｂ(又はＣｒ)として色差信号処理回路(71)へ送
出されるのである。

【００１２】垂直補間ブロック(８)は、輝度信号処理回
路(７)からの輝度信号Ｙと色差信号処理回路(71)からの
２つの色差信号(Ｒ−Ｙ)及び(Ｂ−Ｙ)の３種類の信号を
夫々記憶すべき第１、第２及び第３ラインメモリ(81)(8
2)(83)を具えている。これによって夫々上下２ライン分
の輝度信号及び２つの色差信号が同時に得られ、上下２
ライン分の信号を夫々第１、第２及び第３補間処理回路
(84)(85)(86)へ入力することにより、ズーム率に応じた
垂直方向の補間処理を施している。

【００１３】図８は、ＣＣＤ上のフィールド有効画素エ
リア内にズーム処理の対象とする読出し画像エリアを設
定し、該読出し画像エリアを構成する各ライン(実線Ｎn
-1、Ｎn、Ｎn+1…)を垂直方向に拡大するズーム処理を
施した後、各ライン上の信号(従来においては輝度信号
及び色差信号)に対してズーム率に応じた補間処理を施
して、ズーム画面を構成すべき新たなライン(破線ＮＮ
０、ＮＮ１、ＮＮ２…)上の信号を作成する様子を表わ
している。

【００１４】例えば新たなラインＮＮ１上の信号を作成
する場合、該ラインを挟んで上下に位置する２本のライ
ンＮn+1及びＮn+2上の信号に、補間位置に応じた重み付
け係数(合計が１となる２つの垂直補間係数)を線形補間
を乗算し、これらの合計をとる。この結果、１フィール
ドを構成すべき所定ライン数の信号が得られ、画質を低
下させることなくズーム画面を生成出来るのである。

【００１５】

【発明が解決しようとする課題】ところが、従来のカメ
ラ信号処理回路(58)には、Ｙ／Ｃ分離ブロック(６)に２
つ、垂直補間ブロック(８)に３つ、合計５つのラインメ
モリが装備されているから、該カメラ信号処理回路を１
チップのＬＳＩによって構成せんとする場合、これら５
つのラインメモリのチップ全体に占める面積割合が極め
て大きくなり、チップの大形化を招く問題がある。又、
これら５つのラインメモリを駆動するために消費電力も
大きくなる問題がある。

【００１６】本発明の目的は、ズーム処理及びＹ／Ｃ分
離を行なうためのラインメモリの数が従来よりも少な
く、回路の小形化、消費電力の節減が可能なカメラ信号
処理回路を提供することである。

【００１７】

【課題を解決する為の手段】そこで本発明では、３つの
ラインメモリを用いて４ラインの信号を得た後に、これ
らの４ラインの信号に対して垂直補間処理とＹ／Ｃ分離
を施すことによって、従来はＹ／Ｃ分離処理とは別に行
なっていた３つのラインメモリによる補間処理を省略
し、ラインメモリの数が３つに減少したカメラ信号処理
回路を実現したものである。

【００１８】本発明に係るカメラ信号処理回路は図１に
示す如く、垂直補間の位置が変化した時点で、新たな補
間位置を挟んで上下２本ずつの合計４本の水平走査線の
内、最下位の水平走査線のデジタル信号をフィールドメ
モリ(11)から読み出すためのフィールドメモリ制御回路
(13)と、フィールドメモリ(11)から読み出された３水平
走査線分のデジタル信号を１水平走査線毎に記憶すべき
第１、第２及び第３のラインメモリ(21)(22)(23)と、前
記第１、第２及び第３のラインメモリに対する書込み及
び読出しを制御して、前記４本の水平走査線の内、上位
の３水平走査線のデジタル信号を並列的に取り出すため
のラインメモリ制御回路(24)と、前記４本の水平走査線
のデジタル信号に基づいて、補間位置の水平走査線上の
デジタル信号を作成すると共に、該デジタル信号から輝
度信号と色差信号(Ｃｒ及びＣｂ)を分離して出力する垂
直補間・Ｙ／Ｃ分離回路とを具えている。

【００１９】又、本発明に係るカメラ信号処理回路にお
いては、前記ラインメモリ制御回路(24)と、垂直ズーム
処理を行なわない場合に不要となる所定のラインメモリ
(23)との間に、垂直ズーム処理を行なわないことを表わ
す信号に基づいて該ラインメモリ(23)への書込み及び読
出し制御信号を強制的に無効化する回路(24a)が介装さ
れる。

【００２０】

【作用】補間位置(図８の破線位置)を挟んで上下２本ず
つの合計４本の水平走査線を下から上へ順番にラインＬ
０、Ｌ１、Ｌ２及びＬ３で表わした場合、補間位置が上
から下へ順次変化する過程で、フィールドメモリ制御回
路(13)は、フィールドメモリ(11)からは常に最下位のラ
インＬ０が読み出される様に、フィールドメモリ(11)を
制御する。又、ラインメモリ制御回路(24)は、図１の回
路では、第１ラインメモリ(21)からの読出し信号がライ
ンＬ1、第２ラインメモリ(22)からの読出し信号がライ
ンＬ２、第３ラインメモリ(23)からの読出し信号がライ
ンＬ３となる様に、各ラインメモリ(21)(22)(23)を制御
する。

【００２１】例えば図８の補間位置ＮＮ１の場合、フィ
ールドメモリ(11)からはラインＮn+3、第１ラインメモ
リ(21)からはラインＮn+2、第２ラインメモリ(22)から
はＮn+1、第３ラインメモリ(23)からはラインＮnが夫々
読み出される。

【００２２】この結果、フィールドメモリ(11)及び３つ
のラインメモリ(21)(22)(23)からは、補間位置が上から
下へ変化する過程で、常に補間位置を挟んで上下２本ず
つの合計４本のラインＬ０、Ｌ１、Ｌ２及びＬ３のデジ
タル信号が、図７(ｂ)(ｃ)に示す撮像信号の形態で出力
されることになる。

【００２３】上記４ラインＬ０、Ｌ１、Ｌ２及びＬ３の
デジタル撮像信号は垂直補間・Ｙ／Ｃ分離回路へ並列的
に送られて、１本おきの２本のラインＬ０及びＬ２を用
いた補間によって、一対の色差信号の内の一方(Ｃｂ又
はＣｒ)の算出基礎となる第１の補間撮像信号が作成さ
れると共に、他の２本のラインＬ１及びＬ３を用いた補
間によって、一対の色差信号の他方(Ｃｒ又はＣｂ)の算
出根拠となる第２の補間撮像信号が作成される。

【００２４】更に、前記第１の補間撮像信号につき、同
一ライン上での差分をとることによって前記一方の色差
信号(Ｃｂ又はＣｒ)が得られ、前記第２の補間撮像信号
につき、同一ライン上での差分をとることによって前記
他方の色差信号(Ｃｒ又はＣｂ)が得られるのである。

【００２５】又、垂直補間・Ｙ／Ｃ分離回路へ送られた
４ラインＬ０、Ｌ１、Ｌ２及びＬ３のデジタル撮像信号
に補間を施すことによって、輝度信号(高域輝度信号Ｙ
Ｈ)が作成される。

【００２６】

【発明の効果】本発明に係るカメラ信号処理回路によれ
ば、３つのラインメモリ(21)(22)(23)を装備するだけ
で、垂直補間及びＹ／Ｃ分離が可能であり、従来よりも
ラインメモリの減少が図られ、これによって回路が小形
化され、消費電力が節減される。又、垂直ズーム処理を
行なわないこときに不要となるラインメモリに対する書
込み及び読出し無効化回路(24a)を装備すれば、更に大
きな電力節減効果が得られる。

【００２７】

【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。図１に示す如くカメラ信号処理回路
は、ズーム処理ブロック(１)、ラインメモリブロック
(２)及び垂直補間・Ｙ／Ｃ分離ブロック(３)を直列に接
続して構成される。

【００２８】ズーム処理ブロック(１)は、１フィールド
分のＣＣＤ出力データを書き込むことが可能なフィール
ドメモリ(11)と、ズーム処理の対象となる画角について
フィールドメモリ(11)内の信号(ＣＣＤ出力データ)を読
み出すためのフィールドメモリ制御回路(13)とを具えて
いる。

【００２９】図３は、１フィールドのＣＣＤ出力データ
のライン位置を実線で示すと共に、ズームに伴う補間処
理後に生成される信号のライン位置を破線で示してい
る。破線で示すラインＮＮ０とＮＮ１は、実線で示す上
下４本のラインＮn、Ｎn+1、Ｎn+2、Ｎn+3から補間によ
って作成され、ラインＮＮ２はＮn+1、Ｎn+2、Ｎn+3、
Ｎn+4から補間によって作成される。このように、ＣＣ
Ｄの出力ラインとズーム後のラインのピッチが異なるた
め、垂直ズームのためには、ＣＣＤ出力データをズーム
後のラインに合わせて取り出す必要がある。

【００３０】そこで、図１のズーム処理ブロック(１)で
は、フィールドメモリ制御回路（１３）がフィールドメ
モリ（１１）に対して１フィールドのＣＣＤ出力データ
を書き込んだ後、ズーム後のラインに合わせてＣＣＤ信
号の読出しを行なうのである。尚、ズームを行なわない
場合は、選択回路(12)の動作によって、ＣＣＤ出力デー
タがフィールドメモリ(11)に格納されることなく、その
まま後段のラインメモリブロック(２)へ送出される。

【００３１】フィールドメモリ制御回路(13)には、マイ
クロコンピュータ(図示省略)から、ズーム操作の期間中
に“ハイ”となるズーム信号ＺＯＯＭ、ズーム係数α
(１／ズーム倍率)及びフィールドメモリ(11)に対する読
出し開始アドレスが供給され、これに応答して、フィー
ルドメモリ制御回路(13)は、補間位置の変化に伴ってＣ
ＣＤ出力ラインの改行を指令するラインフィード信号
と、垂直方向の補間演算に必要な補間係数を作成して出
力する。該フィールドメモリ制御回路(13)の具体的な構
成については後述する。

【００３２】ラインメモリブロック(２)には、ＣＣＤ出
力データが１ライン分ずつ書き込まれるべき第１ライン
メモリＬＭＡ(21)、第２ラインメモリＬＭＢ(22)、及び
第３ラインメモリＬＭＣ(23)の３つのラインメモリが直
列に配備されている。これらのラインメモリに対する書
込み及び読出しを制御すべきラインメモリ制御回路(24)
は、３つのラインメモリから読出したＣＣＤ出力データ
と現在入力されているラインのＣＣＤ出力データを、垂
直補間・Ｙ／Ｃ分離ブロック(３)へ送るための制御も行
なう。尚、各ラインメモリへの書込みは、フィールドメ
モリ制御回路(13)からのラインフィード信号によって制
御される。該ラインメモリ制御回路(24)の具体的な構成
については後述する。

【００３３】 この結果、ラインメモリブロック（２）
から垂直補間・Ｙ／Ｃ分離ブロック（３）に対し、常に
ＣＣＤ上で隣接する２ラインの受光出力が加算されて得
られる出力の内、上下に隣接する４ラインＬ０ないしＬ
３のＣＣＤ出力データが出力されることになる。尚、ラ
インメモリブロック（２）には、ズームを行わない場合
に、現在のＣＣＤ出力データをライン１として、第１ラ
インメモリ（２１）から読み出されたデータをラインＬ
２として、第２ラインメモリ（２２）から読み出された
データをライン３として出力するための選択回路（２１
ａ）（２２ａ）（２３ａ）が配備されている。

【００３４】垂直補間・Ｙ／Ｃ分離ブロック(３)では、
ラインＬ０〜Ｌ３のＣＣＤ出力データから垂直補間位置
に応じたＬ１とＬ２の間のラインの信号が生成される。
即ち、垂直補間係数が０の場合はラインＬ２と同一の信
号が生成され、補間係数が１に近づくにつれて、ライン
Ｌ１寄りの位置の信号が生成される。

【００３５】垂直補間・Ｙ／Ｃ分離ブロック(３)に装備
された補正輝度信号生成回路(31)、第１補間処理回路(3
2)及び第２補間処理回路(34)は夫々、垂直補間位置に応
じて入力信号に乗算すべき重み付け係数を変化させ、乗
算結果を加算するものである。

【００３６】第１及び第２補間処理回路(32)(34)の出力
は、夫々第１及び第２Ｙ／Ｃ分離回路(33)(35)によっ
て、輝度データＹＬ１、ＹＬ２と色データＣ１、Ｃ２に
分離される。ここで色データＣ１、Ｃ２は夫々、図７に
示す色差信号ＣｒとＣｂの線順次信号となる。そこで、
色データＣ１、Ｃ２は切替回路(37)へ供給して、ＩＤ制
御回路(38)が前記ラインフィード信号に基づいて作成す
るＣｒ／Ｃｂ識別信号に基づいて、色データを並べ変
え、切替回路(37)の一方の出力端からは常に色差信号Ｃ
ｒを出力し、他方の出力端からは色差信号Ｃｂを出力す
る。尚、ＩＤ制御信号は、ラインフィード信号が入力さ
れるごとに反転するものである。

【００３７】一方、輝度データＹＬ１、ＹＬ２は平均回
路(36)へ送られて、それらの平均値が輝度信号の低域成
分ＹＬ(低域輝度信号)として出力される。又、補正輝度
信号生成回路(31)は、ラインメモリブロック(２)からの
４ラインＬ0〜Ｌ3のＣＣＤ出力データに基づき、補間位
置における高域輝度信号ＹＨ及びエッジ強調のためのア
パーチャ信号Ｖapを作成し、出力する。

【００３８】以上の構成により、ＣＣＤ上で上下に隣接
する４ラインのデータを得ることが可能となり、垂直方
向の補間位置に応じて、図１のラインＬ１とＬ２の間の
任意のライン位置(補間位置)の輝度信号(高域輝度信号
ＹＨ及び低域輝度信号ＹＬ)、及び一対の色差信号Ｃ
ｒ、Ｃｂが得られる。これらの信号は後段のＲＧＢマト
リックス回路(図示省略)へ送られて、ＲＧＢ信号が算出
され、更に後段の色差マトリックス回路(図示省略)によ
り、一般的な色差信号(Ｒ−Ｙ)及び(Ｂ−Ｙ)が作成され
るのである。

【００３９】次に、上記ズーム処理ブロック(１)、ライ
ンメモリブロック(２)及び垂直補間・Ｙ／Ｃ分離ブロッ
ク(３)についての更に詳細な説明を行なう。

【００４０】ズーム処理ブロック(１)に装備されたフィ
ールドメモリ制御回路(13)は、図２に示す行アドレスア
ウンタ(14)を具え、フィールドメモリに対する読出し行
アドレス制御は、マイクロコンピュータ(図示省略)から
供給される読出し開始行アドレス(スタートアドレス)
と、ズーム倍率の逆数であるズーム係数αを用いて行な
われる。

【００４１】即ち、行アドレスアウンタ(14)は、フィー
ルドメモリの読出し開始時に、読出し開始行アドレスの
整数部をカウンタ(15)にロードする。一方、読出し開始
行アドレスの小数部は、選択回路(17)を経て、加算器(1
6)を含む閉ループから構成される積算回路へロードす
る。該積算回路は、読出し開始後、選択回路(17)の切換
えに伴って、ズーム係数αを積算してゆき、積算によっ
て発生した桁上り信号、即ちキャリィをカウンタ(15)へ
供給する。

【００４２】カウンタ(15)は前記キャリィの供給によっ
てフィールド読出し行アドレスを進める。キャリィが発
生しない場合、カウンタ(15)の出力は変化せず、同一ラ
インが連続して読み出される。又、キャリィは、後段の
ラインメモリへの書込みを制御するラインフィード信号
として出力され、前記積算の結果は垂直方向の補間位置
を表わす補間係数として出力される。

【００４３】尚、フィールドメモリから読み出されるべ
きラインが次のラインへ変化するときにラインメモリへ
のデータの書込みを行なうために、選択回路(17)及びカ
ウンタ(15)の出力端には１Ｈ遅延回路(18)を設けて、ラ
インフィード信号のタイミングを、垂直補間係数及びフ
ィールドメモリ読出し行アドレスよりも１水平走査期間
(１Ｈ)だけ早くしている(図５参照)。

【００４４】又、ズームを行なわない場合はフィールド
メモリからの信号の読出しは行なわず、図１の選択回路
(12)によりＣＣＤ出力を選択するので、ズーム処理を行
なわないことを表わすＺＯＯＭ信号に基づき、図２の行
アドレスアウンタ(14)の動作を停止せしめると共に、マ
スク回路(19)の動作によって、ラインフィード信号を常
に“ハイ”に設定し、且つ垂直補間係数は０に設定す
る。

【００４５】図３はラインメモリ制御回路(24)の構成を
示し、図４は該ラインメモリ制御回路の動作を表わして
いる。該回路(24)によって、１水平走査期間中の有効画
素期間のデータのみをラインメモリに記憶せしめる。図
３の如く、１ライン上の画素アドレス(Ｈアドレス)と、
有効画素の開始位置を示すＨスタートアドレスと、有効
画素の終了位置を示すＨストップアドレスがイネーブル
回路(26)へ供給され、これによって図４(ｄ)に示すイネ
ーブル信号ＥＮが作成される。該イネーブル信号ＥＮは
図３の第１及び第２マスク回路(28)(29)へマスク信号と
して供給される。

【００４６】又、前記Ｈアドレス及びＨスタートアドレ
スが減算回路（27）へ供給され、これによってＨスター
トアドレスを初期値“０”とするラインメモリアドレス
(“０”〜“７６７”)が作成され、第２マスク回路（2
9）へ入力信号として供給される。この結果、有効画素
期間にのみ正常な値をとるラインメモリアドレスＬＭＡ
Ｄが、図１の第１、第２及び第３ラインメモリ(21)(22)
(23)へアドレス信号として供給されることになる。

【００４７】又、ラインメモリの書込み／読出し制御の
ために、図４(ｅ)(ｆ)に示す外部クロック信号ＭＣＬＫ
及び内部クロック信号ＣＬＫが生成され、これらのクロ
ック信号が図３のメモリ駆動パルス発生回路(25)へ供給
される。該回路(25)は図４に(ｇ)(ｈ)に示すリードイネ
ーブル信号ＲＥ及びライトイネーブル信号ＷＥを作成
し、図３の第１マスク回路(28)へ入力信号として供給す
る。

【００４８】第１マスク回路(28)には前記イネーブル信
号ＥＮと共にラインフィード信号がマスク信号として接
続されており、この結果、第１マスク回路(28)からは、
有効画素期間にのみリードイネーブル信号ＲＥが出力さ
れると共に、有効画素期間内であって且つラインフィー
ド信号が“ハイ”の期間にのみ、ライトイネーブル信号
ＷＥが出力されることになる。

【００４９】図１に示すラインメモリブロック(２)の動
作を図５に示す。各ラインメモリＬＭＡ(21)、ＬＭＢ(2
2)、ＬＭＣ(23)への書込みはラインフィード信号によっ
て制御されており、ラインフィード信号が“ハイ”のと
きは、ラインメモリＬＭＡ(21)、ＬＭＢ(22)、ＬＭＣ(2
3)から信号の読出しを行なうと同時に、フィールドメモ
リ(11)の出力をラインメモリＬＭＡへ、ラインメモリＬ
ＭＡの出力をラインメモリＬＭＢへ、ラインメモリＬＭ
Ｂの出力をラインメモリＬＭＣへ書き込む。ラインフィ
ード信号が“ロー”のときは、ラインメモリＬＭＡ、Ｌ
ＭＢ、ＬＭＣから信号の読出しのみを行なう。

【００５０】この結果、フィールドメモリ(11)、ライン
メモリＬＭＡ(21)、ＬＭＢ(22)及びＬＭＣ(23)の４つの
出力は、常にＣＣＤ上で上下に隣接する４ラインＬ０、
Ｌ１、Ｌ２、Ｌ３の信号となるのである。

【００５１】例えば図５に示す補間係数ＫＶ１の位置に
おける信号を補間によって生成する場合、ラインフィー
ド信号は“ハイ”であり、フィールドメモリからはＮn+
3ラインの信号が出力されている。このとき、ラインメ
モリＬＭＡ、ＬＭＢ、ＬＭＣからは以前に書き込まれた
ラインＮn+2、Ｎn+1、Ｎnの信号が出力され、同時にフ
ィールドメモリの出力信号がラインメモリＬＭＡへ、ラ
インメモリＬＭＡの出力信号がラインメモリＬＭＢへ、
ラインメモリＬＭＢの出力信号がラインメモリＬＭＣへ
書き込まれる。

【００５２】そして、垂直補間に際しては、フィールド
メモリと３つのラインメモリの出力であるラインＮn+
3、Ｎn+2、Ｎn+1、Ｎnの信号に基づいて、補間係数ＫＶ
１の位置の信号ＮＮ1が作成される。

【００５３】次の補間係数ＫＶ２の位置については、ラ
インフィード信号は“ロー”であり、フィールドメモリ
からはラインＮn+4の信号が出力される。このとき、３
つのラインメモリに対する書込みは行なわれず、３つの
ラインメモリからは１Ｈ前に書込まれた信号が読出され
る。

【００５４】同様に垂直補間に際しては、フィールドメ
モリと３つのラインメモリの出力であるラインＮn+4、
Ｎn+3、Ｎn+2、Ｎn+1の信号に基づいて、補間係数ＫＶ
２の位置の信号ＮＮ２が作成される。

【００５５】図１のラインメモリブロック(２)では、ズ
ームを行なう場合には、現在入力されているＣＣＤ出力
データをラインＬ０として出力し、ラインメモリＬＭＡ
(21)の出力をラインＬ１として、ラインメモリＬＭＢ(2
2)の出力をラインＬ２として、ラインメモリＬＭＣ(23)
の出力をラインＬ３として出力する。

【００５６】一方、ズームを行なわない場合は、現在入
力されているＣＣＤ出力データをラインＬ０及びＬ１と
して、ラインメモリＬＭＡ(21)の出力をラインＬ２とし
て、ラインメモリＬＭＢ(22)の出力をラインＬ３として
出力する。従って、この場合、第３ラインメモリＬＭＣ
(23)は不要となる。

【００５７】そこで、消費電力を節約するべく、ライン
メモリ制御回路(24)と第３ラインメモリＬＭＣ(23)との
間には、垂直ズーム処理を行なわないことを表わすＺＯ
ＯＭ信号に基づいて該ラインメモリ(23)への書込み及び
読出し制御信号を強制的に無効化する論理回路(24a)が
介装され、これによって該ラインメモリ(23)をディセー
ブル状態に設定するのである。

【００５８】垂直補間・Ｙ／Ｃ分離ブロック(３)におい
ては、Ｌ０〜Ｌ３の４ラインの信号から、ラインＬ２と
Ｌ１の間の補間係数に応じた位置の輝度信号ＹＨ、垂直
アパーチャ信号Ｖap、低域輝度信号ＹＬ、一対の色差Ｃ
ｒ、Ｃｂを作成する。

【００５９】即ち、第１及び第２補間処理回路(32)(34)
は、垂直補間位置に応じて、夫々ラインＬ０とＬ２、ラ
インＬ１とＬ３から線形補間を行なう。これらの補間さ
れた信号は、第１及び第２Ｙ／Ｃ分離回路(33)(35)によ
って、水平方向に隣り合う画素の加算結果である輝度デ
ータＹＬ１、ＹＬ２と、減算結果である色データＣ１、
Ｃ２に分離される。そして、これらの輝度データＹＬ１
及びＹＬ２の平均が、低域輝度信号ＹＬとして出力され
る。

【００６０】一方、色データＣ１、Ｃ２は、夫々色差信
号Ｃｒ／Ｃｂ、Ｃｂ／Ｃｒの線順次信号であるため、Ｉ
Ｄ制御回路(38)からのＣｒ／Ｃｂ識別信号によって切替
回路(37)を制御し、切替回路(37)は、その一方の出力端
子からは常に色差信号Ｃｒが、他方の出力端子からは常
に色差信号Ｃｂが得られる様に、色データＣ１、Ｃを並
べ変える。

【００６１】ＩＤ制御回路(38)は、読出し開始アドレス
の整数部のＬＳＢによって、即ち読出し開始アドレスが
奇数か偶数かによって、フィールド毎に“ハイ”又は
“ロー”にイニシャライズされ、Ｃｒ／Ｃｂ識別信号は
ラインフィード信号が“ハイ”になる度に反転される。

【００６２】補正輝度信号生成回路(31)は、４ラインの
垂直方向の内挿フィルタを具え、これによって輝度信号
ＹＨが作成される。ここで、ラインＬ０〜Ｌ３の信号に
かかるフィルタ係数は補間位置によって変化する。即
ち、図６に示す如く補間位置が中心になるように内挿フ
ィルタのインパルス応答を描いたとき、４ラインＬ０〜
Ｌ３の位置とインパルス応答曲線の交点の値を、各位置
の補間係数に設定するのである。アパーチャ信号Ｖapも
輝度信号ＹＨと同様に、４ラインの垂直方向の内挿フィ
ルタによって作成される。

【００６３】ズーム処理を行なわないとき、補間係数は
０に設定され、輝度信号ＹＨ、アパーチャ信号Ｖａｐ、
低域輝度信号ＹＬ、色差信号Ｃｒ及びＣｂは、夫々ライ
ンＬ２上での値が作成される。この際、図１の垂直補間
・Ｙ／Ｃ分離ブロック(３)による全ての補間において、
ラインＬ０に対するフィルター係数は０に設定され、ラ
インＬ０がラインＬ１と重複することによる影響を回避
している。

【００６４】図９は、更に消費電力を節減するためライ
ンメモリブロックの他の構成例を示し、図１０は該ライ
ンメモリブロック(４)の動作を表わしている。ここで
は、フィールドメモリの出力信号が、３つのラインメモ
リ(41)(42)(43)と並べ替え回路(46)に対して並列的に接
続され、ラインフィード信号が“ハイ”のときに、ライ
ンメモリ選択制御回路(44)及びラインメモリ制御回路(4
5)の制御によって、何れか１つのラインメモリに対して
フィールドメモリの出力信号が書き込まれる。

【００６５】３つのラインメモリ(41)(42)(43)への書込
みは、１ＨごとにＬＭＡ、ＬＭＢ、ＬＭＣ、ＬＭＡ…と
循環的に行なわれる。そして、これらの３つのラインメ
モリ(41)(42)(43)に夫々書込まれたフィールドメモリ出
力信号(ＣＣＤ出力データ)が並べ替え回路(46)へ出力さ
れる。

【００６６】ラインメモリ選択制御回路(44)は、各ライ
ンメモリ(41)(42)(43)に対する書込みを許可する選択制
御信号ＷＥＡ、ＷＥＢ及びＷＥＣを出力する。これらの
制御信号は、ラインフィード信号が“ハイ”のとき、１
Ｈ毎に循環的に“ハイ”となるものである。これによっ
て、フィールドメモリ出力信号は、１ライン毎に、第１
ラインメモリＬＭＡ(41)、第２ラインメモリＬＭＢ(42)
及び第３ラインメモリＬＭＣ(43)へ順次書き込まれるこ
とになる。

【００６７】又、ラインメモリ制御回路(45)は、図３と
同様の構成であって、ライトイネーブル信号ＷＥ、リー
ドイネーブル信号ＲＥ、及びラインメモリアドレスＬＭ
ＡＤが出力される。

【００６８】そして、前記選択制御信号ＷＥＡ、ＷＥＢ
及びＷＥＣとライトイネーブル信号ＷＥの論理積がとら
れて、その結果が各ラインメモリ(41)(42)(43)へ書込み
制御信号として送られると共に、リードイネーブル信号
ＲＥが各ラインメモリ(41)(42)(43)へ読出し制御信号と
して送られる。

【００６９】並べ替え回路(46)は、フィールドメモリ出
力信号及び各ラインメモリ(41)(42)(43)から読み出され
る信号を、フィールドメモリから出力された信号順に並
べ替えるものであって、これによって、４つの出力端子
からは夫々、図１と同様のラインＬ０、Ｌ１、Ｌ２、Ｌ
３の信号が出力される。

【００７０】又、図９のラインメモリブロック(４)にお
いても、図１の回路と同様、ズーム処理を行なわない場
合は、不要となる第３ラインメモリ(43)に対する読出し
及び書込みの制御を強制的に停止するための論理回路(2
4a)を設けている。

【００７１】上記ラインメモリブロック(４)によれば、
常に１つのラインメモリに対する書込みが行なわれるに
過ぎないから、ラインメモリへのアクセス回数が減るこ
とによって、更に消費電力が節減される。

【００７２】図１のカメラ信号処理回路によれば、従来
よりも２ライン少ない３ライン分のメモリで、垂直補間
を含めたＹ／Ｃ分離が可能となり、これによって回路の
小形化、ひいては回路の１チップＬＳＩ化が容易とな
る。又、従来よりも１ライン多い４ライン分のデータに
基づいてアパーチャ信号を作成しているから、従来に比
べて垂直方向のエッジ強調の精度が向上する。

【００７３】上記実施例の説明は、本発明を説明するた
めのものであって、特許請求の範囲に記載の発明を限定
し、或は範囲を減縮する様に解すべきではない。又、本
発明の各部構成は上記実施例に限らず、特許請求の範囲
に記載の技術的範囲内で種々の変形が可能であることは
勿論である。

【図面の簡単な説明】

【図１】本発明に係るカメラ信号処理回路のブロック図
である。

【図２】フィールドメモリ制御回路の構成を示すブロッ
ク図である。

【図３】ラインメモリ制御回路の構成を示すブロック図
である。

【図４】ラインメモリ制御回路の動作を表わすタイミン
グチャートである。

【図５】図１の回路動作を表わすタイミングチャートで
ある。

【図６】輝度信号についての垂直補間の原理を説明する
図である。

【図７】補色カラーフィルターを有するＣＣＤのついて
のＹ／Ｃ分離の原理を説明する図表である。

【図８】垂直方向のズーム処理の原理を示す説明図であ
る。

【図９】ラインメモリブロックの他の構成例を示すブロ
ック図である。

【図１０】図９の回路動作を表わすフローチャートであ
る。

【図１１】従来のビデオカメラの構成を示すブロック図
である。

【図１２】従来のカメラ信号処理回路の構成を示すブロ
ック図である。

【符号の説明】

(11) フィールドメモリ (13) フィールドメモリ制御回路 (21) 第１ラインメモリ (22) 第２ラインメモリ (23) 第３ラインメモリ (24) ラインメモリ制御回路 (３) 垂直補間・Ｙ／Ｃ分離ブロック

───────────────────────────────────────────────────── フロントページの続き (72)発明者 宅間 正男 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (72)発明者 山本 徹 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (72)発明者 川上 聖肇 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (72)発明者 朝枝 徹 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (56)参考文献 特開 平２−264580（ＪＰ，Ａ) 特開 昭63−102580（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 単一のＣＣＤ及び補色カラーフィルタを
   有する撮像装置からの撮像出力をデジタル信号に変換し
   てフィールドメモリに記憶し、任意のズーム倍率に応じ
   たズーム処理の対象となる画面領域に対応して前記フィ
   ールドメモリから読み出したデジタル信号に垂直補間を
   施し、ズーム画面を構成すべき各水平走査線の輝度信号
   及び色差信号を生成する単板式ビデオカメラにおいて、 垂直補間の位置が変化した時点で、新たな補間位置を挟
   んで上下２本ずつの合計４本の水平走査線の内、最下位
   の水平走査線毎にデジタル信号をフィールドメモリから
   読み出すためのフィールドメモリ制御回路とフィールド
   メモリの出力端に連繋され、フィールドメモリ内の３水
   平走査線分のデジタル信号１水平走査線毎に記憶すべき
   第１、第２及び第３のラインメモリと、前記第１、第２
   及び第３のラインメモリに対するデジタル信号の書き込
   み及び読み出しを制御して、前記４本の水平走査線の
   内、上位の３水平走査線上のデジタル信号を作成する垂
   直補間回路と、 該垂直補間回路出力から輝度信号と色差信号を分離する
   Ｙ／Ｃ分離回路とを備えたことを特徴とするカメラ信号
   処理回路。