JP4132264B2 - 画像信号処理回路 - Google Patents
画像信号処理回路 Download PDFInfo
- Publication number
- JP4132264B2 JP4132264B2 JP22831998A JP22831998A JP4132264B2 JP 4132264 B2 JP4132264 B2 JP 4132264B2 JP 22831998 A JP22831998 A JP 22831998A JP 22831998 A JP22831998 A JP 22831998A JP 4132264 B2 JP4132264 B2 JP 4132264B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signals
- image
- pixel
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
この発明は、ビデオカメラやデジタルスチルカメラなどで撮影したカラー画像データの画像信号処理回路に関するものである。
【０００２】
【従来の技術】
単板式カラー撮像素子は、光学系が小型で簡単に高い解像度の画像が撮影できるという利点を有することから、ビデオカメラやデジタルスチルカメラなどに広く用いられている。この単板式のカラー撮像素子には、補色系と原色系のカラーフィルタが用いられるが、高い色調再現性が求められるデジタルスチルカメラなどにはＲ（レッド）、Ｇ（グリーン）、Ｂ（ブルー）の３色から成る原色系フィルタが使用されることが多い。
【０００３】
通常、原色系カラーフィルタをもつ撮像素子によって撮影された画像信号は、モニタ装置などで観察できるように色差信号と輝度信号に色変換される。従来、画像信号を色差信号や輝度信号に変換する場合、撮像素子の出力信号を一旦、フレームメモリやラインメモリなどの記憶手段に蓄え、保持した画像信号をメモリから順次読み出して色変換処理を行っていた。このような構成によって画像信号を輝度信号や色差信号に色変換する場合、メモリから画像信号を読み出す際に高速なメモリアクセスを要する。このような色変換ブロックを備えた例が特開平５−２５２５２２号公報に記載されている。
【０００４】
従来の画像信号処理回路について図面を参照しながら説明する。図１４は、例えば特開平５−２５２５２２号公報に示された従来のデジタルビデオカメラの構成を示すブロック図である。
【０００５】
図１４において、１００１はレンズ、１００２は撮像素子、１００３は相関二重サンプリング回路、１００４はＡ／Ｄ変換回路、１００５はラインメモリ、１００６は信号処理回路、１００７は圧縮回路、１００８はメモリカードである。また、１００９はタイミングジェネレータ、１０１０はアドレスコントローラ、１０１１は制御回路（ＣＰＵ）である。
【０００６】
この従来例の場合、図１４に示すように、撮像素子１００２の出力信号を２系統、あるいは１系統のラインメモリ１００５に一時保持し、色変換処理する際に保持したデータの読み出しを行う。ラインメモリ１００５に保持したデータの読み出し動作制御は図１４に示すアドレスコントローラ１０１０によって行われており、画像データの読み出しを行う制御クロック信号は書き込みクロックの２倍、あるいは４倍の周波数を必要とする。
【０００７】
【発明が解決しようとする課題】
上述したような従来の画像信号処理回路では、撮像素子の出力信号をラインメモリに一時保持し、保持した画像信号により輝度信号、色差信号を生成する従来手法を用いているため、色変換する度にラインバッファ等の高速なメモリアクセスを要するという問題点があった。
【０００８】
この発明は、前述した問題点を解決するためになされたもので、回路ブロックの動作周波数を低減することができ、ラインバッファ等のメモリアクセスを不要とし、回路規模を低減することができる画像信号処理回路を得ることを目的とする。
【０００９】
【課題を解決するための手段】
この発明に係る画像信号処理回路は、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）の３色のカラーフィルタが配置され、奇数番目の水平ラインではＧ及びＲ信号の繰返し順で、偶数番目の水平ラインではＢ及びＧ信号の繰返し順で画像信号を出力するカラー撮像素子と、前記画像信号に含まれるＧ信号は輝度信号としてそのまま出力するとともに、前記画像信号に含まれるＲ及びＢ信号は水平方向において両隣のＧ信号のみの補間によって輝度信号を生成して出力する輝度信号生成回路とを備えたものである。
【００１０】
また、この発明に係る画像信号処理回路は、さらに、並列接続された複数のＦＩＦＯから構成され、前記カラー撮像素子から出力される前記画像信号の同一水平ラインの連続した複数の画素を前記複数のＦＩＦＯに同時にそれぞれ保持し、これら保持し連続した複数の画素を前記複数のＦＩＦＯから同時に読み出してパラレルに前記輝度信号生成回路に供給するラインバッファを備えたものである。
【００１１】
この発明に係る画像信号処理回路は、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）の３色のカラーフィルタが配置され、奇数番目の水平ラインではＧ及びＲ信号の繰返し順で、偶数番目の水平ラインではＢ及びＧ信号の繰返し順で画像信号を出力するカラー撮像素子と、並列接続された複数のＦＩＦＯから構成され、前記カラー撮像素子から出力される連続した複数の水平ラインの画像信号を前記複数のＦＩＦＯに同時にそれぞれ保持し、これら保持し連続した複数の水平ラインの画像信号を前記複数のＦＩＦＯから同時に読み出してパラレルに出力するラインバッファと、前記ラインバッファから出力された前記画像信号に含まれるＧ信号は輝度信号としてそのまま出力するとともに、前記ラインバッファから出力された前記画像信号に含まれるＲ及びＢ信号は垂直方向において両隣のＧ信号のみの補間によって輝度信号を生成して出力する輝度信号生成回路とを備えたものである。
【００１２】
また、この発明に係る画像信号処理回路は、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）の３色のカラーフィルタが配置され、奇数番目の水平ラインではＧ及びＲ信号の繰返し順で、偶数番目の水平ラインではＢ及びＧ信号の繰返し順で画像信号を出力するカラー撮像素子と、並列接続された複数のＦＩＦＯから構成され、前記カラー撮像素子から出力される連続した複数の水平ラインの画像信号を前記複数のＦＩＦＯに同時にそれぞれ保持し、これら保持し連続した複数の水平ラインの画像信号を前記複数のＦＩＦＯから同時に読み出してパラレルに出力するラインバッファと、前記ラインバッファから出力された前記画像信号に含まれるＧ信号は輝度信号としてそのまま出力するとともに、前記ラインバッファから出力された前記画像信号に含まれるＲ及びＢ信号は水平方向において両隣及び垂直方向において両隣の４つのＧ信号の補間によって輝度信号を生成して出力する輝度信号生成回路とを備えたものである。
【００１３】
また、この発明に係る画像信号処理回路は、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）の３色のカラーフィルタが配置され、奇数番目の水平ラインではＧ及びＲ信号の繰返し順で、偶数番目の水平ラインではＢ及びＧ信号の繰返し順で画像信号を出力するカラー撮像素子と、並列接続された２つのＦＩＦＯから構成され、前記カラー撮像素子から出力される奇数番目及び偶数番目の水平ラインの画像信号を前記２つのＦＩＦＯに同時にそれぞれ保持し、これら保持した奇数番目及び偶数番目の水平ラインの画像信号を前記２つのＦＩＦＯから同時に読み出してパラレルに出力するラインバッファと、前記ラインバッファから出力された前記画像信号に含まれる奇数番目及び偶数番目の水平ラインのＲ、Ｇ及びＢ信号を輝度信号及び色差信号に変換する色変換回路とを備えたものである。
【００１４】
この発明に係る画像信号処理回路は、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）の３色のカラーフィルタが配置され、奇数番目の水平ラインではＧ及びＲ信号の繰返し順で、偶数番目の水平ラインではＢ及びＧ信号の繰返し順で画像信号を出力するカラー撮像素子と、並列接続された複数のＦＩＦＯから構成され、前記カラー撮像素子から出力される連続した複数の水平ラインの画像信号を前記複数のＦＩＦＯに同時にそれぞれ保持し、これら保持し連続した複数の水平ラインの画像信号を前記複数のＦＩＦＯから同時に読み出してパラレルに出力するラインバッファと、前記ラインバッファから出力された画素が奇数番目の水平ラインのＧ信号の場合には、当該画素の水平方向において両隣のＲ信号の補間によって当該画素のＲ信号を生成するとともに、当該画素の垂直方向において両隣のＢ信号の補間によって当該画素のＢ信号を生成し、前記ラインバッファから出力された画素が奇数番目の水平ラインのＲ信号の場合には、当該画素の水平方向において両隣及び垂直方向において両隣の４つのＧ信号の補間によって当該画素のＧ信号を生成するとともに、当該画素の垂直方向において両隣の画素の水平方向において両隣の４つのＢ信号の補間によって当該画素のＢ信号を生成し、前記ラインバッファから出力された画素が偶数番目の水平ラインのＢ信号の場合には、当該画素の垂直方向において両隣の画素の水平方向において両隣の４つのＲ信号の補間によって当該画素のＲ信号を生成するとともに、当該画素の水平方向において両隣及び垂直方向において両隣の４つのＧ信号の補間によって当該画素のＧ信号を生成し、前記ラインバッファから出力された画素が偶数番目の水平ラインのＧ信号の場合には、当該画素の垂直方向において両隣のＲ信号の補間によって当該画素のＲ信号を生成するとともに、当該画素の水平方向において両隣のＢ信号の補間によって当該画素のＢ信号を生成し、１画素当りＲＧＢの３色の色成分をもった画像信号を出力する補間回路と、前記補間回路から出力された前記画像信号に含まれるＲ、Ｇ及びＢ信号を輝度信号及び色差信号に変換する色変換回路とを備えたものである。
【００１６】
【発明の実施の形態】
実施の形態１．
この発明の実施の形態１に係る画像信号処理回路について図面を参照しながら説明する。図１は、この発明の実施の形態１に係る画像信号処理回路の構成を示すブロック図である。また、図２は、この発明の実施の形態１に係る画像信号処理回路の撮像素子に用いられるベイヤー型の原色系カラーフィルタを示す図である。なお、各図中、同一符号は同一又は相当部分を示す。
【００１７】
図１において、１は撮像素子、２はｎビットの画像信号、３は輝度信号生成回路、４はｎビットの輝度信号を示す。
【００１８】
図２に示すＲ、Ｇ、Ｂはそれぞれレッド、グリーン、ブルーのフィルタを示し、３色のフィルタが図２のように配置されている。
【００１９】
原色系フィルタにはＲ、Ｇ、Ｂの配列方法により様々なタイプのものがあり、各配列方法によって異なる特性を持つ。そのため、用途によって使用するフィルタは異なるが、ここでは例としてベイヤー型に配列された原色フィルタを用いて実施の形態１の説明を行うことにする。
【００２０】
原色系のカラーフィルタは、Ｒ（レッド）、Ｇ（グリーン）、Ｂ（ブルー）の３色から成っており、このようなフィルタを用いた場合に得られる画像信号はＲＧＢの色情報信号から構成される。
【００２１】
通常、図２に示すベイヤー型フィルタを用いた場合には図の点線部で囲まれた３色の信号を用いて輝度信号を生成するが、本実施の形態１ではＲＧＢ３色の中で最も多く輝度情報を持っているＧ信号を用いて輝度信号を生成する。通常の輝度信号生成方法を用いる場合、ＲＧＢ３色から輝度信号を生成するために撮像素子の出力信号を保持するラインバッファを要するが、本実施の形態１ではラインバッファが不要であり回路規模の低減を図ることができる。
【００２２】
つぎに、前述した実施の形態１に係る画像信号処理回路の動作について図面を参照しながら説明する。図３は、この発明の実施の形態１に係る画像信号処理回路の動作である、撮像素子から出力されたＧ信号に基づき輝度信号を生成する方法を示す図である。
【００２３】
ここで扱う画像信号２は、Ｒ、Ｇ、Ｂ信号から成る画像信号であり、これらＲＧＢ信号は原色系のカラーフィルタの配置に従って撮像素子１から順次出力される。このとき、ＲＧＢのカラーフィルタが図２に示すような位置に配置されている場合、撮像素子１から画像信号２が奇数番目の水平ライン上ではＧＲＧＲ…、偶数番目の水平ライン上ではＢＧＢＧ…の順で出力される。
【００２４】
輝度信号生成回路３に送られた画像信号２は、Ｇ信号とそれ以外の色信号に分けられ、Ｇ信号は輝度信号生成回路３から輝度信号４としてそのまま出力される。
【００２５】
Ｒ信号、及びＢ信号が輝度信号生成回路３に入力された場合には、これらの色信号に隣合うＧ信号の補間計算によって新たに輝度信号を生成し、この生成した輝度信号４を輝度信号生成回路３から出力する。
【００２６】
Ｇ信号の補間データは、図３、並びに（式１）及び（式２）に示すように、Ｒ、及びＢ信号の両隣のＧ信号を平均したもので、この平均値Ｇ´を輝度信号４として出力する。
【００２７】
【００２８】
（ただし、ｋ＝０，１，２，３，…，Ｎv、ｌ＝０，１，２，３，…，Ｎh、１ライン（水平方向）の画素数を（２Ｎh＋２）とする。）
【００２９】
ここでは、Ｒ、Ｂ信号の両隣のＧ信号のみによってＧ´信号を生成しているが、同一ライン（水平方向）上の他のＧ信号を用いて、Ｇ´信号を生成する画素（Ｒ、Ｂ信号の画素位置）位置と補間に用いる画素との距離によってＧ信号の重み付けを決定してＧ信号の補間データ、すなわち輝度信号４を生成してもよい。
【００３０】
このように、ＲＧＢの色情報信号の中で最も多くの輝度情報を含むＧ信号を用いて、同一水平ライン上のＧ信号の補間計算によって輝度信号４を生成すれば、撮像素子１の出力信号を順次、輝度信号４に変換することができるので、撮像素子１の出力信号を一時保持するラインバッファ等の記憶手段が不必要となり、回路規模を低減できる。
【００３１】
実施の形態２．
上記の実施の形態１では、撮像素子１の出力信号から順次、輝度信号を生成するようにしたものであるが、この実施の形態２では、輝度信号生成回路の前段にＦＩＦＯなどで構成したラインバッファを設けて、このバッファから後段の回路ブロックに画像信号をパラレルに供給するものである。
【００３２】
この発明の実施の形態２に係る画像信号処理回路について図面を参照しながら説明する。図４は、この発明の実施の形態２に係る画像信号処理回路の構成を示すブロック図である。また、この発明の実施の形態２に係る画像信号処理回路のラインバッファの構成を示す図である。
【００３３】
図４において、１は撮像素子、２はｎビットの画像信号、３は輝度信号生成回路、４は４×ｎビットの輝度信号を示す。また、５は複数のＦＩＦＯから構成されおり、撮像素子１の出力信号を一時保持するためのラインバッファ、６はＳＲＡＭ、７は４×ｎビットの画像信号である。
【００３４】
図５は、４個のＦＩＦＯ５１〜５４で構成されたラインバッファ５を示しており、ＦＩＦＯ５１〜ＦＩＦＯ５４は同じ仕様とする。
【００３５】
図５において、ＷＲＥＳ１信号５１１、ＷＲＥＳ２信号５２１、ＷＲＥＳ３信号５３１、ＷＲＥＳ４信号５４１は、それぞれＦＩＦＯ５１〜５４の書きこみリセット信号を示し、ＷＥＢ１信号５１２、ＷＥＢ２信号５２２、ＷＥＢ３信号５３２、ＷＥＢ４信号５４２は、それぞれＦＩＦＯ５１〜５４の書き込みイネーブル信号を示す。
【００３６】
また、同図において、ＷＣＬＫ１信号５１３、ＷＣＬＫ２信号５２３、ＷＣＬＫ３信号５３３、ＷＣＬＫ４信号５４３は、それぞれＦＩＦＯ５１〜５４の書き込クロックを示し、ＷＤＡＴＡ１信号５１４、ＷＤＡＴＡ２信号５２４、ＷＤＡＴＡ３信号５３４、ＷＤＡＴＡ４信号５４４は、それぞれＦＩＦＯ５１〜５４の書きこみデータを示す。
【００３７】
また、同図において、ＲＲＥＳ１信号５１５、ＲＲＥＳ２信号５２５、ＲＲＥＳ３信号５３５、ＲＲＥＳ４信号５４５は、それぞれＦＩＦＯ５１〜５４の読み込みリセット信号を示し、ＲＥＢ１信号５１６、ＲＥＢ２信号５２６、ＲＥＢ３信号５３６、ＲＥＢ４信号５４６は、それぞれＦＩＦＯ５１〜５４の読み込みイネーブル信号を示す。
【００３８】
さらに、同図において、ＲＣＬＫ１信号５１７、ＲＣＬＫ２信号５２７、ＲＣＬＫ３信号５３７、ＲＣＬＫ４信号５４７は、それぞれＦＩＦＯ５１〜５４の読み込みクロック信号を示し、ＲＤＡＴＡ１信号５１８、ＲＤＡＴＡ２信号５２８、ＲＤＡＴＡ３信号５３８、ＲＤＡＴＡ４信号５４８は、それぞれＦＩＦＯ５１〜５４のｎビットの出力信号を示す。
【００３９】
各ＦＩＦＯ５１〜５４の出力信号は同時に出力され、４×ｎビットの画像信号７として後段の回路ブロックに供給される。ＦＩＦＯ５１〜５４は、各ＦＩＦＯの書き込みイネーブル信号がローレベルのときに書き込みクロックの立ち上がりに同期して画像信号の書き込みを行い、各読み込みイネーブル信号がローレベルのとき保持したデータを読み込みクロックの立ち上がりに同期して出力する。
【００４０】
また、図６は、画像信号をラインバッファ５に一時保持し、後段の回路ブロックに画像信号を送信するタイミングチャート示したものである。
【００４１】
図６において、ＤＣＬＫ６００は画像信号のクロック信号、ＷＲＥＳ信号５０１はＦＩＦＯ５１〜５４の書きこみリセット信号５１１、５２１、５３１、５４１に共通に入力され、同様にＷＥＢ信号５０２は５１２、５２２、５３２、５４２に、ＲＣＬＫ信号５０７は５１７、５２７、５３７、５４７に、ＰＲＥＳ信号５０５は５１５、５２５、５３５、５４５に、ＲＥＢ信号５０６は５１６、５２６、５３６、５４６にそれぞれ共通に入力される。ＬＧＡＴＥ信号７００は画像信号が撮像素子から出力される間はローレベルとなる。
【００４２】
この実施の形態２は、上記の実施の形態１と同様、原色系カラーフィルタを用いた撮像素子１の出力信号から輝度信号を生成するための画像信号処理回路に関するものである。撮像素子１から出力される画像信号２は、実施の形態１と同様にＲＧＢのカラー信号から成り、奇数ラインではＧとＲ信号が交互に、偶数ラインではＢとＧ信号が交互に出力される。実施の形態１では、撮像素子１の出力信号を順次、輝度信号生成回路３に入力していたが、本実施の形態２では輝度信号生成回路３の前段にＦＩＦＯなどによって構成したラインバッファ５を備え、複数ラインの画像信号をこのラインバッファ５に一時保持する。そして、ラインバッファ５に保持した複数ラインの画像信号をＦＩＦＯより後段の回路ブロックにパラレルに出力し、輝度信号などの生成を行う。
【００４３】
つぎに、前述した実施の形態２に係る画像信号処理回路の動作について図面を参照しながら説明する。
【００４４】
図６のタイミングチャートに示す通り、撮像素子１から画像信号２が出力されると、まずＦＩＦＯの書きこみイネーブル信号をローレベルとし、ＦＩＦＯへの画像信号の書きこみを可能とする。ＦＩＦＯ５１〜５４には、それぞれ同一水平ライン上の（４ｋＬ＋１）、（４ｋＬ＋２）、（４ｋＬ＋３）、（４ｋＬ＋４）（ただし、ｋＬ＝０、１、２、３、…）番目の画像信号を保持するよう書きこみクロックを発生させる。各ＦＩＦＯには、書きこみクロックの立ち上がりに同期して撮像素子１の出力信号（画像信号）を順次書きこみ、ＦＩＦＯのメモリ量に応じた複数ラインの画像信号を保持する。
【００４５】
そして、ＦＩＦＯ５１〜５４に保持した画像信号をＦＩＦＯの読み出しクロックに同期して出力する。各ＦＩＦＯの読み出しクロックを共通化し、（４ｋ＋１）、（４ｋ＋２）、（４ｋ＋３）、（４ｋ＋４）（ただし、ｋ＝０、１、２、３、…）番目の画像信号をＦＩＦＯ５１〜５４から同時にパラレルに輝度信号生成回路３に供給する。
【００４６】
この輝度信号生成回路３では、ラインバッファ５から出力された（４×ｎ）ビットの画像信号からＧ信号のデータを抜き出し、実施の形態１と同様の方法によりＧ信号の補間データから輝度信号４を生成する。このように撮像素子１の出力信号２をラインバッファ５に一時保持し、保持した複数画素の画像信号７をパラレルに輝度信号生成回路３に入力することで、図６に示すタイミングチャートのように、書き出しクロックに比べてＦＩＦＯの読み出しクロックや後段の動作周波数を低減することが可能である。
【００４７】
実施の形態３．
この実施の形態３では、撮像素子の出力信号を保持するラインバッファを複数のＦＩＦＯで構成し、各ＦＩＦＯには異なる水平ライン上の画像信号を保持して後段の信号処理ブロックに複数ラインの画像信号を同時に出力するものである。
【００４８】
この発明の実施の形態３に係る画像信号処理回路について図面を参照しながら説明する。図７は、この発明の実施の形態３に係る画像信号処理回路のラインバッファの構成を示す図である。なお、他の構成は、実施の形態１と同様である。また、図８は、この発明の実施の形態３に係る画像信号処理回路の動作を示すタイミングチャートである。
【００４９】
この実施の形態３では、上記の実施の形態２と同様に、撮像素子１の出力信号を複数のＦＩＦＯから構成されたラインバッファ５Ａに一時保持し、後段の回路ブロックに供給するものである。ここでは、複数ラインの画像信号をラインバッファ５Ａに蓄える際、実施の形態２のように同一の水平ライン上の画素信号を複数のＦＩＦＯに振り分けるのではなく、同一の水平ライン上の画素信号は同じＦＩＦＯに蓄えるようにする。
【００５０】
図８に示したタイミングチャートに従って各ＦＩＦＯの書きこみイネーブル信号を入力し画像信号を取り込むＦＩＦＯの切り替えを行えば、各ＦＩＦＯにはそれぞれ異なるライン上の画像信号を保持することができる。
【００５１】
本実施の形態３で用いるラインバッファ５Ａは、図７に示したようにＦＩＦＯ５１〜５３の３個のＦＩＦＯで構成するので、図８のＦＩＦＯの制御を行えばＦＩＦＯ５１〜５３にはそれぞれ（３ｋＬ＋１）、（３ｋＬ＋２）、（３ｋＬ＋３）（ただし、ｋＬ＝０、１、２、３、…）ライン目の画像信号を保持できる。
【００５２】
そして、図８に従って複数ラインの画像信号を各ＦＩＦＯに書きこみ終わった時点で、異なる複数ラインの画像信号を同時に後段の輝度信号生成回路３に供給する。このとき、各ＦＩＦＯにおいて同じメモリアドレス上に同時に画像信号の書きこみ・読み込みを行うことのないよう、ＦＩＦＯに書きこんだ画像信号を読み取り後に次ラインの画像信号を書きこむよう制御する。
【００５３】
ここでは、ＦＩＦＯの書きこみクロックと読みこみクロックを同じ周波数としているので、書きこみリセット信号を入力後に読み込みのリセット信号を入力すれば、画像信号を書き込む前のメモリアドレスに読み込みアクセスをすることや、同じメモリアドレスに同時に書き込み・読み込み動作を行うことはない。以上のように異なる複数ラインの画像信号をＦＩＦＯの後段回路ブロックに供給することにより、垂直方向の複数画像信号を同時に処理することが可能となる。
【００５４】
また、各ＦＩＦＯの出力信号のバス幅を拡大し、ＦＩＦＯに書きこんだ複数画素の画像信号を同時に出力することにより、ＦＩＦＯの読み込みクロックや後段回路ブロックの動作周波数を低減することが可能である。
【００５５】
このように撮像素子１から出力される複数ラインの画像信号を一時保持するラインバッファ５Ａを複数のＦＩＦＯで構成し、同一の水平ライン上の画像信号を同じＦＩＦＯに一時保存することで前記記憶手段に複数ラインの画像信号を保持し、さらに異なる水平ライン上の複数の画像信号を後段回路ブロックにパラレルに供給することで、撮影画像の垂直ライン方向の画像信号を後段の回路ブロックで利用することができようになり、またラインバッファ等のメモリアクセスを不要とし、回路規模を低減することができる。
【００５６】
実施の形態４．
上記の実施の形態１及び２では、Ｇ信号の水平方向の補間のみで輝度信号を生成していたが、この実施の形態４では、Ｇ信号の垂直方向の補間のみで輝度信号を生成するものである。
【００５７】
図９は、この発明の実施の形態４に係る画像信号処理回路におけるＧ信号から輝度信号を生成する方法を示したものである。本実施の形態４のブロック構成は図４と同様であるので、図の説明は省略する。
【００５８】
上記の実施の形態１ではＧ信号の水平方向の補間のみで輝度信号を生成していたが、本実施の形態４ではＧ信号の垂直方向の補間によって輝度信号を生成するため、図９のようにＧ信号のない画素部においてはその画素の上下（垂直）方向のＧ信号を補間し輝度信号Ｇ´を生成する。ここでは、図９、並びに（式３）及び（式４）に示したように、Ｒk,(l‐1)およびＢ(k+1),l信号のある画素部の輝度信号を、上下２画素のＧ信号の平均によって求める。
【００５９】
【００６０】
（ただし、ｋ＝１，２，３，Ｎｖ…、ｌ＝０，１，２，３，Ｎｈ…,水平方向のライン数：２Ｎｖ＋１とする）
【００６１】
以上のようにＧ信号の垂直方向の補間によって輝度信号を生成する場合、実施の形態３と同様に複数ラインの画像信号２をラインバッファ５Ａに一時保持し、輝度信号生成回路３に保持した複数ラインの画像信号７をパラレルに供給すれば、ラインバッファ等のメモリアクセスを不要とすることができる。また、本実施の形態４では（式３）、（式４）のように隣り合う上下２信号の平均値より輝度信号を作成しているが、他の補間方法によりさらに複数の画素を用いて補間データを作成してもよい。
【００６２】
このように撮像素子１から出力される複数ラインの画像信号を一時保持するラインバッファ５Ａを備え、異なる水平ライン上の複数画素の画像信号７をラインバッファ５Ａから輝度信号生成回路３に同時に供給すれば、同一垂直ライン上のＧ信号の補間計算により輝度信号を生成することができる。また、このような構成を用いることにより、ラインバッファ等のメモリアクセスを不要とし、回路規模を低減することができる。
【００６３】
実施の形態５．
これまでの実施の形態では、Ｇ信号の水平方向、あるいは垂直方向という単方向の補間のみで輝度信号を生成していたが、この実施の形態５ではＧ信号の水平、垂直方向の補間を用いて輝度信号を生成するものである。
【００６４】
図１０は、この発明の実施の形態５に係る画像信号処理回路におけるＧ信号から輝度信号を生成する方法を示したものである。画像信号処理回路のブロック構成は図４と同様であり、ラインバッファの制御方法は実施の形態３で述べた図８と同様であることから、ここでの説明は省略する。
【００６５】
隣り合う左右・上下方向の画素におけるＧ信号を用いて補間生成した輝度信号は、実施の形態１、４のように単一方向のＧ信号の補間のみで生成した輝度信号に比べて、より多くの輝度情報を含んでいる。ここでは、図１０のようにＧ信号のない画素部において、この画素の左右、上下方向のＧ信号を補間し輝度信号Ｇ´を生成する。
【００６６】
例えば、図１０に示すＲ2k,(2l‐1)、およびＢ(2k+1),2l信号をもつ画素位置の輝度信号を作成する場合、隣合う上下・左右の４画素のＧ信号から作成することができる。ここでは、Ｇ信号を持たない画素の輝度信号を、隣合う４つのＧ信号の平均から求める例について示す。以下の（式５）は輝度信号を周辺画素の平均値により求める例である。
【００６７】
【００６８】
実施の形態３と同様に、複数ラインの画像信号を一時保持するラインバッファ５Ａを複数のＦＩＦＯで構成し、それぞれのＦＩＦＯに同一水平ライン上の画像信号を一時保持し、各ＦＩＦＯに保持した複数画素の画像信号を輝度信号生成回路３に同時にパラレルに供給すれば、ラインバッファ等のメモリアクセスを不要とすることができる。
【００６９】
例えば、図７のように３個のＦＩＦＯを備えた場合、ＦＩＦＯ５１〜５３にそれぞれ（３ｋＬ＋１）、（３ｋＬ＋２）、（３ｋＬ＋３）（ただし、ｋＬ＝０、１、２、３、…）番目の水平ライン上の画像信号を保持し、各ＦＩＦＯから複数画素分（例えば、４画素分）の画像信号を同時に輝度信号生成回路３に供給するようにすればよい。
【００７０】
このように撮像素子１から出力される複数ラインの画像信号を一時保持するラインバッファ５Ａを備え、異なる水平ライン上の複数画素の画像信号をラインバッファ５Ａから輝度信号生成回路３に同時に供給すれば、水平ラインおよび垂直ライン上のＧ信号の補間計算により輝度信号４を生成することができるので、単方向の補間により得られた輝度信号より高精度の輝度信号を生成することができる。また、このような構成を用いることにより、ラインバッファ等のメモリアクセスを不要とし、回路規模を低減することができる。
【００７１】
実施の形態６．
以上の実施の形態では、画像信号から輝度信号のみを生成する画像信号処理回路についてであったが、本実施の形態６は、画像信号を輝度信号と色差信号に変換する画像信号処理回路に関するものである。
【００７２】
この発明の実施の形態６に係る画像信号処理回路について図面を参照しながら説明する。図１１は、この発明の実施の形態６に係る画像信号処理回路の構成を示すブロック図である。
【００７３】
図１１において、１は撮像素子、２はｎビットの画像信号、５Ｂはラインバッファ、７−１及び７−２は２×ｎビットの画像信号、８は色変換回路、９はＹ信号、１０はＵ／Ｖ信号を示す。なお、これまでに既に説明した要素については同一番号を付し説明は省略する。
【００７４】
本実施の形態６で使用する原色系フィルタは実施の形態１と同様のもので、Ｒ、Ｇ、Ｂの各カラーフィルタが図２に示す位置に配置されたものである。ここでは、図２に示した点線で囲んだマトリックス（２×２）のＲＧＢの画像信号から輝度信号（Ｙ信号）、色差信号（Ｕ、Ｖ信号）を生成するものとする。
【００７５】
ＲＧＢ信号からＹＵＶ信号への変換は、次の（式６）で表される。なお、Ｕ０、Ｖ０は任意の係数である。
【００７６】
【数１】
【００７７】
図２の点線で囲まれた（２×２）のマトリクス部のＲ信号、Ｇ信号、Ｂ信号を上記の（式６）に代入し、ＹＵＶ信号を計算する。ただし、点線内の４画素にはＧ信号が２個含まれているため、本実施の形態６では奇数番目の水平ライン上のＧ信号を（式６）に代入することにして説明を行う。しかし、奇数番目の水平ライン上のＧ信号ではなく、偶数ライン上Ｇ信号、あるいは２つのＧ信号の平均値をＧ値として用い、ＲＧＢ信号をＹＵＶ信号に変換しても構わない。
【００７８】
図１１に示すように、撮像素子１の出力信号（画像信号）２は、２個のＦＩＦＯ５１、５２で構成されたラインバッファ５Ｂに一時保持される。このとき、実施の形態３と同様に、複数のＦＩＦＯ５１、５２にはそれぞれ異なる水平ラインの画像信号を蓄える。
【００７９】
すなわち、図１１の例では、ＦＩＦＯ５１には奇数番目の水平ラインの画像信号（ＧＲＧＲ…）、ＦＩＦＯ５２には偶数番目の水平ラインのラインの画像信号（ＢＧＢＧ…）を保持するようにＦＩＦＯへの画像信号の書きこみ制御を行う。そして、２ライン分の画像信号をラインバッファ５Ｂに書き込んだ後、ＦＩＦＯ５１からＧＲ信号、ＦＩＦＯ５２からＢＧ信号の水平ライン上２画素分（２×ｎビット）の画像信号を同時に色変換回路８に供給する。
【００８０】
この色変換回路８では、（式６）に基づいてＦＩＦＯ５１から入力したＧ、Ｒ信号、ＦＩＦＯ５２から入力したＢ信号をＹＵＶ信号に変換する。ここでは、２個のＦＩＦＯを用いてそれぞれのＦＩＦＯから２画素分の画像信号をパラレルに出力しているが、ＦＩＦＯの数をさらに増やしＦＩＦＯの出力信号のバス幅を増やすことにより後段回路ブロックの動作周波数を低減することができる。
【００８１】
このように、前記記憶手段から同時に出力される複数ラインの画像信号を輝度信号と色差信号に変換する色変換回路８を備え、前記記憶手段に保存した異なる水平ライン上の複数画素の画像信号を後段の色変換回路８へ同時に供給することにより、色変換時のラインバッファへの高速アクセスを不要にし、後段回路ブロックの動作周波数を低減することができる。
【００８２】
実施の形態７．
この発明の実施の形態７に係る画像信号処理回路について図面を参照しながら説明する。図１２は、この発明の実施の形態７に係る画像信号処理回路の構成を示すブロック図である。
【００８３】
図１２のラインバッファ５Ａは図７と同様、３個のＦＩＦＯ５１、５２、５３から構成されるものとする。ラインバッファ５Ａの出力信号５１８、５２８、５３８はそれぞれＦＩＦＯ５１、５２、５３の出力信号であり、４×ｎビットの画像信号である。補間回路１１は４×ｎビットの３信号からＲＧＢの補間信号を生成する信号処理回路であり、出力信号１２、１３、１４はそれぞれＲ、Ｇ、Ｂ信号を示す。色変換回路８は、Ｒ信号１２、Ｇ信号１３、Ｂ信号１４をＹＵＶ変換し、Ｙ信号９、Ｕ/Ｖ信号１０を生成・出力する。各ＦＩＦＯの書きこみ、および読み込みの制御方法は実施の形態３の図８と同様であり、また、図１２に示す構成要素で、これまでに既に説明した要素については同一番号を付しここでの説明は省略する。
【００８４】
原色系の単板式カラー撮像素子１により撮影された画像信号２はＲＧＢの３色の色成分を持つが、撮像素子１の画素当たりの画像信号はＲ、Ｇ、Ｂ信号のいずれかの信号である。そのため、撮像素子１の解像度と同レベルのカラー画像を得るためには、撮影時に得られる画像信号以外の色成分情報を周辺画素から補間して作成する必要がある。
【００８５】
例えば、図１３に示す斜線（メッシュ状）部の画素のように、撮影時に得られる画像信号はＧ信号の一色のみの画像信号であるため、この画素位置におけるＲ、Ｂ信号を周辺画素のＲ、Ｂ信号を補間することによって得る。このような方法を用いれば、撮影画像の全画素がＲＧＢ３色のカラー画像信号をもつため、撮像素子１の解像度を劣化することなく撮影画像を得ることができる。本実施の形態７は、撮像素子１から出力されるＲＧＢ信号の補間データを生成する補間回路１１を備えた画像信号処理回路に関するものであり、以下に本実施の形態７を説明する。
【００８６】
これまでの実施の形態と同様、ラインバッファ５Ａでは撮像素子１の出力信号を一時的に保持する。このとき、ラインバッファ５Ａを構成するＦＩＦＯ５１、ＦＩＦＯ５２、ＦＩＦＯ５３には、実施の形態３と同様にそれぞれ異なる水平ライン上の画像信号が保存される。そして、図１２に示すように、各ＦＩＦＯから水平方向上の４画素分の画像信号（４×ｎビット信号）がパラレルに補間回路１１に供給される。
【００８７】
補間回路１１は、ラインバッファ５Ａからの出力信号を用いて撮影画像の各画素におけるＲＧＢ信号を補間生成する。補間回路１１では、周辺画素の色信号の平均値や補間データを生成する画素と周辺画素との距離じた重み付けを施し計算することによって各色信号の補間値を求める。
【００８８】
例えば、次の（式７−１）〜（式７−４）を用いて、周辺画素の色信号の平均値を補間データとして用いてもよい。
【００８９】
【００９０】
【００９１】
【００９２】
【００９３】
図１３の例では、（式７−１）〜（７−４）を用いて補間データを生成するため、ＦＩＦＯの出力信号のバス幅は４×ｎビット（ｎビット/画素の色信号の４画素分）となっているが、補間データを生成するために必要な画素数に応じてＦＩＦＯの出力信号のバス幅やメモリサイズを変更し、補間に用いる画素をさらに増やすことも可能である。また、本実施の形態７が適用できる補間データの生成法は（式７−１）〜（７−４）に限ったものではなく、これ以外の補間生成方法を用いてもよい。
【００９４】
このように撮像素子１から出力される複数ラインの画像信号を一時保持するラインバッファ５Ａを備え、さらに、前記ラインバッファ５Ａから同時に出力される画像信号に含まれる複数の色情報信号から補間データを生成する補間回路１１と、前記補間回路１１から出力される複数色の前記補間データを輝度信号と色差信号に変換する色変換回路８などの信号処理手段を備える構成により、撮影画像の全画素がＲＧＢ３色のカラー画像信号をもつために撮像素子１の解像度を劣化することなく撮影画像を得ることができる。
【００９５】
【発明の効果】
この発明に係る画像信号処理回路は、以上説明したとおり、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）の３色のカラーフィルタが配置され、奇数番目の水平ラインではＧ及びＲ信号の繰返し順で、偶数番目の水平ラインではＢ及びＧ信号の繰返し順で画像信号を出力するカラー撮像素子と、前記画像信号に含まれるＧ信号は輝度信号としてそのまま出力するとともに、前記画像信号に含まれるＲ及びＢ信号は水平方向において両隣のＧ信号のみの補間によって輝度信号を生成して出力する輝度信号生成回路とを備えたので、撮像素子の出力信号を一時保持するラインバッファ等の記憶手段が不必要となり、回路規模を低減できるという効果を奏する。
【００９６】
また、この発明に係る画像信号処理回路は、以上説明したとおり、さらに、並列接続された複数のＦＩＦＯから構成され、前記カラー撮像素子から出力される前記画像信号の同一水平ラインの連続した複数の画素を前記複数のＦＩＦＯに同時にそれぞれ保持し、これら保持し連続した複数の画素を前記複数のＦＩＦＯから同時に読み出してパラレルに前記輝度信号生成回路に供給するラインバッファを備えたので、後段の回路ブロックの動作周波数を低減させ、かつラインバッファ等のメモリアクセスを不要とし、回路規模を低減することができるという効果を奏する。
【００９７】
この発明に係る画像信号処理回路は、以上説明したとおり、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）の３色のカラーフィルタが配置され、奇数番目の水平ラインではＧ及びＲ信号の繰返し順で、偶数番目の水平ラインではＢ及びＧ信号の繰返し順で画像信号を出力するカラー撮像素子と、並列接続された複数のＦＩＦＯから構成され、前記カラー撮像素子から出力される連続した複数の水平ラインの画像信号を前記複数のＦＩＦＯに同時にそれぞれ保持し、これら保持し連続した複数の水平ラインの画像信号を前記複数のＦＩＦＯから同時に読み出してパラレルに出力するラインバッファと、前記ラインバッファから出力された前記画像信号に含まれるＧ信号は輝度信号としてそのまま出力するとともに、前記ラインバッファから出力された前記画像信号に含まれるＲ及びＢ信号は垂直方向において両隣のＧ信号のみの補間によって輝度信号を生成して出力する輝度信号生成回路とを備えたので、ラインバッファ等のメモリアクセスを不要とし、回路規模を低減することができるという効果を奏する。
【００９８】
また、この発明に係る画像信号処理回路は、以上説明したとおり、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）の３色のカラーフィルタが配置され、奇数番目の水平ラインではＧ及びＲ信号の繰返し順で、偶数番目の水平ラインではＢ及びＧ信号の繰返し順で画像信号を出力するカラー撮像素子と、並列接続された複数のＦＩＦＯから構成され、前記カラー撮像素子から出力される連続した複数の水平ラインの画像信号を前記複数のＦＩＦＯに同時にそれぞれ保持し、これら保持し連続した複数の水平ラインの画像信号を前記複数のＦＩＦＯから同時に読み出してパラレルに出力するラインバッファと、前記ラインバッファから出力された前記画像信号に含まれるＧ信号は輝度信号としてそのまま出力するとともに、前記ラインバッファから出力された前記画像信号に含まれるＲ及びＢ信号は水平方向において両隣及び垂直方向において両隣の４つのＧ信号の補間によって輝度信号を生成して出力する輝度信号生成回路とを備えたので、ラインバッファ等のメモリアクセスを不要とし、回路規模を低減することができるという効果を奏する。
【０１００】
この発明に係る画像信号処理回路は、以上説明したとおり、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）の３色のカラーフィルタが配置され、奇数番目の水平ラインではＧ及びＲ信号の繰返し順で、偶数番目の水平ラインではＢ及びＧ信号の繰返し順で画像信号を出力するカラー撮像素子と、並列接続された２つのＦＩＦＯから構成され、前記カラー撮像素子から出力される奇数番目及び偶数番目の水平ラインの画像信号を前記２つのＦＩＦＯに同時にそれぞれ保持し、これら保持した奇数番目及び偶数番目の水平ラインの画像信号を前記２つのＦＩＦＯから同時に読み出してパラレルに出力するラインバッファと、前記ラインバッファから出力された前記画像信号に含まれる奇数番目及び偶数番目の水平ラインのＲ、Ｇ及びＢ信号を輝度信号及び色差信号に変換する色変換回路とを備えたので、色変換時のラインバッファへの高速アクセスを不要にし、後段の回路ブロックの動作周波数を低減することができるという効果を奏する。
【０１０１】
また、この発明に係る画像信号処理回路は、以上説明したとおり、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）の３色のカラーフィルタが配置され、奇数番目の水平ラインではＧ及びＲ信号の繰返し順で、偶数番目の水平ラインではＢ及びＧ信号の繰返し順で画像信号を出力するカラー撮像素子と、並列接続された複数のＦＩＦＯから構成され、前記カラー撮像素子から出力される連続した複数の水平ラインの画像信号を前記複数のＦＩＦＯに同時にそれぞれ保持し、これら保持し連続した複数の水平ラインの画像信号を前記複数のＦＩＦＯから同時に読み出してパラレルに出力するラインバッファと、前記ラインバッファから出力された画素が奇数番目の水平ラインのＧ信号の場合には、当該画素の水平方向において両隣のＲ信号の補間によって当該画素のＲ信号を生成するとともに、当該画素の垂直方向において両隣のＢ信号の補間によって当該画素のＢ信号を生成し、前記ラインバッファから出力された画素が奇数番目の水平ラインのＲ信号の場合には、当該画素の水平方向において両隣及び垂直方向において両隣の４つのＧ信号の補間によって当該画素のＧ信号を生成するとともに、当該画素の垂直方向において両隣の画素の水平方向において両隣の４つのＢ信号の補間によって当該画素のＢ信号を生成し、前記ラインバッファから出力された画素が偶数番目の水平ラインのＢ信号の場合には、当該画素の垂直方向において両隣の画素の水平方向において両隣の４つのＲ信号の補間によって当該画素のＲ信号を生成するとともに、当該画素の水平方向において両隣及び垂直方向において両隣の４つのＧ信号の補間によって当該画素のＧ信号を生成し、前記ラインバッファから出力された画素が偶数番目の水平ラインのＧ信号の場合には、当該画素の垂直方向において両隣のＲ信号の補間によって当該画素のＲ信号を生成するとともに、当該画素の水平方向において両隣のＢ信号の補間によって当該画素のＢ信号を生成し、１画素当りＲＧＢの３色の色成分をもった画像信号を出力する補間回路と、前記補間回路から出力された前記画像信号に含まれるＲ、Ｇ及びＢ信号を輝度信号及び色差信号に変換する色変換回路とを備えたので、撮影画像の全画素がＲＧＢ３色のカラー画像信号をもつために撮像素子の解像度を劣化することなく撮影画像を得ることができるという効果を奏する。
【図面の簡単な説明】
【図１】 この発明の実施の形態１に係る画像信号処理回路の構成を示すブロック図である。
【図２】 この発明の実施の形態１に係る画像信号処理回路の撮像素子に用いられる原色系のカラーフィルタを示す図である。
【図３】 この発明の実施の形態１に係る画像信号処理回路の動作を示す図である。
【図４】 この発明の実施の形態２に係る画像信号処理回路の構成を示すブロック図である。
【図５】 この発明の実施の形態２に係る画像信号処理回路のラインバッファの構成を示す図である。
【図６】 この発明の実施の形態２に係る画像信号処理回路の動作を示すタイミングチャートである。
【図７】 この発明の実施の形態３に係る画像信号処理回路のラインバッファの構成を示す図である。
【図８】 この発明の実施の形態３に係る画像信号処理回路の動作を示すタイミングチャートである。
【図９】 この発明の実施の形態４に係る画像信号処理回路の動作を示す図である。
【図１０】 この発明の実施の形態５に係る画像信号処理回路の動作を示す図である。
【図１１】 この発明の実施の形態６に係る画像信号処理回路の構成を示すブロック図である。
【図１２】 この発明の実施の形態７に係る画像信号処理回路の構成を示すブロック図である。
【図１３】 この発明の実施の形態７に係る画像信号処理回路の動作を示す図である。
【図１４】 従来のデジタルビデオカメラ（画像信号処理回路）の構成を示すブロック図である。
【符号の説明】
１ 撮像素子、２ 画像信号、３ 輝度信号生成回路、４ 輝度信号、５、５Ａ、５Ｂ ラインバッファ、６ ＳＲＡＭ、７ 画像信号、８ 色変換回路、１１ 補間回路。
【発明の属する技術分野】
この発明は、ビデオカメラやデジタルスチルカメラなどで撮影したカラー画像データの画像信号処理回路に関するものである。
【０００２】
【従来の技術】
単板式カラー撮像素子は、光学系が小型で簡単に高い解像度の画像が撮影できるという利点を有することから、ビデオカメラやデジタルスチルカメラなどに広く用いられている。この単板式のカラー撮像素子には、補色系と原色系のカラーフィルタが用いられるが、高い色調再現性が求められるデジタルスチルカメラなどにはＲ（レッド）、Ｇ（グリーン）、Ｂ（ブルー）の３色から成る原色系フィルタが使用されることが多い。
【０００３】
通常、原色系カラーフィルタをもつ撮像素子によって撮影された画像信号は、モニタ装置などで観察できるように色差信号と輝度信号に色変換される。従来、画像信号を色差信号や輝度信号に変換する場合、撮像素子の出力信号を一旦、フレームメモリやラインメモリなどの記憶手段に蓄え、保持した画像信号をメモリから順次読み出して色変換処理を行っていた。このような構成によって画像信号を輝度信号や色差信号に色変換する場合、メモリから画像信号を読み出す際に高速なメモリアクセスを要する。このような色変換ブロックを備えた例が特開平５−２５２５２２号公報に記載されている。
【０００４】
従来の画像信号処理回路について図面を参照しながら説明する。図１４は、例えば特開平５−２５２５２２号公報に示された従来のデジタルビデオカメラの構成を示すブロック図である。
【０００５】
図１４において、１００１はレンズ、１００２は撮像素子、１００３は相関二重サンプリング回路、１００４はＡ／Ｄ変換回路、１００５はラインメモリ、１００６は信号処理回路、１００７は圧縮回路、１００８はメモリカードである。また、１００９はタイミングジェネレータ、１０１０はアドレスコントローラ、１０１１は制御回路（ＣＰＵ）である。
【０００６】
この従来例の場合、図１４に示すように、撮像素子１００２の出力信号を２系統、あるいは１系統のラインメモリ１００５に一時保持し、色変換処理する際に保持したデータの読み出しを行う。ラインメモリ１００５に保持したデータの読み出し動作制御は図１４に示すアドレスコントローラ１０１０によって行われており、画像データの読み出しを行う制御クロック信号は書き込みクロックの２倍、あるいは４倍の周波数を必要とする。
【０００７】
【発明が解決しようとする課題】
上述したような従来の画像信号処理回路では、撮像素子の出力信号をラインメモリに一時保持し、保持した画像信号により輝度信号、色差信号を生成する従来手法を用いているため、色変換する度にラインバッファ等の高速なメモリアクセスを要するという問題点があった。
【０００８】
この発明は、前述した問題点を解決するためになされたもので、回路ブロックの動作周波数を低減することができ、ラインバッファ等のメモリアクセスを不要とし、回路規模を低減することができる画像信号処理回路を得ることを目的とする。
【０００９】
【課題を解決するための手段】
この発明に係る画像信号処理回路は、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）の３色のカラーフィルタが配置され、奇数番目の水平ラインではＧ及びＲ信号の繰返し順で、偶数番目の水平ラインではＢ及びＧ信号の繰返し順で画像信号を出力するカラー撮像素子と、前記画像信号に含まれるＧ信号は輝度信号としてそのまま出力するとともに、前記画像信号に含まれるＲ及びＢ信号は水平方向において両隣のＧ信号のみの補間によって輝度信号を生成して出力する輝度信号生成回路とを備えたものである。
【００１０】
また、この発明に係る画像信号処理回路は、さらに、並列接続された複数のＦＩＦＯから構成され、前記カラー撮像素子から出力される前記画像信号の同一水平ラインの連続した複数の画素を前記複数のＦＩＦＯに同時にそれぞれ保持し、これら保持し連続した複数の画素を前記複数のＦＩＦＯから同時に読み出してパラレルに前記輝度信号生成回路に供給するラインバッファを備えたものである。
【００１１】
この発明に係る画像信号処理回路は、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）の３色のカラーフィルタが配置され、奇数番目の水平ラインではＧ及びＲ信号の繰返し順で、偶数番目の水平ラインではＢ及びＧ信号の繰返し順で画像信号を出力するカラー撮像素子と、並列接続された複数のＦＩＦＯから構成され、前記カラー撮像素子から出力される連続した複数の水平ラインの画像信号を前記複数のＦＩＦＯに同時にそれぞれ保持し、これら保持し連続した複数の水平ラインの画像信号を前記複数のＦＩＦＯから同時に読み出してパラレルに出力するラインバッファと、前記ラインバッファから出力された前記画像信号に含まれるＧ信号は輝度信号としてそのまま出力するとともに、前記ラインバッファから出力された前記画像信号に含まれるＲ及びＢ信号は垂直方向において両隣のＧ信号のみの補間によって輝度信号を生成して出力する輝度信号生成回路とを備えたものである。
【００１２】
また、この発明に係る画像信号処理回路は、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）の３色のカラーフィルタが配置され、奇数番目の水平ラインではＧ及びＲ信号の繰返し順で、偶数番目の水平ラインではＢ及びＧ信号の繰返し順で画像信号を出力するカラー撮像素子と、並列接続された複数のＦＩＦＯから構成され、前記カラー撮像素子から出力される連続した複数の水平ラインの画像信号を前記複数のＦＩＦＯに同時にそれぞれ保持し、これら保持し連続した複数の水平ラインの画像信号を前記複数のＦＩＦＯから同時に読み出してパラレルに出力するラインバッファと、前記ラインバッファから出力された前記画像信号に含まれるＧ信号は輝度信号としてそのまま出力するとともに、前記ラインバッファから出力された前記画像信号に含まれるＲ及びＢ信号は水平方向において両隣及び垂直方向において両隣の４つのＧ信号の補間によって輝度信号を生成して出力する輝度信号生成回路とを備えたものである。
【００１３】
また、この発明に係る画像信号処理回路は、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）の３色のカラーフィルタが配置され、奇数番目の水平ラインではＧ及びＲ信号の繰返し順で、偶数番目の水平ラインではＢ及びＧ信号の繰返し順で画像信号を出力するカラー撮像素子と、並列接続された２つのＦＩＦＯから構成され、前記カラー撮像素子から出力される奇数番目及び偶数番目の水平ラインの画像信号を前記２つのＦＩＦＯに同時にそれぞれ保持し、これら保持した奇数番目及び偶数番目の水平ラインの画像信号を前記２つのＦＩＦＯから同時に読み出してパラレルに出力するラインバッファと、前記ラインバッファから出力された前記画像信号に含まれる奇数番目及び偶数番目の水平ラインのＲ、Ｇ及びＢ信号を輝度信号及び色差信号に変換する色変換回路とを備えたものである。
【００１４】
この発明に係る画像信号処理回路は、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）の３色のカラーフィルタが配置され、奇数番目の水平ラインではＧ及びＲ信号の繰返し順で、偶数番目の水平ラインではＢ及びＧ信号の繰返し順で画像信号を出力するカラー撮像素子と、並列接続された複数のＦＩＦＯから構成され、前記カラー撮像素子から出力される連続した複数の水平ラインの画像信号を前記複数のＦＩＦＯに同時にそれぞれ保持し、これら保持し連続した複数の水平ラインの画像信号を前記複数のＦＩＦＯから同時に読み出してパラレルに出力するラインバッファと、前記ラインバッファから出力された画素が奇数番目の水平ラインのＧ信号の場合には、当該画素の水平方向において両隣のＲ信号の補間によって当該画素のＲ信号を生成するとともに、当該画素の垂直方向において両隣のＢ信号の補間によって当該画素のＢ信号を生成し、前記ラインバッファから出力された画素が奇数番目の水平ラインのＲ信号の場合には、当該画素の水平方向において両隣及び垂直方向において両隣の４つのＧ信号の補間によって当該画素のＧ信号を生成するとともに、当該画素の垂直方向において両隣の画素の水平方向において両隣の４つのＢ信号の補間によって当該画素のＢ信号を生成し、前記ラインバッファから出力された画素が偶数番目の水平ラインのＢ信号の場合には、当該画素の垂直方向において両隣の画素の水平方向において両隣の４つのＲ信号の補間によって当該画素のＲ信号を生成するとともに、当該画素の水平方向において両隣及び垂直方向において両隣の４つのＧ信号の補間によって当該画素のＧ信号を生成し、前記ラインバッファから出力された画素が偶数番目の水平ラインのＧ信号の場合には、当該画素の垂直方向において両隣のＲ信号の補間によって当該画素のＲ信号を生成するとともに、当該画素の水平方向において両隣のＢ信号の補間によって当該画素のＢ信号を生成し、１画素当りＲＧＢの３色の色成分をもった画像信号を出力する補間回路と、前記補間回路から出力された前記画像信号に含まれるＲ、Ｇ及びＢ信号を輝度信号及び色差信号に変換する色変換回路とを備えたものである。
【００１６】
【発明の実施の形態】
実施の形態１．
この発明の実施の形態１に係る画像信号処理回路について図面を参照しながら説明する。図１は、この発明の実施の形態１に係る画像信号処理回路の構成を示すブロック図である。また、図２は、この発明の実施の形態１に係る画像信号処理回路の撮像素子に用いられるベイヤー型の原色系カラーフィルタを示す図である。なお、各図中、同一符号は同一又は相当部分を示す。
【００１７】
図１において、１は撮像素子、２はｎビットの画像信号、３は輝度信号生成回路、４はｎビットの輝度信号を示す。
【００１８】
図２に示すＲ、Ｇ、Ｂはそれぞれレッド、グリーン、ブルーのフィルタを示し、３色のフィルタが図２のように配置されている。
【００１９】
原色系フィルタにはＲ、Ｇ、Ｂの配列方法により様々なタイプのものがあり、各配列方法によって異なる特性を持つ。そのため、用途によって使用するフィルタは異なるが、ここでは例としてベイヤー型に配列された原色フィルタを用いて実施の形態１の説明を行うことにする。
【００２０】
原色系のカラーフィルタは、Ｒ（レッド）、Ｇ（グリーン）、Ｂ（ブルー）の３色から成っており、このようなフィルタを用いた場合に得られる画像信号はＲＧＢの色情報信号から構成される。
【００２１】
通常、図２に示すベイヤー型フィルタを用いた場合には図の点線部で囲まれた３色の信号を用いて輝度信号を生成するが、本実施の形態１ではＲＧＢ３色の中で最も多く輝度情報を持っているＧ信号を用いて輝度信号を生成する。通常の輝度信号生成方法を用いる場合、ＲＧＢ３色から輝度信号を生成するために撮像素子の出力信号を保持するラインバッファを要するが、本実施の形態１ではラインバッファが不要であり回路規模の低減を図ることができる。
【００２２】
つぎに、前述した実施の形態１に係る画像信号処理回路の動作について図面を参照しながら説明する。図３は、この発明の実施の形態１に係る画像信号処理回路の動作である、撮像素子から出力されたＧ信号に基づき輝度信号を生成する方法を示す図である。
【００２３】
ここで扱う画像信号２は、Ｒ、Ｇ、Ｂ信号から成る画像信号であり、これらＲＧＢ信号は原色系のカラーフィルタの配置に従って撮像素子１から順次出力される。このとき、ＲＧＢのカラーフィルタが図２に示すような位置に配置されている場合、撮像素子１から画像信号２が奇数番目の水平ライン上ではＧＲＧＲ…、偶数番目の水平ライン上ではＢＧＢＧ…の順で出力される。
【００２４】
輝度信号生成回路３に送られた画像信号２は、Ｇ信号とそれ以外の色信号に分けられ、Ｇ信号は輝度信号生成回路３から輝度信号４としてそのまま出力される。
【００２５】
Ｒ信号、及びＢ信号が輝度信号生成回路３に入力された場合には、これらの色信号に隣合うＧ信号の補間計算によって新たに輝度信号を生成し、この生成した輝度信号４を輝度信号生成回路３から出力する。
【００２６】
Ｇ信号の補間データは、図３、並びに（式１）及び（式２）に示すように、Ｒ、及びＢ信号の両隣のＧ信号を平均したもので、この平均値Ｇ´を輝度信号４として出力する。
【００２７】
【００２９】
ここでは、Ｒ、Ｂ信号の両隣のＧ信号のみによってＧ´信号を生成しているが、同一ライン（水平方向）上の他のＧ信号を用いて、Ｇ´信号を生成する画素（Ｒ、Ｂ信号の画素位置）位置と補間に用いる画素との距離によってＧ信号の重み付けを決定してＧ信号の補間データ、すなわち輝度信号４を生成してもよい。
【００３０】
このように、ＲＧＢの色情報信号の中で最も多くの輝度情報を含むＧ信号を用いて、同一水平ライン上のＧ信号の補間計算によって輝度信号４を生成すれば、撮像素子１の出力信号を順次、輝度信号４に変換することができるので、撮像素子１の出力信号を一時保持するラインバッファ等の記憶手段が不必要となり、回路規模を低減できる。
【００３１】
実施の形態２．
上記の実施の形態１では、撮像素子１の出力信号から順次、輝度信号を生成するようにしたものであるが、この実施の形態２では、輝度信号生成回路の前段にＦＩＦＯなどで構成したラインバッファを設けて、このバッファから後段の回路ブロックに画像信号をパラレルに供給するものである。
【００３２】
この発明の実施の形態２に係る画像信号処理回路について図面を参照しながら説明する。図４は、この発明の実施の形態２に係る画像信号処理回路の構成を示すブロック図である。また、この発明の実施の形態２に係る画像信号処理回路のラインバッファの構成を示す図である。
【００３３】
図４において、１は撮像素子、２はｎビットの画像信号、３は輝度信号生成回路、４は４×ｎビットの輝度信号を示す。また、５は複数のＦＩＦＯから構成されおり、撮像素子１の出力信号を一時保持するためのラインバッファ、６はＳＲＡＭ、７は４×ｎビットの画像信号である。
【００３４】
図５は、４個のＦＩＦＯ５１〜５４で構成されたラインバッファ５を示しており、ＦＩＦＯ５１〜ＦＩＦＯ５４は同じ仕様とする。
【００３５】
図５において、ＷＲＥＳ１信号５１１、ＷＲＥＳ２信号５２１、ＷＲＥＳ３信号５３１、ＷＲＥＳ４信号５４１は、それぞれＦＩＦＯ５１〜５４の書きこみリセット信号を示し、ＷＥＢ１信号５１２、ＷＥＢ２信号５２２、ＷＥＢ３信号５３２、ＷＥＢ４信号５４２は、それぞれＦＩＦＯ５１〜５４の書き込みイネーブル信号を示す。
【００３６】
また、同図において、ＷＣＬＫ１信号５１３、ＷＣＬＫ２信号５２３、ＷＣＬＫ３信号５３３、ＷＣＬＫ４信号５４３は、それぞれＦＩＦＯ５１〜５４の書き込クロックを示し、ＷＤＡＴＡ１信号５１４、ＷＤＡＴＡ２信号５２４、ＷＤＡＴＡ３信号５３４、ＷＤＡＴＡ４信号５４４は、それぞれＦＩＦＯ５１〜５４の書きこみデータを示す。
【００３７】
また、同図において、ＲＲＥＳ１信号５１５、ＲＲＥＳ２信号５２５、ＲＲＥＳ３信号５３５、ＲＲＥＳ４信号５４５は、それぞれＦＩＦＯ５１〜５４の読み込みリセット信号を示し、ＲＥＢ１信号５１６、ＲＥＢ２信号５２６、ＲＥＢ３信号５３６、ＲＥＢ４信号５４６は、それぞれＦＩＦＯ５１〜５４の読み込みイネーブル信号を示す。
【００３８】
さらに、同図において、ＲＣＬＫ１信号５１７、ＲＣＬＫ２信号５２７、ＲＣＬＫ３信号５３７、ＲＣＬＫ４信号５４７は、それぞれＦＩＦＯ５１〜５４の読み込みクロック信号を示し、ＲＤＡＴＡ１信号５１８、ＲＤＡＴＡ２信号５２８、ＲＤＡＴＡ３信号５３８、ＲＤＡＴＡ４信号５４８は、それぞれＦＩＦＯ５１〜５４のｎビットの出力信号を示す。
【００３９】
各ＦＩＦＯ５１〜５４の出力信号は同時に出力され、４×ｎビットの画像信号７として後段の回路ブロックに供給される。ＦＩＦＯ５１〜５４は、各ＦＩＦＯの書き込みイネーブル信号がローレベルのときに書き込みクロックの立ち上がりに同期して画像信号の書き込みを行い、各読み込みイネーブル信号がローレベルのとき保持したデータを読み込みクロックの立ち上がりに同期して出力する。
【００４０】
また、図６は、画像信号をラインバッファ５に一時保持し、後段の回路ブロックに画像信号を送信するタイミングチャート示したものである。
【００４１】
図６において、ＤＣＬＫ６００は画像信号のクロック信号、ＷＲＥＳ信号５０１はＦＩＦＯ５１〜５４の書きこみリセット信号５１１、５２１、５３１、５４１に共通に入力され、同様にＷＥＢ信号５０２は５１２、５２２、５３２、５４２に、ＲＣＬＫ信号５０７は５１７、５２７、５３７、５４７に、ＰＲＥＳ信号５０５は５１５、５２５、５３５、５４５に、ＲＥＢ信号５０６は５１６、５２６、５３６、５４６にそれぞれ共通に入力される。ＬＧＡＴＥ信号７００は画像信号が撮像素子から出力される間はローレベルとなる。
【００４２】
この実施の形態２は、上記の実施の形態１と同様、原色系カラーフィルタを用いた撮像素子１の出力信号から輝度信号を生成するための画像信号処理回路に関するものである。撮像素子１から出力される画像信号２は、実施の形態１と同様にＲＧＢのカラー信号から成り、奇数ラインではＧとＲ信号が交互に、偶数ラインではＢとＧ信号が交互に出力される。実施の形態１では、撮像素子１の出力信号を順次、輝度信号生成回路３に入力していたが、本実施の形態２では輝度信号生成回路３の前段にＦＩＦＯなどによって構成したラインバッファ５を備え、複数ラインの画像信号をこのラインバッファ５に一時保持する。そして、ラインバッファ５に保持した複数ラインの画像信号をＦＩＦＯより後段の回路ブロックにパラレルに出力し、輝度信号などの生成を行う。
【００４３】
つぎに、前述した実施の形態２に係る画像信号処理回路の動作について図面を参照しながら説明する。
【００４４】
図６のタイミングチャートに示す通り、撮像素子１から画像信号２が出力されると、まずＦＩＦＯの書きこみイネーブル信号をローレベルとし、ＦＩＦＯへの画像信号の書きこみを可能とする。ＦＩＦＯ５１〜５４には、それぞれ同一水平ライン上の（４ｋＬ＋１）、（４ｋＬ＋２）、（４ｋＬ＋３）、（４ｋＬ＋４）（ただし、ｋＬ＝０、１、２、３、…）番目の画像信号を保持するよう書きこみクロックを発生させる。各ＦＩＦＯには、書きこみクロックの立ち上がりに同期して撮像素子１の出力信号（画像信号）を順次書きこみ、ＦＩＦＯのメモリ量に応じた複数ラインの画像信号を保持する。
【００４５】
そして、ＦＩＦＯ５１〜５４に保持した画像信号をＦＩＦＯの読み出しクロックに同期して出力する。各ＦＩＦＯの読み出しクロックを共通化し、（４ｋ＋１）、（４ｋ＋２）、（４ｋ＋３）、（４ｋ＋４）（ただし、ｋ＝０、１、２、３、…）番目の画像信号をＦＩＦＯ５１〜５４から同時にパラレルに輝度信号生成回路３に供給する。
【００４６】
この輝度信号生成回路３では、ラインバッファ５から出力された（４×ｎ）ビットの画像信号からＧ信号のデータを抜き出し、実施の形態１と同様の方法によりＧ信号の補間データから輝度信号４を生成する。このように撮像素子１の出力信号２をラインバッファ５に一時保持し、保持した複数画素の画像信号７をパラレルに輝度信号生成回路３に入力することで、図６に示すタイミングチャートのように、書き出しクロックに比べてＦＩＦＯの読み出しクロックや後段の動作周波数を低減することが可能である。
【００４７】
実施の形態３．
この実施の形態３では、撮像素子の出力信号を保持するラインバッファを複数のＦＩＦＯで構成し、各ＦＩＦＯには異なる水平ライン上の画像信号を保持して後段の信号処理ブロックに複数ラインの画像信号を同時に出力するものである。
【００４８】
この発明の実施の形態３に係る画像信号処理回路について図面を参照しながら説明する。図７は、この発明の実施の形態３に係る画像信号処理回路のラインバッファの構成を示す図である。なお、他の構成は、実施の形態１と同様である。また、図８は、この発明の実施の形態３に係る画像信号処理回路の動作を示すタイミングチャートである。
【００４９】
この実施の形態３では、上記の実施の形態２と同様に、撮像素子１の出力信号を複数のＦＩＦＯから構成されたラインバッファ５Ａに一時保持し、後段の回路ブロックに供給するものである。ここでは、複数ラインの画像信号をラインバッファ５Ａに蓄える際、実施の形態２のように同一の水平ライン上の画素信号を複数のＦＩＦＯに振り分けるのではなく、同一の水平ライン上の画素信号は同じＦＩＦＯに蓄えるようにする。
【００５０】
図８に示したタイミングチャートに従って各ＦＩＦＯの書きこみイネーブル信号を入力し画像信号を取り込むＦＩＦＯの切り替えを行えば、各ＦＩＦＯにはそれぞれ異なるライン上の画像信号を保持することができる。
【００５１】
本実施の形態３で用いるラインバッファ５Ａは、図７に示したようにＦＩＦＯ５１〜５３の３個のＦＩＦＯで構成するので、図８のＦＩＦＯの制御を行えばＦＩＦＯ５１〜５３にはそれぞれ（３ｋＬ＋１）、（３ｋＬ＋２）、（３ｋＬ＋３）（ただし、ｋＬ＝０、１、２、３、…）ライン目の画像信号を保持できる。
【００５２】
そして、図８に従って複数ラインの画像信号を各ＦＩＦＯに書きこみ終わった時点で、異なる複数ラインの画像信号を同時に後段の輝度信号生成回路３に供給する。このとき、各ＦＩＦＯにおいて同じメモリアドレス上に同時に画像信号の書きこみ・読み込みを行うことのないよう、ＦＩＦＯに書きこんだ画像信号を読み取り後に次ラインの画像信号を書きこむよう制御する。
【００５３】
ここでは、ＦＩＦＯの書きこみクロックと読みこみクロックを同じ周波数としているので、書きこみリセット信号を入力後に読み込みのリセット信号を入力すれば、画像信号を書き込む前のメモリアドレスに読み込みアクセスをすることや、同じメモリアドレスに同時に書き込み・読み込み動作を行うことはない。以上のように異なる複数ラインの画像信号をＦＩＦＯの後段回路ブロックに供給することにより、垂直方向の複数画像信号を同時に処理することが可能となる。
【００５４】
また、各ＦＩＦＯの出力信号のバス幅を拡大し、ＦＩＦＯに書きこんだ複数画素の画像信号を同時に出力することにより、ＦＩＦＯの読み込みクロックや後段回路ブロックの動作周波数を低減することが可能である。
【００５５】
このように撮像素子１から出力される複数ラインの画像信号を一時保持するラインバッファ５Ａを複数のＦＩＦＯで構成し、同一の水平ライン上の画像信号を同じＦＩＦＯに一時保存することで前記記憶手段に複数ラインの画像信号を保持し、さらに異なる水平ライン上の複数の画像信号を後段回路ブロックにパラレルに供給することで、撮影画像の垂直ライン方向の画像信号を後段の回路ブロックで利用することができようになり、またラインバッファ等のメモリアクセスを不要とし、回路規模を低減することができる。
【００５６】
実施の形態４．
上記の実施の形態１及び２では、Ｇ信号の水平方向の補間のみで輝度信号を生成していたが、この実施の形態４では、Ｇ信号の垂直方向の補間のみで輝度信号を生成するものである。
【００５７】
図９は、この発明の実施の形態４に係る画像信号処理回路におけるＧ信号から輝度信号を生成する方法を示したものである。本実施の形態４のブロック構成は図４と同様であるので、図の説明は省略する。
【００５８】
上記の実施の形態１ではＧ信号の水平方向の補間のみで輝度信号を生成していたが、本実施の形態４ではＧ信号の垂直方向の補間によって輝度信号を生成するため、図９のようにＧ信号のない画素部においてはその画素の上下（垂直）方向のＧ信号を補間し輝度信号Ｇ´を生成する。ここでは、図９、並びに（式３）及び（式４）に示したように、Ｒk,(l‐1)およびＢ(k+1),l信号のある画素部の輝度信号を、上下２画素のＧ信号の平均によって求める。
【００５９】
【００６１】
以上のようにＧ信号の垂直方向の補間によって輝度信号を生成する場合、実施の形態３と同様に複数ラインの画像信号２をラインバッファ５Ａに一時保持し、輝度信号生成回路３に保持した複数ラインの画像信号７をパラレルに供給すれば、ラインバッファ等のメモリアクセスを不要とすることができる。また、本実施の形態４では（式３）、（式４）のように隣り合う上下２信号の平均値より輝度信号を作成しているが、他の補間方法によりさらに複数の画素を用いて補間データを作成してもよい。
【００６２】
このように撮像素子１から出力される複数ラインの画像信号を一時保持するラインバッファ５Ａを備え、異なる水平ライン上の複数画素の画像信号７をラインバッファ５Ａから輝度信号生成回路３に同時に供給すれば、同一垂直ライン上のＧ信号の補間計算により輝度信号を生成することができる。また、このような構成を用いることにより、ラインバッファ等のメモリアクセスを不要とし、回路規模を低減することができる。
【００６３】
実施の形態５．
これまでの実施の形態では、Ｇ信号の水平方向、あるいは垂直方向という単方向の補間のみで輝度信号を生成していたが、この実施の形態５ではＧ信号の水平、垂直方向の補間を用いて輝度信号を生成するものである。
【００６４】
図１０は、この発明の実施の形態５に係る画像信号処理回路におけるＧ信号から輝度信号を生成する方法を示したものである。画像信号処理回路のブロック構成は図４と同様であり、ラインバッファの制御方法は実施の形態３で述べた図８と同様であることから、ここでの説明は省略する。
【００６５】
隣り合う左右・上下方向の画素におけるＧ信号を用いて補間生成した輝度信号は、実施の形態１、４のように単一方向のＧ信号の補間のみで生成した輝度信号に比べて、より多くの輝度情報を含んでいる。ここでは、図１０のようにＧ信号のない画素部において、この画素の左右、上下方向のＧ信号を補間し輝度信号Ｇ´を生成する。
【００６６】
例えば、図１０に示すＲ2k,(2l‐1)、およびＢ(2k+1),2l信号をもつ画素位置の輝度信号を作成する場合、隣合う上下・左右の４画素のＧ信号から作成することができる。ここでは、Ｇ信号を持たない画素の輝度信号を、隣合う４つのＧ信号の平均から求める例について示す。以下の（式５）は輝度信号を周辺画素の平均値により求める例である。
【００６７】
実施の形態３と同様に、複数ラインの画像信号を一時保持するラインバッファ５Ａを複数のＦＩＦＯで構成し、それぞれのＦＩＦＯに同一水平ライン上の画像信号を一時保持し、各ＦＩＦＯに保持した複数画素の画像信号を輝度信号生成回路３に同時にパラレルに供給すれば、ラインバッファ等のメモリアクセスを不要とすることができる。
【００６９】
例えば、図７のように３個のＦＩＦＯを備えた場合、ＦＩＦＯ５１〜５３にそれぞれ（３ｋＬ＋１）、（３ｋＬ＋２）、（３ｋＬ＋３）（ただし、ｋＬ＝０、１、２、３、…）番目の水平ライン上の画像信号を保持し、各ＦＩＦＯから複数画素分（例えば、４画素分）の画像信号を同時に輝度信号生成回路３に供給するようにすればよい。
【００７０】
このように撮像素子１から出力される複数ラインの画像信号を一時保持するラインバッファ５Ａを備え、異なる水平ライン上の複数画素の画像信号をラインバッファ５Ａから輝度信号生成回路３に同時に供給すれば、水平ラインおよび垂直ライン上のＧ信号の補間計算により輝度信号４を生成することができるので、単方向の補間により得られた輝度信号より高精度の輝度信号を生成することができる。また、このような構成を用いることにより、ラインバッファ等のメモリアクセスを不要とし、回路規模を低減することができる。
【００７１】
実施の形態６．
以上の実施の形態では、画像信号から輝度信号のみを生成する画像信号処理回路についてであったが、本実施の形態６は、画像信号を輝度信号と色差信号に変換する画像信号処理回路に関するものである。
【００７２】
この発明の実施の形態６に係る画像信号処理回路について図面を参照しながら説明する。図１１は、この発明の実施の形態６に係る画像信号処理回路の構成を示すブロック図である。
【００７３】
図１１において、１は撮像素子、２はｎビットの画像信号、５Ｂはラインバッファ、７−１及び７−２は２×ｎビットの画像信号、８は色変換回路、９はＹ信号、１０はＵ／Ｖ信号を示す。なお、これまでに既に説明した要素については同一番号を付し説明は省略する。
【００７４】
本実施の形態６で使用する原色系フィルタは実施の形態１と同様のもので、Ｒ、Ｇ、Ｂの各カラーフィルタが図２に示す位置に配置されたものである。ここでは、図２に示した点線で囲んだマトリックス（２×２）のＲＧＢの画像信号から輝度信号（Ｙ信号）、色差信号（Ｕ、Ｖ信号）を生成するものとする。
【００７５】
ＲＧＢ信号からＹＵＶ信号への変換は、次の（式６）で表される。なお、Ｕ０、Ｖ０は任意の係数である。
【００７６】
【数１】
図２の点線で囲まれた（２×２）のマトリクス部のＲ信号、Ｇ信号、Ｂ信号を上記の（式６）に代入し、ＹＵＶ信号を計算する。ただし、点線内の４画素にはＧ信号が２個含まれているため、本実施の形態６では奇数番目の水平ライン上のＧ信号を（式６）に代入することにして説明を行う。しかし、奇数番目の水平ライン上のＧ信号ではなく、偶数ライン上Ｇ信号、あるいは２つのＧ信号の平均値をＧ値として用い、ＲＧＢ信号をＹＵＶ信号に変換しても構わない。
【００７８】
図１１に示すように、撮像素子１の出力信号（画像信号）２は、２個のＦＩＦＯ５１、５２で構成されたラインバッファ５Ｂに一時保持される。このとき、実施の形態３と同様に、複数のＦＩＦＯ５１、５２にはそれぞれ異なる水平ラインの画像信号を蓄える。
【００７９】
すなわち、図１１の例では、ＦＩＦＯ５１には奇数番目の水平ラインの画像信号（ＧＲＧＲ…）、ＦＩＦＯ５２には偶数番目の水平ラインのラインの画像信号（ＢＧＢＧ…）を保持するようにＦＩＦＯへの画像信号の書きこみ制御を行う。そして、２ライン分の画像信号をラインバッファ５Ｂに書き込んだ後、ＦＩＦＯ５１からＧＲ信号、ＦＩＦＯ５２からＢＧ信号の水平ライン上２画素分（２×ｎビット）の画像信号を同時に色変換回路８に供給する。
【００８０】
この色変換回路８では、（式６）に基づいてＦＩＦＯ５１から入力したＧ、Ｒ信号、ＦＩＦＯ５２から入力したＢ信号をＹＵＶ信号に変換する。ここでは、２個のＦＩＦＯを用いてそれぞれのＦＩＦＯから２画素分の画像信号をパラレルに出力しているが、ＦＩＦＯの数をさらに増やしＦＩＦＯの出力信号のバス幅を増やすことにより後段回路ブロックの動作周波数を低減することができる。
【００８１】
このように、前記記憶手段から同時に出力される複数ラインの画像信号を輝度信号と色差信号に変換する色変換回路８を備え、前記記憶手段に保存した異なる水平ライン上の複数画素の画像信号を後段の色変換回路８へ同時に供給することにより、色変換時のラインバッファへの高速アクセスを不要にし、後段回路ブロックの動作周波数を低減することができる。
【００８２】
実施の形態７．
この発明の実施の形態７に係る画像信号処理回路について図面を参照しながら説明する。図１２は、この発明の実施の形態７に係る画像信号処理回路の構成を示すブロック図である。
【００８３】
図１２のラインバッファ５Ａは図７と同様、３個のＦＩＦＯ５１、５２、５３から構成されるものとする。ラインバッファ５Ａの出力信号５１８、５２８、５３８はそれぞれＦＩＦＯ５１、５２、５３の出力信号であり、４×ｎビットの画像信号である。補間回路１１は４×ｎビットの３信号からＲＧＢの補間信号を生成する信号処理回路であり、出力信号１２、１３、１４はそれぞれＲ、Ｇ、Ｂ信号を示す。色変換回路８は、Ｒ信号１２、Ｇ信号１３、Ｂ信号１４をＹＵＶ変換し、Ｙ信号９、Ｕ/Ｖ信号１０を生成・出力する。各ＦＩＦＯの書きこみ、および読み込みの制御方法は実施の形態３の図８と同様であり、また、図１２に示す構成要素で、これまでに既に説明した要素については同一番号を付しここでの説明は省略する。
【００８４】
原色系の単板式カラー撮像素子１により撮影された画像信号２はＲＧＢの３色の色成分を持つが、撮像素子１の画素当たりの画像信号はＲ、Ｇ、Ｂ信号のいずれかの信号である。そのため、撮像素子１の解像度と同レベルのカラー画像を得るためには、撮影時に得られる画像信号以外の色成分情報を周辺画素から補間して作成する必要がある。
【００８５】
例えば、図１３に示す斜線（メッシュ状）部の画素のように、撮影時に得られる画像信号はＧ信号の一色のみの画像信号であるため、この画素位置におけるＲ、Ｂ信号を周辺画素のＲ、Ｂ信号を補間することによって得る。このような方法を用いれば、撮影画像の全画素がＲＧＢ３色のカラー画像信号をもつため、撮像素子１の解像度を劣化することなく撮影画像を得ることができる。本実施の形態７は、撮像素子１から出力されるＲＧＢ信号の補間データを生成する補間回路１１を備えた画像信号処理回路に関するものであり、以下に本実施の形態７を説明する。
【００８６】
これまでの実施の形態と同様、ラインバッファ５Ａでは撮像素子１の出力信号を一時的に保持する。このとき、ラインバッファ５Ａを構成するＦＩＦＯ５１、ＦＩＦＯ５２、ＦＩＦＯ５３には、実施の形態３と同様にそれぞれ異なる水平ライン上の画像信号が保存される。そして、図１２に示すように、各ＦＩＦＯから水平方向上の４画素分の画像信号（４×ｎビット信号）がパラレルに補間回路１１に供給される。
【００８７】
補間回路１１は、ラインバッファ５Ａからの出力信号を用いて撮影画像の各画素におけるＲＧＢ信号を補間生成する。補間回路１１では、周辺画素の色信号の平均値や補間データを生成する画素と周辺画素との距離じた重み付けを施し計算することによって各色信号の補間値を求める。
【００８８】
例えば、次の（式７−１）〜（式７−４）を用いて、周辺画素の色信号の平均値を補間データとして用いてもよい。
【００８９】
図１３の例では、（式７−１）〜（７−４）を用いて補間データを生成するため、ＦＩＦＯの出力信号のバス幅は４×ｎビット（ｎビット/画素の色信号の４画素分）となっているが、補間データを生成するために必要な画素数に応じてＦＩＦＯの出力信号のバス幅やメモリサイズを変更し、補間に用いる画素をさらに増やすことも可能である。また、本実施の形態７が適用できる補間データの生成法は（式７−１）〜（７−４）に限ったものではなく、これ以外の補間生成方法を用いてもよい。
【００９４】
このように撮像素子１から出力される複数ラインの画像信号を一時保持するラインバッファ５Ａを備え、さらに、前記ラインバッファ５Ａから同時に出力される画像信号に含まれる複数の色情報信号から補間データを生成する補間回路１１と、前記補間回路１１から出力される複数色の前記補間データを輝度信号と色差信号に変換する色変換回路８などの信号処理手段を備える構成により、撮影画像の全画素がＲＧＢ３色のカラー画像信号をもつために撮像素子１の解像度を劣化することなく撮影画像を得ることができる。
【００９５】
【発明の効果】
この発明に係る画像信号処理回路は、以上説明したとおり、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）の３色のカラーフィルタが配置され、奇数番目の水平ラインではＧ及びＲ信号の繰返し順で、偶数番目の水平ラインではＢ及びＧ信号の繰返し順で画像信号を出力するカラー撮像素子と、前記画像信号に含まれるＧ信号は輝度信号としてそのまま出力するとともに、前記画像信号に含まれるＲ及びＢ信号は水平方向において両隣のＧ信号のみの補間によって輝度信号を生成して出力する輝度信号生成回路とを備えたので、撮像素子の出力信号を一時保持するラインバッファ等の記憶手段が不必要となり、回路規模を低減できるという効果を奏する。
【００９６】
また、この発明に係る画像信号処理回路は、以上説明したとおり、さらに、並列接続された複数のＦＩＦＯから構成され、前記カラー撮像素子から出力される前記画像信号の同一水平ラインの連続した複数の画素を前記複数のＦＩＦＯに同時にそれぞれ保持し、これら保持し連続した複数の画素を前記複数のＦＩＦＯから同時に読み出してパラレルに前記輝度信号生成回路に供給するラインバッファを備えたので、後段の回路ブロックの動作周波数を低減させ、かつラインバッファ等のメモリアクセスを不要とし、回路規模を低減することができるという効果を奏する。
【００９７】
この発明に係る画像信号処理回路は、以上説明したとおり、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）の３色のカラーフィルタが配置され、奇数番目の水平ラインではＧ及びＲ信号の繰返し順で、偶数番目の水平ラインではＢ及びＧ信号の繰返し順で画像信号を出力するカラー撮像素子と、並列接続された複数のＦＩＦＯから構成され、前記カラー撮像素子から出力される連続した複数の水平ラインの画像信号を前記複数のＦＩＦＯに同時にそれぞれ保持し、これら保持し連続した複数の水平ラインの画像信号を前記複数のＦＩＦＯから同時に読み出してパラレルに出力するラインバッファと、前記ラインバッファから出力された前記画像信号に含まれるＧ信号は輝度信号としてそのまま出力するとともに、前記ラインバッファから出力された前記画像信号に含まれるＲ及びＢ信号は垂直方向において両隣のＧ信号のみの補間によって輝度信号を生成して出力する輝度信号生成回路とを備えたので、ラインバッファ等のメモリアクセスを不要とし、回路規模を低減することができるという効果を奏する。
【００９８】
また、この発明に係る画像信号処理回路は、以上説明したとおり、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）の３色のカラーフィルタが配置され、奇数番目の水平ラインではＧ及びＲ信号の繰返し順で、偶数番目の水平ラインではＢ及びＧ信号の繰返し順で画像信号を出力するカラー撮像素子と、並列接続された複数のＦＩＦＯから構成され、前記カラー撮像素子から出力される連続した複数の水平ラインの画像信号を前記複数のＦＩＦＯに同時にそれぞれ保持し、これら保持し連続した複数の水平ラインの画像信号を前記複数のＦＩＦＯから同時に読み出してパラレルに出力するラインバッファと、前記ラインバッファから出力された前記画像信号に含まれるＧ信号は輝度信号としてそのまま出力するとともに、前記ラインバッファから出力された前記画像信号に含まれるＲ及びＢ信号は水平方向において両隣及び垂直方向において両隣の４つのＧ信号の補間によって輝度信号を生成して出力する輝度信号生成回路とを備えたので、ラインバッファ等のメモリアクセスを不要とし、回路規模を低減することができるという効果を奏する。
【０１００】
この発明に係る画像信号処理回路は、以上説明したとおり、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）の３色のカラーフィルタが配置され、奇数番目の水平ラインではＧ及びＲ信号の繰返し順で、偶数番目の水平ラインではＢ及びＧ信号の繰返し順で画像信号を出力するカラー撮像素子と、並列接続された２つのＦＩＦＯから構成され、前記カラー撮像素子から出力される奇数番目及び偶数番目の水平ラインの画像信号を前記２つのＦＩＦＯに同時にそれぞれ保持し、これら保持した奇数番目及び偶数番目の水平ラインの画像信号を前記２つのＦＩＦＯから同時に読み出してパラレルに出力するラインバッファと、前記ラインバッファから出力された前記画像信号に含まれる奇数番目及び偶数番目の水平ラインのＲ、Ｇ及びＢ信号を輝度信号及び色差信号に変換する色変換回路とを備えたので、色変換時のラインバッファへの高速アクセスを不要にし、後段の回路ブロックの動作周波数を低減することができるという効果を奏する。
【０１０１】
また、この発明に係る画像信号処理回路は、以上説明したとおり、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）の３色のカラーフィルタが配置され、奇数番目の水平ラインではＧ及びＲ信号の繰返し順で、偶数番目の水平ラインではＢ及びＧ信号の繰返し順で画像信号を出力するカラー撮像素子と、並列接続された複数のＦＩＦＯから構成され、前記カラー撮像素子から出力される連続した複数の水平ラインの画像信号を前記複数のＦＩＦＯに同時にそれぞれ保持し、これら保持し連続した複数の水平ラインの画像信号を前記複数のＦＩＦＯから同時に読み出してパラレルに出力するラインバッファと、前記ラインバッファから出力された画素が奇数番目の水平ラインのＧ信号の場合には、当該画素の水平方向において両隣のＲ信号の補間によって当該画素のＲ信号を生成するとともに、当該画素の垂直方向において両隣のＢ信号の補間によって当該画素のＢ信号を生成し、前記ラインバッファから出力された画素が奇数番目の水平ラインのＲ信号の場合には、当該画素の水平方向において両隣及び垂直方向において両隣の４つのＧ信号の補間によって当該画素のＧ信号を生成するとともに、当該画素の垂直方向において両隣の画素の水平方向において両隣の４つのＢ信号の補間によって当該画素のＢ信号を生成し、前記ラインバッファから出力された画素が偶数番目の水平ラインのＢ信号の場合には、当該画素の垂直方向において両隣の画素の水平方向において両隣の４つのＲ信号の補間によって当該画素のＲ信号を生成するとともに、当該画素の水平方向において両隣及び垂直方向において両隣の４つのＧ信号の補間によって当該画素のＧ信号を生成し、前記ラインバッファから出力された画素が偶数番目の水平ラインのＧ信号の場合には、当該画素の垂直方向において両隣のＲ信号の補間によって当該画素のＲ信号を生成するとともに、当該画素の水平方向において両隣のＢ信号の補間によって当該画素のＢ信号を生成し、１画素当りＲＧＢの３色の色成分をもった画像信号を出力する補間回路と、前記補間回路から出力された前記画像信号に含まれるＲ、Ｇ及びＢ信号を輝度信号及び色差信号に変換する色変換回路とを備えたので、撮影画像の全画素がＲＧＢ３色のカラー画像信号をもつために撮像素子の解像度を劣化することなく撮影画像を得ることができるという効果を奏する。
【図面の簡単な説明】
【図１】 この発明の実施の形態１に係る画像信号処理回路の構成を示すブロック図である。
【図２】 この発明の実施の形態１に係る画像信号処理回路の撮像素子に用いられる原色系のカラーフィルタを示す図である。
【図３】 この発明の実施の形態１に係る画像信号処理回路の動作を示す図である。
【図４】 この発明の実施の形態２に係る画像信号処理回路の構成を示すブロック図である。
【図５】 この発明の実施の形態２に係る画像信号処理回路のラインバッファの構成を示す図である。
【図６】 この発明の実施の形態２に係る画像信号処理回路の動作を示すタイミングチャートである。
【図７】 この発明の実施の形態３に係る画像信号処理回路のラインバッファの構成を示す図である。
【図８】 この発明の実施の形態３に係る画像信号処理回路の動作を示すタイミングチャートである。
【図９】 この発明の実施の形態４に係る画像信号処理回路の動作を示す図である。
【図１０】 この発明の実施の形態５に係る画像信号処理回路の動作を示す図である。
【図１１】 この発明の実施の形態６に係る画像信号処理回路の構成を示すブロック図である。
【図１２】 この発明の実施の形態７に係る画像信号処理回路の構成を示すブロック図である。
【図１３】 この発明の実施の形態７に係る画像信号処理回路の動作を示す図である。
【図１４】 従来のデジタルビデオカメラ（画像信号処理回路）の構成を示すブロック図である。
【符号の説明】
１ 撮像素子、２ 画像信号、３ 輝度信号生成回路、４ 輝度信号、５、５Ａ、５Ｂ ラインバッファ、６ ＳＲＡＭ、７ 画像信号、８ 色変換回路、１１ 補間回路。
Claims (6)
- レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）の３色のカラーフィルタが配置され、奇数番目の水平ラインではＧ及びＲ信号の繰返し順で、偶数番目の水平ラインではＢ及びＧ信号の繰返し順で画像信号を出力するカラー撮像素子と、
前記画像信号に含まれるＧ信号は輝度信号としてそのまま出力するとともに、前記画像信号に含まれるＲ及びＢ信号は水平方向において両隣のＧ信号のみの補間によって輝度信号を生成して出力する輝度信号生成回路と
を備えたことを特徴とする画像信号処理回路。 - さらに、
並列接続された複数のＦＩＦＯから構成され、前記カラー撮像素子から出力される前記画像信号の同一水平ラインの連続した複数の画素を前記複数のＦＩＦＯに同時にそれぞれ保持し、これら保持し連続した複数の画素を前記複数のＦＩＦＯから同時に読み出してパラレルに前記輝度信号生成回路に供給するラインバッファ
を備えたことを特徴とする請求項１記載の画像信号処理回路。 - レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）の３色のカラーフィルタが配置され、奇数番目の水平ラインではＧ及びＲ信号の繰返し順で、偶数番目の水平ラインではＢ及びＧ信号の繰返し順で画像信号を出力するカラー撮像素子と、
並列接続された複数のＦＩＦＯから構成され、前記カラー撮像素子から出力される連続した複数の水平ラインの画像信号を前記複数のＦＩＦＯに同時にそれぞれ保持し、これら保持し連続した複数の水平ラインの画像信号を前記複数のＦＩＦＯから同時に読み出してパラレルに出力するラインバッファと、
前記ラインバッファから出力された前記画像信号に含まれるＧ信号は輝度信号としてそのまま出力するとともに、前記ラインバッファから出力された前記画像信号に含まれるＲ及びＢ信号は垂直方向において両隣のＧ信号のみの補間によって輝度信号を生成して出力する輝度信号生成回路と
を備えたことを特徴とする画像信号処理回路。 - レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）の３色のカラーフィルタが配置され、奇数番目の水平ラインではＧ及びＲ信号の繰返し順で、偶数番目の水平ラインではＢ及びＧ信号の繰返し順で画像信号を出力するカラー撮像素子と、
並列接続された複数のＦＩＦＯから構成され、前記カラー撮像素子から出力される連続した複数の水平ラインの画像信号を前記複数のＦＩＦＯに同時にそれぞれ保持し、これら保持し連続した複数の水平ラインの画像信号を前記複数のＦＩＦＯから同時に読み出してパラレルに出力するラインバッファと、
前記ラインバッファから出力された前記画像信号に含まれるＧ信号は輝度信号としてそのまま出力するとともに、前記ラインバッファから出力された前記画像信号に含まれるＲ及びＢ信号は水平方向において両隣及び垂直方向において両隣の４つのＧ信号の補間によって輝度信号を生成して出力する輝度信号生成回路と
を備えたことを特徴とする画像信号処理回路。 - レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）の３色のカラーフィルタが配置され、奇数番目の水平ラインではＧ及びＲ信号の繰返し順で、偶数番目の水平ラインではＢ及びＧ信号の繰返し順で画像信号を出力するカラー撮像素子と、
並列接続された２つのＦＩＦＯから構成され、前記カラー撮像素子から出力される奇数番目及び偶数番目の水平ラインの画像信号を前記２つのＦＩＦＯに同時にそれぞれ保持し、これら保持した奇数番目及び偶数番目の水平ラインの画像信号を前記２つのＦＩＦＯから同時に読み出してパラレルに出力するラインバッファと、
前記ラインバッファから出力された前記画像信号に含まれる奇数番目及び偶数番目の水平ラインのＲ、Ｇ及びＢ信号を輝度信号及び色差信号に変換する色変換回路と
を備えたことを特徴とする画像信号処理回路。 - レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）の３色のカラーフィルタが配置され、奇数番目の水平ラインではＧ及びＲ信号の繰返し順で、偶数番目の水平ラ インではＢ及びＧ信号の繰返し順で画像信号を出力するカラー撮像素子と、
並列接続された複数のＦＩＦＯから構成され、前記カラー撮像素子から出力される連続した複数の水平ラインの画像信号を前記複数のＦＩＦＯに同時にそれぞれ保持し、これら保持し連続した複数の水平ラインの画像信号を前記複数のＦＩＦＯから同時に読み出してパラレルに出力するラインバッファと、
前記ラインバッファから出力された画素が奇数番目の水平ラインのＧ信号の場合には、当該画素の水平方向において両隣のＲ信号の補間によって当該画素のＲ信号を生成するとともに、当該画素の垂直方向において両隣のＢ信号の補間によって当該画素のＢ信号を生成し、前記ラインバッファから出力された画素が奇数番目の水平ラインのＲ信号の場合には、当該画素の水平方向において両隣及び垂直方向において両隣の４つのＧ信号の補間によって当該画素のＧ信号を生成するとともに、当該画素の垂直方向において両隣の画素の水平方向において両隣の４つのＢ信号の補間によって当該画素のＢ信号を生成し、前記ラインバッファから出力された画素が偶数番目の水平ラインのＢ信号の場合には、当該画素の垂直方向において両隣の画素の水平方向において両隣の４つのＲ信号の補間によって当該画素のＲ信号を生成するとともに、当該画素の水平方向において両隣及び垂直方向において両隣の４つのＧ信号の補間によって当該画素のＧ信号を生成し、前記ラインバッファから出力された画素が偶数番目の水平ラインのＧ信号の場合には、当該画素の垂直方向において両隣のＲ信号の補間によって当該画素のＲ信号を生成するとともに、当該画素の水平方向において両隣のＢ信号の補間によって当該画素のＢ信号を生成し、１画素当りＲＧＢの３色の色成分をもった画像信号を出力する補間回路と、
前記補間回路から出力された前記画像信号に含まれるＲ、Ｇ及びＢ信号を輝度信号及び色差信号に変換する色変換回路と
を備えたことを特徴とする画像信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22831998A JP4132264B2 (ja) | 1998-08-12 | 1998-08-12 | 画像信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22831998A JP4132264B2 (ja) | 1998-08-12 | 1998-08-12 | 画像信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000059800A JP2000059800A (ja) | 2000-02-25 |
| JP4132264B2 true JP4132264B2 (ja) | 2008-08-13 |
Family
ID=16874593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22831998A Expired - Fee Related JP4132264B2 (ja) | 1998-08-12 | 1998-08-12 | 画像信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4132264B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004289450A (ja) | 2003-03-20 | 2004-10-14 | Canon Inc | 情報処理方法及び装置及びプログラム、及びプログラムを格納する記憶媒体 |
| JP4555642B2 (ja) * | 2004-09-09 | 2010-10-06 | オリンパス株式会社 | 信号処理回路 |
| DE102005058415A1 (de) * | 2005-12-07 | 2007-06-14 | Olympus Soft Imaging Solutions Gmbh | Verfahren zur Farbkorrekturberechnung |
-
1998
- 1998-08-12 JP JP22831998A patent/JP4132264B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000059800A (ja) | 2000-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5053654B2 (ja) | 画像処理装置およびその方法と電子カメラ | |
| JP2004208336A (ja) | 輝度勾配を用いたフルカラーイメージ適応的補間装置 | |
| JP2002142149A (ja) | 画像処理回路 | |
| KR100873880B1 (ko) | 화상 처리 장치 및 화상 처리 방법 | |
| US6593965B1 (en) | CCD data pixel interpolation circuit and digital still camera equipped with it | |
| US9569703B2 (en) | Data transfer apparatus and method thereof | |
| US7212237B2 (en) | Digital camera with electronic zooming function | |
| JP2004023279A (ja) | 半導体装置、携帯端末システムおよびセンサモジュール | |
| US6762792B1 (en) | Digital still camera | |
| JP4827213B2 (ja) | 画像補正装置および画像補正方法 | |
| JP4132264B2 (ja) | 画像信号処理回路 | |
| JP3893441B2 (ja) | 表示装置およびその制御方法 | |
| JP2006304203A (ja) | 色差間引きの変換機能を有する電子カメラ | |
| JP4922545B2 (ja) | 資料提示装置およびその画像処理方法 | |
| KR20050063711A (ko) | 화상 신호 처리 장치 | |
| JP4281161B2 (ja) | 電子カメラ | |
| JPH07123421A (ja) | 撮像装置 | |
| JP4260769B2 (ja) | 画像処理回路 | |
| JP3696536B2 (ja) | データ変換回路 | |
| JPH04275776A (ja) | 画像読み取り装置 | |
| JP2002359856A (ja) | データ変換回路およびデジタル・カメラ | |
| JP4555642B2 (ja) | 信号処理回路 | |
| US6266101B1 (en) | Y/C separator | |
| JP2002330283A (ja) | 解像度変換方法および解像度変換装置 | |
| JP2006303693A (ja) | 縮小画像の生成機能を備える電子カメラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050714 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070910 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070925 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080520 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080602 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |