JP3326361B2 - 映像処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、走査線変換装置に
関するものであり、特に、ノンインターレースの映像信
号からインターレースの映像信号に変換を行なう走査線
変換装置に関するものである。

【０００２】

【従来の技術】従来より、パーソナルコンピュータ等の
ノンインターレース映像信号を標準テレビジョン信号の
インターレース映像信号に変換する走査線変換装置が知
られている。ここで、上記標準テレビジョン信号として
は、ＮＴＳＣ方式のテレビジョン信号が挙げられる。

【０００３】上記従来の走査線変換装置においては、映
像信号は、フィルタ処理を施した後に所望の走査線数に
変換される。このフィルタ処理を行なうのは、走査線変
換の際の画質の劣化を抑えるためである。ここで、垂直
フィルタ処理は、Ｎ本の水平ラインにおける各画素の輝
度や色差の値に所定の重み付け係数を乗算した後、それ
らを加算することにより行なわれる。また、水平フィル
タ処理は、１本の水平ラインにおける各画素の輝度や色
差の値に所定の重み付け係数を乗算した後、それらを加
算することにより行なわれる。そして、フィルタ処理を
施した映像信号の走査線数は標準テレビジョン信号の走
査線数に適合するように変換され、その後、走査線数が
変換された映像信号は、パソコン側のクロックに同期し
て画像メモリに書き込まれる。

【０００４】ここで、従来における走査線変換装置の構
成を示すと、図１０に示すようになる。この図１０の走
査線変換装置は、垂直方向の走査線変換を行なうもので
ある。つまり、この走査線変換装置には、第１ラインメ
モリＭ−１等のラインメモリが複数設けられ、水平方向
の１ラインの映像データが順次入力され、第１ラインメ
モリＭ−１、第２ラインメモリＭ−２というように順次
送られていく。そして、乗算部Ｊ−０等により、各ライ
ンの画素の輝度や色差の値に対してフィルタ係数αが掛
けられ、加算部Ｋに送られる。このようにして、垂直フ
ィルタ処理が行なわれる。上記第１ラインメモリＭ−１
〜第ＮラインメモリＭ−Ｎ、乗算部Ｊ−０〜Ｊ−Ｎ、加
算部Ｋが垂直フィルタを構成する。

【０００５】そして、変換部Ｈにおいて、走査線変換処
理が行なわれる。つまり、単にノンインターレースから
インターレースへの変換処理を行なう場合には、変換部
Ｈにラインメモリを設け、変換部Ｈは、加算部Ｋから出
力される映像信号を１ラインおきに該ラインメモリに書
込みを行なって、該ラインメモリに書き込まれた１ライ
ン分のデータを出力する。この出力のタイミングは、書
込みの周波数の２分の１の速度で読み出す。例えば、垂
直方向の走査線数が５２５本であるノンインターレース
映像信号の場合には、１ラインおきに書込みを行なって
読み出すことによりインターレース映像信号に変換す
る。上記垂直方向の走査線数が５２５本の場合として
は、ＮＴＳＣの規格があげられる。

【０００６】また、ノンインターレースからインターレ
ースへの変換処理を行なうとともに、垂直方向の走査線
数を間引いて圧縮処理を行なう場合には、変換部Ｈに
は、１フィールド分の映像信号を格納できるフィールド
メモリを設け、変換部Ｈは、標準テレビジョン信号の走
査線数に適合するインターレース映像信号となるよう
に、該フィールドメモリに書込みを行なって、このフィ
ールドメモリに書き込まれた映像信号を読み出す。例え
ば、垂直方向の走査線数が６００本であるノンインター
レース映像信号をＮＴＳＣのインターレース映像信号に
変換する場合には、該フィールドメモリに書き込まれる
ライン数が２６２．５本となるように、あるフレームに
ついて少なくとも１ラインの間隔をおいてフィールドメ
モリに書込みを行なう。このフィールドメモリに書き込
まれた映像信号により一方のフィールドが形成される。
また、他方のフィールドについては、次のフレームにつ
いて書込みを行なったライン以外のラインから少なくと
も１ラインの間隔をおいてフィールドメモリに書込みを
行なう。

【０００７】なお、水平方向へも圧縮を行なう場合に
は、変換部Ｈからの出力信号を水平フィルタに送り、こ
の水平フィルタでフィルタ処理を行なった上で、標準テ
レビジョン信号の走査線数に適合するように所定の画素
を間引いて変換を行なう。ここで、上記図３に示す走査
線変換装置を構成しようとする場合には、Ｎ本のライン
メモリが必要になる。また、変換部Ｈにラインメモリを
使用した場合に、このラインメモリも勘案するとＮ＋１
本のラインメモリが必要になる。

【０００８】

【発明が解決しようとする課題】しかし、コストの低減
や装置の小型化のためには、ラインメモリの数は構成上
少ないことが好ましい。特に、図１０に示す走査線変換
装置において、垂直フィルタがＫ番目のラインの処理を
行なった後に、ラインメモリに書込みを行ない、書込み
側の２分の１倍の速度で読み出す場合には、次に、垂直
フィルタがＫ＋１番目のラインの処理を行なう際には、
ラインを入力する必要のないラインメモリが存在する。
すなわち、走査線変換装置における第ＮラインメモリＭ
−Ｎは、Ｋ番目のラインの映像信号を乗算部Ｊ−Ｎに送
ると、各データが加算部Ｋで加算されて変換部Ｈのライ
ンメモリに書き込まれるが、Ｋ＋１番目のラインについ
ては、インターレース映像信号への変換のため間引き処
理を行なうので、そのデータを保持して出力する必要が
ない。そして、第ＮラインメモリＭ−Ｎは、Ｋ＋２番目
のラインについて上記Ｋ番目のラインの場合と同様に乗
算部Ｊ−Ｎに送るのである。つまり、ノンインターレー
ス・インターレース処理を行なう場合には、所定の期間
機能していないラインメモリが存在するのである。

【０００９】そこで、本発明は、ラインメモリの数を減
少させることができるとともに、機能していないライン
メモリをできる限り少なくすることができる映像処理装
置を提供することを目的とする。

【００１０】

【課題を解決するための手段】本発明は上記問題点を解
決するために創作されたものであって、第１には、映像
信号の走査線を変換する映像処理装置であって、映像信
号を１ラインずつ遅延させる遅延手段であって、Ｎ個の
個別遅延手段であって、１ライン分の映像信号を遅延さ
せる個別遅延手段を有する遅延手段と、上記各個別遅延
手段の出力端に接続されたＮ個の乗算部と、上記Ｎ個の
個別遅延手段のうちの最初の個別遅延手段の入力端に接
続された２つの乗算部と、上記Ｎ個の乗算部の出力端に
接続されるとともに、上記最初の個別遅延手段の入力端
に接続された２つの乗算部のうちの一方の乗算部の出力
端に接続された加算手段と、上記遅延手段におけるＮ番
目の個別遅延手段とＮ−１番目の個別遅延手段との間に
設けられた切換え手段であって、上記Ｎ−１番目の個別
遅延手段の出力端と上記加算手段の出力端とを選択して
上記Ｎ番目の個別遅延手段の入力端と接続する切換え手
段と、上記Ｎ番目の個別遅延手段の出力端と上記最初の
個別遅延手段の入力端に接続された２つの乗算部のうち
の他方の出力端に接続された乗算部の出力端とが接続さ
れた加算手段と、を有する垂直フィルタ部を有すること
を特徴とする。この第１の構成の映像処理装置において
は、映像信号が遅延手段に入力されると個別遅延手段に
１ラインずつ入力される。そして、各個別遅延手段から
出力された映像信号に対してＮ個の乗算部により乗算処
理が行なわれ、また、最初の個別遅延手段の入力端に接
続された２つの乗算部のうちの一方の乗算部により該最
初の個別遅延手段へ入力される映像信号に対して乗算処
理が行なわれる。そして、それらの乗算処理の結果が加
算手段で加算される。また、切換え手段は、Ｎ−１番目
の個別遅延手段の出力端と上記加算手段の出力端とを切
り換えるので、該加算手段の出力端に切り換えられた場
合には、上記加算手段の加算結果がＮ番目の個別遅延手
段に送られる。そして、最初の個別遅延手段へ入力され
る映像信号に対して、最初の個別遅延手段の入力端に接
続された２つの乗算部のうちの他方の乗算部により乗算
処理が行なわれて、Ｎ番目の個別遅延手段に接続された
加算手段により該Ｎ番目の個別遅延手段に書き込まれた
映像信号と該他方の乗算部の乗算結果が加算されて出力
される。以上のようにして映像信号に対して垂直フィル
タ処理が行なわれる。よって、本発明の映像処理装置に
よれば、乗算部の数がＮ＋２個に対して個別遅延手段は
Ｎ個となるので、個別遅延手段の数を少なくすることが
できる。

【００１１】また、第２には、上記第１の構成におい
て、上記映像処理装置が、上記垂直フィルタ部から出力
される１ライン分の映像信号を遅延させる遅延手段を備
えた走査線変換部を有し、上記切換え手段が、上記垂直
フィルタ部に入力される映像信号の水平走査期間に相当
する周期で切り換えられるとともに、上記走査線変換部
における遅延手段には、映像信号が１ラインの間隔をお
いて書き込まれることを特徴とする。この第２の構成に
おいては、上記切換え手段が映像信号の水平走査期間に
相当する周期で切り換えられて、所定の映像信号がＮ番
目の個別遅延手段から出力される。そして、走査線変換
部が遅延手段を有し、該遅延手段には映像信号が１ライ
ンの間隔をおいて書き込まれるので、垂直方向に走査線
数が半分となった映像信号が得られ、インターレース映
像信号の一方のフィールド映像信号を得ることができ
る。また、切換え手段の切換えのタイミングを逆にする
ことにより、インターレース映像信号としての他のフィ
ールド映像信号が得られる。

【００１２】また、第３には、上記第２の構成におい
て、上記走査線変換部における遅延手段に書き込まれた
映像信号が、上記水平走査期間の２倍の走査期間におい
て該遅延手段から読出しが行なわれることを特徴とす
る。この第３の構成においては、水平走査期間の２倍の
走査期間において、遅延手段から読出しが行なわれるの
で、インターレース映像信号としての映像信号の読出し
を適切に行なうことができる。

【００１３】また、第４には、上記第１の構成におい
て、上記映像処理装置が、上記垂直フィルタ部から出力
される映像信号のうち出力映像における１フィールド分
の映像信号を遅延させる遅延手段を備えた走査線変換部
を有し、上記走査線変換部における遅延手段には、１フ
ィールド分の映像信号が少なくとも１ラインの間隔をお
いて書き込まれることを特徴とする。この第４の構成に
おいては、走査線変換部が遅延手段を有し、該遅延手段
には１フィールド分の映像信号が少なくとも１ラインの
間隔をおいて書き込まれるので、垂直方向に走査線数が
半分以下に縮小した映像信号が得られ、インターレース
映像信号の一方のフィールド映像信号を得ることができ
る。また、切換え手段の切換えのタイミングをずらすこ
とにより、インターレース映像信号としての他のフィー
ルド映像信号が得られる。

【００１４】また、第５には、上記第１の構成におい
て、上記映像処理装置が、上記垂直フィルタ部から出力
される映像信号のうち出力映像における１フレーム分の
映像信号を遅延させる遅延手段を備えた走査線変換部を
有し、上記走査線変換部における遅延手段には、１フレ
ーム分の映像信号が少なくとも１ラインの間隔をおいて
書き込まれることを特徴とする。この第５の構成におい
ては、上記切換え手段が１フレーム分の映像信号にまで
垂直方向に走査線を縮小するように切り換えられて、所
定の映像信号がＮ番目の個別遅延手段から出力される。
そして、走査線変換部が遅延手段を有し、該遅延手段に
は１フレーム分の映像信号が少なくとも１ラインの間隔
をおいて書き込まれるので、垂直方向に走査線数が半分
以下に縮小した映像信号が得られる。

【００１５】また、第６には、上記第１から第５までの
いずれかの構成において、ノンインターレース映像信号
としての入力映像信号におけるあるフレームの映像信号
からインターレース映像信号における一方のフィールド
映像信号が変換され、該フレームの次のフレームの映像
信号からインターレース映像信号における他方のフィー
ルド映像信号が変換されることを特徴とする。

【００１６】また、第７には、上記第１の構成におい
て、上記映像処理装置が、上記垂直フィルタ部から出力
される映像信号に水平フィルタ処理を行なう水平フィル
タ部と、上記水平フィルタ部から出力される映像信号を
水平方向に圧縮する画素分遅延させる遅延手段を備えた
走査線変換部を有し、上記切換え手段が、上記入力映像
信号の水平走査期間に相当する周期で切り換えられると
ともに、上記走査線変換部における遅延手段には、映像
信号が１ラインの間隔をおいて書き込まれることを特徴
とする。この第７の構成においては、垂直フィルタ部の
後に水平フィルタ部が設けられているので、この水平フ
ィルタ部により水平方向にフィルタ処理が行なわれる。
そして、走査線変換部が遅延手段を有し、該遅延手段に
は映像信号が１ラインの間隔をおいて書き込まれるの
で、水平方向に走査線が縮小されるとともに垂直方向に
走査線数が半分となった映像信号が得られ、インターレ
ース映像信号の一方のフィールド映像信号を得ることが
できるる。また、切換え手段の切換えのタイミングを逆
にすることにより、インターレース映像信号としての他
のフィールド映像信号が得られる。

【００１７】また、第８には、上記第１の構成におい
て、上記映像処理装置が、上記垂直フィルタ部から出力
される映像信号に水平フィルタ処理を行なう水平フィル
タ部と、上記水平フィルタ部から出力される映像信号の
うち出力映像における１フィールド分の映像信号を遅延
させる遅延手段を備えた走査線変換部を有し、上記走査
線変換部における遅延手段には、上記１フィールド分の
映像信号が少なくとも１ラインの間隔をおいて書き込ま
れることを特徴とする。この第８の構成においては、垂
直フィルタ部の後に水平フィルタ部が設けられているの
で、この水平フィルタ部により水平方向にフィルタ処理
が行なわれる。そして、走査線変換部が遅延手段を有
し、該遅延手段には１フィールド分の映像信号が少なく
とも１ラインの間隔をおいて書き込まれるので、水平方
向に走査線が縮小されるとともに垂直方向に走査線数が
半分以下に縮小した映像信号が得られ、インターレース
映像信号の一方のフィールド映像信号を得ることができ
る。また、切換え手段の切換えのタイミングをずらすこ
とにより、インターレース映像信号としての他のフィー
ルド映像信号が得られる。

【００１８】また、第９には、上記第１の構成におい
て、上記映像処理装置が、上記垂直フィルタ部から出力
される映像信号に水平フィルタ処理を行なう水平フィル
タ部と、上記水平フィルタ部から出力される映像信号の
うち出力映像における１フレーム分の映像信号を遅延さ
せる遅延手段を備えた走査線変換部を有し、上記走査線
変換部における遅延手段には、１フレーム分の映像信号
が少なくとも１ラインの間隔をおいて書き込まれること
を特徴とする。この第９の構成においては、垂直フィル
タ部の後に水平フィルタ部が設けられているので、この
水平フィルタ部により水平方向にフィルタ処理が行なわ
れる。そして、走査線変換部が遅延手段を有し、該遅延
手段には１フレーム分の映像信号が少なくとも１ライン
の間隔をおいて書き込まれるので、水平方向に走査線が
縮小されるとともに垂直方向に走査線数が半分以下に縮
小した映像信号が得られる。

【００１９】また、第１０には、上記第７から第９まで
のいずれかの構成において、ノンインターレース映像信
号としての入力映像信号におけるあるフレームの映像信
号からインターレース映像信号における一方のフィール
ド映像信号が変換され、該フレームの次のフレームの映
像信号からインターレース映像信号における他方のフィ
ールド映像信号が変換されることを特徴とする。

【００２０】また、第１１には、上記第１から第６まで
のいずれかの構成において、上記映像処理装置が、上記
垂直フィルタ部の入力端に設けられた水平フィルタ部を
有し、該水平フィルタ部は、映像処理装置に入力された
映像信号に水平フィルタ処理を行なうことを特徴とす
る。この第１１の構成においては、垂直フィルタ部の前
に水平フィルタ部が設けられているので、この水平フィ
ルタ部により水平方向にフィルタ処理が行なわれる。そ
して、その後の垂直フィルタ部により垂直フィルタ処理
が行なわれて、所定の処理が行なわれる。よって、水平
方向に走査線が縮小されるとともに垂直方向に走査線数
が半分もしくは半分以下に縮小した映像信号が得られ
る。

【００２１】

【発明の実施の形態】本発明の実施の形態としての実施
例を図面を利用して説明する。本発明の第１実施例に基
づく走査線変換装置Ａは、図１に示されるように、入力
処理部１０と、垂直フィルタ部２０と、変換部３０と、
出力処理部４０とを有している。

【００２２】ここで、上記入力処理部１０は、この入力
処理部１０に入力されるアナログ映像データとしてのノ
ンインターレース映像信号に所定の処理を施してデジタ
ル映像データにＡ／Ｄ変換するものである。また、上記
垂直フィルタ部２０は、上記入力処理部１０からの映像
データの各走査線に垂直方向にフィルタ処理をかける。
また、上記変換部３０は、垂直フィルタ部２０から出力
される映像データの１ラインおきに間引くことによりノ
ンインターレース・インターレース変換を行なうもので
あり、図１に示すように、ラインメモリ３０１を有して
いる。また、出力処理部４０は、上記変換部３０から出
力される映像データに対してＮＴＳＣ方式の映像信号に
変調をかけた後、Ｄ／Ａ変換して外部にインターレース
映像信号として出力するものである。

【００２３】ここで、上記垂直フィルタ部２０の構成に
ついてさらに詳しく説明すると、垂直フィルタ部２０
は、ラインメモリ２０１、２０２、２０３と、乗算部２
１１、２１２、２１３、２１４、２１５と、加算部２２
１、２２２と、スイッチ２３１とを有している。このラ
インメモリ２０１、２０２、２０３はそれぞれ個別遅延
手段として機能し、これらはまとめて遅延手段として機
能する。

【００２４】上記ラインメモリ２０１、２０２、２０３
は、入力される映像信号の走査線の１水平期間に相当す
る遅延を行なうものであり、ラインメモリ２０１、２０
２、２０３のそれぞれは、水平方向１ライン分のデータ
を格納できる容量を有している。ここで、ラインメモリ
２０１は、入力処理部１０に接続され、ラインメモリ２
０２は、ラインメモリ２０１に接続されている。また、
ラインメモリ２０２には、上記スイッチ２３１の接点ａ
が接続されている。また、上記スイッチ２３１には、上
記ラインメモリ２０３が接続されている。

【００２５】また、上記乗算部２１１、２１２、２１
３、２１４、２１５は、各走査線に重みを付けるフィル
タ係数を乗算する乗算器である。つまり、１ラインの映
像データにおける各画素の輝度と色差の値にフィルタ係
数を乗算する。例えば、図１に示すように、乗算部２１
１はフィルタ係数α１を乗算するものであり、この乗算
部２１１は入力処理部１０の出力側に接続されているの
で、乗算部２１１は入力処理部１０から出力される１ラ
イン分のデータにフィルタ係数α１を掛けることにな
る。また、乗算部２１２はフィルタ係数α２を乗算する
ものであり、入力処理部１０の出力側に接続されている
ので、乗算部２１２は入力処理部１０から出力される１
ライン分のデータにフィルタ係数α２を掛けることにな
る。また、乗算部２１３はフィルタ係数α３を乗算する
ものであり、ラインメモリ２０１の出力側に接続されて
いるので、乗算部２１３はラインメモリ２０１から出力
される１ライン分のデータにフィルタ係数α３を掛ける
ことになる。同じように、乗算部２１４はフィルタ係数
α４を乗算するものであり、ラインメモリ２０２の出力
側に接続されているので、乗算部２１４はラインメモリ
２０２から出力される１ライン分のデータにフィルタ係
数α４を掛けることになる。また、乗算部２１５はフィ
ルタ係数α５を乗算するものであり、ラインメモリ２０
３の出力側に接続されているので、乗算部２１５はライ
ンメモリ２０３から出力される１ライン分のデータにフ
ィルタ係数α５を掛けることになる。なお、上記の乗算
部におけるフィルタ係数α１等は縮小比率等により決定
される。

【００２６】また、加算手段としての加算部２２１は、
乗算部２１２、２１３、２１４、２１５の各出力側に接
続され乗算部２１２、２１３、２１４、２１５の各出力
を加算する。また、加算部２２１は、スイッチ２３１の
接点ｂに接続され、加算した結果を該接点ｂ側に出力す
る。また、同じく加算手段としての加算部２２２は、乗
算部２１１の出力側とラインメモリ２０３の出力側に接
続され、乗算部２１１の出力とラインメモリ２０３の出
力とを加算する。

【００２７】なお、上記切換え手段としての上記スイッ
チ２３１は、ラインメモリ２０３の入力として、ライン
メモリ２０２の出力と加算部２２１の出力とのいずれか
に切り換える。このスイッチ２３１は、入力映像信号の
１水平期間に相当する周期で接点ａ、ｂ間を切り換え
る。

【００２８】また、上記走査線変換部としての上記変換
部３０は、ラインメモリ３０１と、制御部（図示せず）
とを有している。ここで、上記ラインメモリ３０１は、
水平方向１ライン分のデータを格納できる容量を有し、
加算部２２２から出力される１ライン分のデータがこの
ラインメモリ３０１に書き込まれる。このラインメモリ
３０１は、１ライン分の映像信号を遅延させる遅延手段
として機能する。また、上記制御部は、ラインメモリ３
０１の書込み、読出しを制御する。なお、上記ラインメ
モリ３０１は、入力映像信号の１水平期間でライトリセ
ットを掛け、該入力映像信号に同期したクロックで映像
データを書き込むとともに、該映像信号の２水平期間で
リードリセットをかけて、該入力映像信号に同期したク
ロックの倍周クロックで映像データを読み出すことによ
りノンインターレース・インターレース変換を行なう。

【００２９】上記構成の走査線変換装置Ａの動作につい
て、図２、図３を使用して説明する。なお、図２、図３
において、ＷＲＳＴは、ラインメモリ３０１のライトリ
セット、ＲＲＳＴは、ラインメモリ３０１のリードリセ
ットである。このライトリセットにより、オーバーライ
トする形で書込みが開始される。同じように、リードリ
セットがかかると、初期位置からの読出しが開始され
る。期間Ｔｎ（ｎ＝１・・・・Ｉ）は入力映像信号の１
水平期間に相当し、Ｌｎ（ｎ＝１・・・・Ｉ）は入力映
像信号の各走査線を示すものとする。

【００３０】まず、入力処理部１０では、アナログ信号
としてのノンインターレース映像信号がＡ／Ｄ変換によ
りデジタル信号に変換されて、垂直フィルタ部２０に出
力される。すなわち、映像信号は、Ｌ１、Ｌ２というよ
うに順次出力される。入力される映像信号はフレームご
とに入力される。

【００３１】ノンインターレース映像信号におけるある
フレーム（これを「第１フレーム」とする）の映像信号
が入力処理部１０から入力される場合について説明する
と、垂直フィルタ部２０に入力された映像信号は、ま
ず、ラインメモリ２０１に入力され書き込まれて、その
後ラインメモリ２０１より出力される。そして、今後は
ラインメモリ２０２に入力され、同じように書き込まれ
て、その後ラインメモリ２０２より出力される。

【００３２】なお、スイッチ２３１は、初期状態から期
間Ｔ３までは接点ａに接続され、期間Ｔ４から接点ａと
接点ｂとが交互に接続される。つまり、期間Ｔ４では接
点ｂに接続され、期間Ｔ５では接点ａに接続される。

【００３３】これにより、期間Ｔ３では、ラインメモリ
２０３にＬ１の映像信号が書き込まれ、ラインメモリ２
０２にはＬ２の映像信号が書き込まれ、ラインメモリ２
０１にはラインＬ３の映像信号が書き込まれるので、期
間Ｔ４では、ラインメモリ２０３の出力（Ｌ１）に乗算
部２１５のフィルタ係数（α５）を乗算した結果（以下
乗算した結果を単に記号で「Ｌ１α５」というように示
す）と、ラインメモリ２０２の出力（Ｌ２）に乗算部２
１４のフィルタ係数（α４）を乗算した結果（Ｌ２α
４）と、ラインメモリ２０１の出力（Ｌ３）に乗算部２
１３のフィルタ係数（α３）を乗算した結果（Ｌ３α
３）と、ラインメモリ２０１への入力（Ｌ４）に乗算部
２１２のフィルタ係数（α２）を乗算した結果（Ｌ４α
２）とが加算部２２１で加算されて、ラインメモリ２０
３に書き込まれる。

【００３４】そして、期間Ｔ５では、ラインメモリ２０
３の出力（Ｌ１α５＋Ｌ２α４＋Ｌ３α３＋Ｌ４α２）
と、入力処理部１０の出力（Ｌ５）に乗算部２１１のフ
ィルタ係数（α１）を乗算した結果（Ｌ５α１）とが加
算部２２２で加算されて、映像信号（Ｌ１α５＋Ｌ２α
４＋Ｌ３α３＋Ｌ４α２＋Ｌ５α１）がラインメモリ３
０１に書き込まれる。このラインメモリ３０１への書込
みは、入力映像信号に同期したクロックに従い行なわ
れ、特に、ラインメモリ３０１への書込みは、図２に示
すように、メモリライトイネーブルにより行なわれる。
つまり、このメモリライトイネーブルがＨｉｇｈになっ
ている場合のみラインメモリ３０１への書込みが可能と
なる。よって、例えば、期間Ｔ４においては、Ｌ１＋Ｌ
４の映像信号が加算部２２２から出力されるが、この映
像信号はラインメモリ３０１には書き込まれない。ま
た、この期間Ｔ５においては、スイッチ２３１は接点ａ
に切り換えられるので、ラインメモリ２０３にＬ３の映
像信号が書き込まれ、ラインメモリ２０２にはＬ４の映
像信号が書き込まれ、ラインメモリ２０１にはラインＬ
５の映像信号が書き込まれる 期間Ｔ６では、上記期間Ｔ４の場合と同じようにして、
ラインメモリ２０３の出力（Ｌ３）に乗算部２１５のフ
ィルタ係数（α５）を乗算した結果（Ｌ３α５）と、ラ
インメモリ２０２の出力（Ｌ４）に乗算部２１４のフィ
ルタ係数（α４）を乗算した結果（Ｌ４α４）と、ライ
ンメモリ２０１の出力（Ｌ５）に乗算部２１３のフィル
タ係数（α３）を乗算した結果（Ｌ５α３）と、ライン
メモリ２０１への入力（Ｌ６）に乗算部２１２のフィル
タ係数（α２）を乗算した結果（Ｌ６α２）とが加算部
２２１で加算されて、映像信号（Ｌ３α５＋Ｌ４α４＋
Ｌ５α３＋Ｌ６α２）がラインメモリ２０３に書き込ま
れる。

【００３５】そして、期間Ｔ７では、ラインメモリ２０
３の出力（Ｌ３α５＋Ｌ４α４＋Ｌ５α３＋Ｌ６α２）
と、入力処理部１０の出力（Ｌ７）に乗算部２１１のフ
ィルタ係数（α１）を乗算した結果（Ｌ７α１）とが加
算部２２２で加算されて、ラインメモリ３０１に書き込
まれる。

【００３６】なお、ラインメモリ３０１からの映像信号
の読出しは、入力映像信号に同期したクロックの倍周ク
ロックで行なわれる。つまり、期間Ｔ５においてライン
メモリ３０１に書き込まれた映像信号（Ｌ１α５＋Ｌ２
α４＋Ｌ３α３＋Ｌ４α２＋Ｌ５α１）は、期間Ｔ６、
Ｔ７の期間でラインメモリ３０１から出力される。な
お、当然、期間Ｔ６、Ｔ７におけるラインメモリ３０１
に格納された映像信号の読出しにおいて、期間Ｔ７で新
たに映像信号が入力されるが、書込みのアドレスが読出
しのアドレスを追い越すことはない。

【００３７】また、同じようにして、期間Ｔ７において
ラインメモリ３０１に書き込まれた映像信号（Ｌ３α５
＋Ｌ４α４＋Ｌ５α３＋Ｌ６α２＋Ｌ７α１）は、期間
Ｔ８、Ｔ９の期間でラインメモリ３０１から出力され
る。

【００３８】出力処理部４０は、ラインメモリ３０１か
ら読み出された映像信号に対して所定の処理を行ない、
所定のインターレース映像信号として出力する。

【００３９】以上のようにして、ある１つのフレームの
ノンインターレース映像信号から１フィールド分のイン
ターレース映像信号に変換される。つまり、加算部２２
２からは、入力映像信号の走査線数の半分の走査線数の
映像信号がフィルタ係数がかけられた状態で、ラインメ
モリ３０１に次々と書き込まれる。

【００４０】なお、上記の走査線数の映像信号を得るた
めに、実際には、入力映像信号における１番目の映像信
号（Ｌ１）の前には複数ライン分のダミーデータが付加
され、最後のラインの映像信号の後にもダミーデータが
付加されることになる。また、各１ラインごとの映像信
号についても、上記水平フィルタ部５０において上記１
ラインの画素分の映像信号を得るために、実際には、各
ラインの１番目の画素の映像信号の前にはダミーデータ
が付加され、最後の画素の映像信号の後にもダミーデー
タが付加される。ダミーデータの付加は入力処理部１０
において行なわれる。

【００４１】次に、入力処理部１０から次のフレーム
（第２フレーム）のノンインターレース映像信号が入力
される場合について、図３を使用して説明する。つま
り、上記と同じように、アナログ信号としてのノンイン
ターレース映像信号がデジタル信号に変換されて、垂直
フィルタ部２０に出力される。すなわち、映像信号は、
Ｌ１、Ｌ２というように順次出力される。

【００４２】垂直フィルタ部２０に入力された映像信号
は、ラインメモリ２０１、ラインメモリ２０２というよ
うに次々と書き込まれる。なお、この場合には、スイッ
チ２３１は、初期状態から期間Ｔ４までが接点ａに接続
され、期間Ｔ５から接点ａと接点ｂとが交互に接続され
る。つまり、期間Ｔ５では接点ｂに接続され、期間Ｔ６
では接点ａに接続される。この第２フレームにおいて
は、スイッチ２３１の切換え状態が、上記第１フレーム
の場合に比べて１期間ずれている。

【００４３】これにより、期間Ｔ５では、ラインメモリ
２０３の出力（Ｌ２）に乗算部２１５のフィルタ係数
（α５）を乗算した結果（Ｌ２α５）と、ラインメモリ
２０２の出力（Ｌ３）に乗算部２１４のフィルタ係数
（α４）を乗算した結果（Ｌ３α４）と、ラインメモリ
２０１の出力（Ｌ４）に乗算部２１３のフィルタ係数
（α３）を乗算した結果（Ｌ４α３）と、ラインメモリ
２０１への入力（Ｌ５）に乗算部２１２のフィルタ係数
（α２）を乗算した結果（Ｌ５α２）とが加算部２２１
で加算されて、ラインメモリ２０３に書き込まれる。

【００４４】そして、期間Ｔ６では、ラインメモリ２０
３の出力と、入力処理部１０の出力（Ｌ６）に乗算部２
１１のフィルタ係数（α１）を乗算した結果（Ｌ６α
１）とが加算部２２２で加算されて、映像信号（Ｌ２α
５＋Ｌ３α４＋Ｌ４α３＋Ｌ５α２＋Ｌ６α１）がライ
ンメモリ３０１に書き込まれる。このラインメモリ３０
１への書込みは、入力映像信号に同期したクロックに従
い行なわれる。また、ラインメモリ３０１への書込み
は、図２にに示すように、メモリライトイネーブルによ
り行なわれる。また、この期間Ｔ６においては、スイッ
チ２３１は接点ｂに切り換えられるので、ラインメモリ
２０３にＬ４の映像信号が書き込まれ、ラインメモリ２
０２にはＬ５の映像信号が書き込まれ、ラインメモリ２
０１にはラインＬ６の映像信号が書き込まれる 期間Ｔ７では、上記期間Ｔ４の場合と同じようにして、
各ラインメモリの出力にフィルタ係数を乗算した結果を
加算することにより、映像信号（Ｌ４α５＋Ｌ５α４＋
Ｌ６α３＋Ｌ７α２）がラインメモリ２０３に書き込ま
れる。

【００４５】そして、期間Ｔ８では、ラインメモリ２０
３の出力（Ｌ４α５＋Ｌ５α４＋Ｌ６α３＋Ｌ７α２）
と、入力処理部１０の出力（Ｌ８）に乗算部２１１のフ
ィルタ係数（α１）を乗算した結果（Ｌ８α１）とが加
算部２２２で加算されて、ラインメモリ３０１に書き込
まれる。

【００４６】なお、ラインメモリ３０１からの映像信号
の読出しは、入力映像信号に同期したクロックの倍周ク
ロックで行なわれる。つまり、期間Ｔ６においてライン
メモリ３０１に書き込まれた映像信号（Ｌ２α５＋Ｌ３
α４＋Ｌ４α３＋Ｌ５α２＋Ｌ６α１）は、期間Ｔ６、
Ｔ７の期間でラインメモリ３０１から出力される。ま
た、同じようにして、期間Ｔ８においてラインメモリ３
０１に書き込まれた映像信号（Ｌ４α５＋Ｌ５α４＋Ｌ
６α３＋Ｌ７α２＋Ｌ８α１）は、期間Ｔ９、Ｔ１０の
期間でラインメモリ３０１から出力される。出力処理部
４０は、ラインメモリ３０１から読み出された映像信号
に対して所定の処理を行ない、所定のインターレース映
像信号として出力する。

【００４７】以上のようにして、次のフレームのノンイ
ンターレース映像信号から他の１フィールド分のインタ
ーレース映像信号に変換される。つまり、あるフレーム
のノンインターレース映像信号からある１フィールド分
のインターレース映像信号が変換され、次のフレームの
ノンインターレース映像信号から他の１フィールド分の
インターレース映像信号が変換されて、ノンインターレ
ース・インターレース変換が行なわれる。そして、映像
信号の出力に当たっては、第１フレームから得られたイ
ンターレース映像信号と第２フレームから得られたイン
ターレース映像信号とで１つのフレームが構成されるこ
とになる。

【００４８】同じように、その次のフレーム（第３フレ
ーム）においては、上記第１フレームと同様に処理が行
なわれ、その次のフレーム（第４フレーム）において
は、上記第２フレームと同様に処理が行なわれる。つま
り、奇数フレームについては、上記第１フレームと同様
の処理を行ない、偶数フレームについては、上記第２フ
レームと同様の処理を行なう。

【００４９】以上のように、本実施例の走査線変換装置
によれば、垂直フィルタ部においてラインメモリの数を
少なくすることができる。つまり、図１０に示すような
従来の構成で乗算部を５つ備えようとすると、変換部Ｈ
に設けたラインメモリを除いて４つのラインメモリが必
要になるが、本実施例の走査線変換装置によれば、垂直
フィルタ部２０に３つのラインメモリを設けるのみでよ
い。つまり、一番先頭にあるラインメモリ２０３は各期
間において無駄なく動作しており、このラインメモリ２
０３を無駄なく動作させることによりラインメモリを１
つ削減することに成功している。

【００５０】なお、上記の説明においては、垂直フィル
タ部２０にラインメモリは４つ設けられたものとして説
明したが、これには限られない。なお、上記説明におい
ては、あるノンインターレース映像信号をインターレー
ス映像信号に変換する処理を行なうのみであるが、ノン
インターレース・インターレース変換に加えて、垂直方
向の走査線数を間引いて縮小処理を行なう場合には、以
下の第２実施例のように構成する。

【００５１】次に、第２実施例における走査線変換装置
について説明する。第２実施例における走査線変換装置
は上記第１実施例と略同様の構成であるが、変換部３０
には、ラインメモリではなく、図４に示すように、１フ
ィールド分の映像信号を格納できるフィールドメモリ３
０３を設け、変換部３０は、標準テレビジョン信号の走
査線数に適合するインターレース映像信号となるよう
に、該フィールドメモリ３０３に書込みを行なう。この
フィールドメモリ３０３は、１フィールド分の映像信号
を遅延させる遅延手段として機能する。この場合、入力
処理部１０、垂直フィルタ部２０の構成は上記と同様で
あり、図１に示すように構成される。

【００５２】この変換部３０にフィールドメモリ３０３
を設けた場合の走査線変換装置の動作について、図５、
図６を使用して説明する。本実施例おける走査線変換装
置の動作は上記第１実施例と略同一であるが、スイッチ
２３１の切換えの状態と、メモリライトイネーブルが異
なる。

【００５３】まず、入力処理部１０から該次のフレーム
のノンインターレース映像信号が垂直フィルタ部２０に
入力され、垂直フィルタ部２０に入力された映像信号
は、ラインメモリ２０１、ラインメモリ２０２というよ
うに次々と書き込まれる。そして、あるフレーム（第１
フレーム）においては、初期状態から期間Ｔ３まではス
イッチ２３１は接点ａに接続され、期間Ｔ４では、スイ
ッチ２３１は接点ｂに接続されて、上記第１実施例の場
合と同様に、映像信号（Ｌ１α５＋Ｌ２α４＋Ｌ３α３
＋Ｌ４α２）がラインメモリ２０３に書き込まれる。そ
して、期間Ｔ５では、上記第１実施例と同様に、映像信
号（Ｌ１α５＋Ｌ２α４＋Ｌ３α３＋Ｌ４α２＋Ｌ５α
１）が加算部２２２から出力される。この期間Ｔ５では
スイッチ２３１は接点ａに接続され、ラインメモリ２０
３には、ラインメモリ２０２の出力（Ｌ３）が書き込ま
れる。

【００５４】また、期間Ｔ６、Ｔ７においても、上記期
間Ｔ３と同様に、スイッチ２３１は接点ａに接続され
る。つまり、期間Ｔ６においては、上記第１実施例とは
異なり、スイッチ２３１は接点ａに接続される。

【００５５】そして、期間Ｔ８では、スイッチ２３１は
接点ｂに接続されて、上記期間Ｔ４の場合と同様に、映
像信号（Ｌ５α５＋Ｌ６α４＋Ｌ７α３＋Ｌ８α２）が
ラインメモリ２０３に書き込まれる。そして、期間Ｔ９
では、映像信号（Ｌ５α５＋Ｌ６α４＋Ｌ７α３＋Ｌ８
α２＋Ｌ９α１）が加算部２２２から出力される。な
お、上記の乗算部におけるフィルタ係数α１等は縮小比
率等により決定される。

【００５６】そして、フィールドメモリ３０３への書込
みは、入力映像信号に同期したクロックに従い行なわ
れ、特に、フィールドメモリ３０３への書込みは、図５
に示すように、メモリライトイネーブルにより行なわれ
る。つまり、このメモリライトイネーブルがＨｉｇｈに
なっている場合のみフィールドメモリ３０３への書込み
が可能となる。例えば、図５に示す場合では、期間Ｔ５
とＴ９についてメモリライトイネーブルがＨｉｇｈとな
り、期間Ｔ５では、映像信号（Ｌ１α５＋Ｌ２α４＋Ｌ
３α３＋Ｌ４α２＋Ｌ５α１）がフィールドメモリ３０
３に書き込まれ、また、期間Ｔ９では、映像信号（Ｌ５
α５＋Ｌ６α４＋Ｌ７α３＋Ｌ８α２＋Ｌ９α１）がフ
ィールドメモリ３０３に書き込まれる。つまり、上記メ
モリライトイネーブルは、スイッチ２３１が接点ｂに接
続された期間の次の期間においてＨｉｇｈとなってい
る。

【００５７】ここで、このメモリライトイネーブルは、
上記第１実施例のように（図２、図３参照）単に期間ご
とにＨｉｇｈとＬｏｗを繰り返すのではなく、標準テレ
ビジョン信号の走査線数に適合するインターレース映像
信号となるように制御される。例えば、垂直方向の走査
線数が７６８本のＸＧＡのノンインターレース映像信号
をＮＴＳＣのインターレース映像信号に変換する場合に
は、少なくとも１期間（つまり、１ライン）の間隔をお
いて走査線数が２６２．５本になるようにフィールドメ
モリ３０３に書込みを行なう。この場合、メモリライト
イネーブルは、２６２．５回Ｈｉｇｈとなる。このよう
にして、１フィールド分の映像信号がフィールドメモリ
３０３に書き込まれる。つまり、図７の斜め実線に示す
ように、１フィールド分の映像信号が書き込まれる。

【００５８】一方、読出し時には、出力映像信号に同期
したクロックで、該フィールドメモリ３０３から読出し
を行なう。その際、書込み側と読出し側とでフィールド
メモリのアドレスの追越しが発生しないように、図７に
示すようにフィールドメモリリセット（ＲＲＳＴ）を管
理する。つまり、このフィールドメモリリセットがＨｉ
ｇｈになることにより読出しがスタートするが、書込み
が完了してからフィールドメモリリセットを行なうよう
にする。そして、出力処理部４０は、ラインメモリ３０
１から読み出された映像信号に対して所定の処理を行な
い、所定のインターレース映像信号として出力する。

【００５９】以上のようにして、ある１つのフレームの
ノンインターレース映像信号が垂直方向に縮小処理をし
た形で１フィールド分のインターレース映像信号に変換
される。

【００６０】なお、上記の説明においては、スイッチ２
３１の切換えをメモリライトイネーブルがＨｉｇｈとな
る期間の前の期間において接点ｂに接続するように制御
しているが、上記第１実施例と同様に、スイッチ２３１
を接点ａとの接続と接点ｂとの接続を繰り返して、加算
部２２２の出力までを上記第１実施例と同様として、メ
モリライトイネーブルを本実施例のように制御すること
により、必要な映像信号がフィールドメモリ３０３に書
き込まれるようにしてもよい。

【００６１】また、次のフレーム（第２フレーム）にお
ける処理を図６を使用しながら説明する。この次のフレ
ームにおいても、入力処理部１０から該次のフレームの
ノンインターレース映像信号が垂直フィルタ部２０に入
力され、垂直フィルタ部２０に入力された映像信号は、
ラインメモリ２０１、ラインメモリ２０２というように
次々と書き込まれる。

【００６２】この次のフレーム（第２フレーム）におい
ては、初期状態から期間Ｔ４まではスイッチ２３１は接
点ａに接続され、期間Ｔ５では、スイッチ２３１は接点
ｂに接続されて、映像信号（Ｌ２α５＋Ｌ３α４＋Ｌ４
α３＋Ｌ５α２）がラインメモリ２０３に書き込まれ
る。そして、期間Ｔ６では、映像信号（Ｌ２α５＋Ｌ３
α４＋Ｌ４α３＋Ｌ５α２＋Ｌ６α１）が加算部２２２
から出力される。この期間Ｔ６ではスイッチ２３１は接
点ａに接続され、ラインメモリ２０３には、ラインメモ
リ２０２の出力（Ｌ４）が書き込まれる。

【００６３】また、期間Ｔ７、Ｔ８においても、上記期
間Ｔ４と同様に、スイッチ２３１は接点ａに接続され
る。つまり、期間Ｔ７においては、上記第１実施例とは
異なり、スイッチ２３１は接点ａに接続される。

【００６４】そして、期間Ｔ９では、スイッチ２３１は
接点ｂに接続されて、上記期間Ｔ５の場合と同様に、映
像信号（Ｌ６α５＋Ｌ７α４＋Ｌ８α３＋Ｌ９α２）が
ラインメモリ２０３に書き込まれる。そして、期間Ｔ１
０では、映像信号（Ｌ６α５＋Ｌ７α４＋Ｌ８α３＋Ｌ
９α２＋Ｌ１０α１）が加算部２２２から出力される。
つまり、この第２フレームにおいては、スイッチ２３１
の切換え状態が、上記第１フレームの場合に比べて１期
間ずれている。

【００６５】そして、フィールドメモリ３０３への書込
みは、入力映像信号に同期したクロックに従い行なわ
れ、特に、フィールドメモリ３０３への書込みは、図６
に示すように、メモリライトイネーブルにより行なわれ
る。つまり、このメモリライトイネーブルがＨｉｇｈに
なっている場合のみフィールドメモリ３０３への書込み
が可能となる。この場合も、上記メモリライトイネーブ
ルは、スイッチ２３１が接点ｂに接続された期間の次の
期間においてＨｉｇｈとなっている。

【００６６】ここで、このメモリライトイネーブルは、
上記第１フレームにおいて、Ｈｉｇｈになった期間の次
の期間をＨｉｇｈとするように制御されている。このよ
うにして、インターレース映像信号を構成する他の１フ
ィールド分の映像信号がフィールドメモリ３０３に書き
込まれる。この場合も、図７の斜め実線に示すように、
１フィールド分の映像信号が書き込まれる。一方、読出
し時には、上記第１フレームの場合と同様に、出力映像
信号に同期したクロックで、該フィールドメモリ３０３
から読出しを行なう。

【００６７】以上のようにして、ある１つのフレームの
ノンインターレース映像信号が垂直方向に縮小処理をし
た形で１フィールド分のインターレース映像信号に変換
される。そして、映像信号の出力に当たっては、第１フ
レームから得られたインターレース映像信号と第２フレ
ームから得られたインターレース映像信号とで１つのフ
レームが構成されることになる。以後は上記と同様の処
理を繰り返す。つまり、奇数フレームについては、上記
第１フレームと同様の処理を行ない、偶数フレームにつ
いては、上記第２フレームと同様の処理を行なう。

【００６８】次に、第３実施例について説明する。この
第３実施例は、垂直方向の縮小処理のみならず水平方向
にも縮小処理を掛ける場合である。つまり、この場合に
は、図１に示す変換部３０の加算部２２２の出力端に図
８に示す水平フィルタ部５０を設け、この水平フィルタ
部５０には、変換部３２と出力処理部４０を設ける。

【００６９】ここで、上記水平フィルタ部５０は、シフ
トレジスタ５０１と、乗算部５１１〜５１５と、加算部
５２１とを有している。上記シフトレジスタ５０１は、
水平方向の映像信号を１画素ずつ保持するものであり、
上記乗算部５１１〜５１５は、各画素に対してフィルタ
係数を乗算する乗算器である。つまり、各画素の輝度と
色差の値にフィルタ係数を乗算する。また、加算部５２
１は、乗算部５１１、５１２、５１３、５１４、５１５
の各出力側に接続され乗算部５１１、５１２、５１３、
５１４、５１５の各出力を加算する。

【００７０】また、走査線変換部としての変換部３２
は、水平フィルタ部５０から出力される各画素の映像信
号を取り込み、出力映像信号の垂直方向の走査線数及び
水平方向の画素数に適合するように所定の映像信号を間
引いて出力する。すなわち、上記第２実施例におけるメ
モリライトイネーブルにおける１期間のパルス信号を図
９に示すように櫛状のパルス信号として、出力映像信号
の垂直方向の走査線数及び水平方向の画素数に適合する
ように所定の映像信号を間引いてフィールドメモリ３０
３に書込みを行なうのである。このフィールドメモリ３
０３は、１フィールド分の映像信号を遅延させる遅延手
段として機能する。

【００７１】具体的な動作について説明すると、垂直フ
ィルタ部２０の加算部２２２の出力までは上記第２実施
例と同様である。つまり、垂直フィルタ処理が施されて
１ラインごとの映像信号が加算部２２２から出力され
る。そして、該加算部２２２から出力される映像信号は
水平フィルタ部５０に入力される。水平フィルタ部５０
においては、入力される映像信号が１画素ずつシフトレ
ジスタ５０１に入力され、各画素ごとの映像信号はそれ
ぞれ乗算部５１１〜５１５に送られてフィルタ係数β１
〜β５が乗算される。なお、上記の乗算部５１１〜５１
５におけるフィルタ係数β１等は縮小比率等により決定
される。そして、上記フィルタ係数が乗算された映像信
号は加算部５２１に送られ加算される。

【００７２】次に、映像信号が加算部５２１から変換部
３２に出力されると、フィールドメモリ３０３に書き込
まれるが、この書込みのタイミングは図９に示すメモリ
ライトイネーブルにより制御される。

【００７３】例えば、垂直方向の走査線数が８０６本
で、水平方向の画素数が１３２８画素のＸＧＡのノンイ
ンターレース映像信号を、垂直方向の走査線数が５２５
本で、水平方向の画素数が９１０画素（サンプリング周
波数を色副搬送波の４倍とした場合）のＮＴＳＣのイン
ターレース映像信号に変換する場合には、メモリライト
イネーブルにおける期間ごとのパルス信号Ｐ−１（図９
参照）は少なくとも１期間（つまり、１ライン）の間隔
をおいて垂直方向の走査線数が２６２．５本になるよう
にＨｉｇｈ状態としつつ、期間ごとのパルス信号Ｐ−１
における個別パルス信号Ｐ−２は、水平方向の画素数が
９１０画素となるようにＨｉｇｈ状態としてフィールド
メモリ３０３に書込みを行なう。ただし、実際には、画
像の歪みがなくＮＴＳＣの映像信号で表示するために垂
直方向あるいは水平方向のいずれかに合わせて走査線を
変換することになる。このようにして、１フィールド分
の映像信号がフィールドメモリ３０３に書き込まれる。
この場合には、フィールドメモリ３０３は、垂直方向に
２６２．５本、水平方向に７４０本の走査線数の映像信
号が格納できる容量を備えている。

【００７４】フィールドメモリ３０３に書き込まれた映
像信号は出力処理部４０に出力されて、出力処理部４０
は、ラインメモリ３０１から読み出された映像信号に対
して所定の処理を行ない、所定のインターレース映像信
号として出力する。

【００７５】なお、上記の説明においては、水平フィル
タ部５０に乗算部は５つ設けるものとして説明したが、
これには限られない。また、上記第３実施例の説明にお
いて、垂直フィルタ部２０の後に水平フィルタ部５０を
設けるものとして説明したが、これには限られず、入力
処理部１０のに水平フィルタ部５０を接続し、該水平フ
ィルタ部５０の後に垂直フィルタ部２０を接続して、該
垂直フィルタ部２０に変換部３２を接続するようにして
もよい。

【００７６】なお、上記第３実施例において垂直方向の
圧縮は行なわず、水平方向のみの圧縮を行ない、ノンイ
ンターレース映像信号をインターレース映像信号に変換
する場合には、変換部３２にはラインメモリを設ければ
よい。また、上記の説明においては、変換部３０、３２
にフィールドメモリを設けるものとして説明したが、ノ
ンインターレース・インターレース変換を行なわず、単
に映像信号を縮小する場合には、フィールドメモリの代
わりにフレームメモリを設けるようにしてもよい。その
場合には、このフレームメモリが１フレーム分の映像信
号を遅延させる遅延手段として機能する。

【００７７】

【発明の効果】本発明に基づく映像処理装置によれば、
フィルタ処理に使用するラインメモリの数を少なくする
ことができ、期間によっては機能していないラインメモ
リの存在をなくすことができる。

【００７８】特に、請求項２に記載の映像処理装置によ
れば、垂直方向に走査線数が半分となった映像信号が得
られ、インターレース映像信号の一方のフィールド映像
信号を得ることができる。また、切換え手段の切換えの
タイミングを逆にすることにより、インターレース映像
信号としての他のフィールド映像信号が得られる。ま
た、特に、請求項３に記載の映像処理装置によれば、イ
ンターレース映像信号としての映像信号の読出しを適切
に行なうことができる。

【００７９】また、特に、請求項４に記載の映像処理装
置によれば、垂直方向に走査線数が半分以下に縮小した
映像信号が得られ、インターレース映像信号の一方のフ
ィールド映像信号を得ることができる。また、切換え手
段の切換えのタイミングをずらすことにより、インター
レース映像信号としての他のフィールド映像信号が得ら
れる。また、特に、請求項５に記載の映像処理装置によ
れば、垂直方向に走査線数が半分以下に縮小した映像信
号が得られる。

【００８０】また、特に、請求項７に記載の映像処理装
置によれば、水平方向に走査線が縮小されるとともに垂
直方向に走査線数が半分となった映像信号が得られ、イ
ンターレース映像信号の一方のフィールド映像信号を得
ることができる。また、切換え手段の切換えのタイミン
グを逆にすることにより、インターレース映像信号とし
ての他のフィールド映像信号が得られる。また、特に、
請求項８に記載の映像処理装置によれば、水平方向に走
査線が縮小されるとともに垂直方向に走査線数が半分以
下に縮小した映像信号が得られ、インターレース映像信
号の一方のフィールド映像信号を得ることができる。ま
た、切換え手段の切換えのタイミングをずらすことによ
り、インターレース映像信号としての他のフィールド映
像信号が得られる。また、特に、請求項９に記載の映像
処理装置によれば、水平方向に走査線が縮小されるとと
もに垂直方向に走査線数が半分以下に縮小した映像信号
が得られる。また、特に、請求項１１に記載の映像処理
装置によれば、水平方向に走査線が縮小されるとともに
垂直方向に走査線数が半分もしくは半分以下に縮小した
映像信号が得られる。

【図面の簡単な説明】

【図１】第１実施例の走査線変換装置の構成を示すブロ
ック図である。

【図２】第１実施例の走査線変換装置の動作を示すタイ
ムチャートである。

【図３】第１実施例の走査線変換装置の動作を示すタイ
ムチャートである。

【図４】第２実施例の変換部の構成を示すブロック図で
ある。

【図５】第２実施例の走査線変換装置の動作を示すタイ
ムチャートである。

【図６】第２実施例の走査線変換装置の動作を示すタイ
ムチャートである。

【図７】第２実施例の走査線変換装置の動作を示す説明
図である。

【図８】第３実施例の走査線変換装置の構成の一部を示
すブロック図である。

【図９】第３実施例の場合のメモリライトイネーブルの
構成を示す説明図である。

【図１０】従来における走査線変換装置の構成を示す説
明図である。

【符号の説明】

Ａ 走査線変換装置 １０ 入力処理部 ２０ 垂直フィルタ部 ３０、３２ 変換部 ４０ 出力処理部 ５０ 水平フィルタ部 ２０１、２０２、２０３、３０１ ラインメモリ ２１１、２１２、２１３、２１４、２１５ 乗算部 ２２１、２２２ 加算部 ３０３ フィールドメモリ

Claims (11)

(57)【特許請求の範囲】
1. 【請求項１】 映像信号の走査線を変換する映像処理装
   置であって、 映像信号を１ラインずつ遅延させる遅延手段であって、
   Ｎ個の個別遅延手段であって、１ライン分の映像信号を
   遅延させる個別遅延手段を有する遅延手段と、 上記各個別遅延手段の出力端に接続されたＮ個の乗算部
   と、上記Ｎ個の個別遅延手段のうちの最初の個別遅延手
   段の入力端に接続された２つの乗算部と、 上記Ｎ個の乗算部の出力端に接続されるとともに、上記
   最初の個別遅延手段の入力端に接続された２つの乗算部
   のうちの一方の乗算部の出力端に接続された加算手段
   と、 上記遅延手段におけるＮ番目の個別遅延手段とＮ−１番
   目の個別遅延手段との間に設けられた切換え手段であっ
   て、上記Ｎ−１番目の個別遅延手段の出力端と上記加算
   手段の出力端とを選択して上記Ｎ番目の個別遅延手段の
   入力端と接続する切換え手段と、 上記Ｎ番目の個別遅延手段の出力端と上記最初の個別遅
   延手段の入力端に接続された２つの乗算部のうちの他方
   の出力端に接続された乗算部の出力端とが接続された加
   算手段と、を有する垂直フィルタ部を有することを特徴
   とする映像処理装置。
2. 【請求項２】 上記映像処理装置が、上記垂直フィルタ
   部から出力される１ライン分の映像信号を遅延させる遅
   延手段を備えた走査線変換部を有し、 上記切換え手段が、上記垂直フィルタ部に入力される映
   像信号の水平走査期間に相当する周期で切り換えられる
   とともに、上記走査線変換部における遅延手段には、映
   像信号が１ラインの間隔をおいて書き込まれることを特
   徴とする請求項１に記載の映像処理装置。
3. 【請求項３】 上記走査線変換部における遅延手段に書
   き込まれた映像信号が、上記水平走査期間の２倍の走査
   期間において該遅延手段から読出しが行なわれることを
   特徴とする請求項２に記載の映像処理装置。
4. 【請求項４】 上記映像処理装置が、上記垂直フィルタ
   部から出力される映像信号のうち出力映像における１フ
   ィールド分の映像信号を遅延させる遅延手段を備えた走
   査線変換部を有し、 上記走査線変換部における遅延手段には、１フィールド
   分の映像信号が少なくとも１ラインの間隔をおいて書き
   込まれることを特徴とする請求項１に記載の映像処理装
   置。
5. 【請求項５】 上記映像処理装置が、上記垂直フィルタ
   部から出力される映像信号のうち出力映像における１フ
   レーム分の映像信号を遅延させる遅延手段を備えた走査
   線変換部を有し、 上記走査線変換部における遅延手段には、１フレーム分
   の映像信号が少なくとも１ラインの間隔をおいて書き込
   まれることを特徴とする請求項１に記載の映像処理装
   置。
6. 【請求項６】 ノンインターレース映像信号としての入
   力映像信号におけるあるフレームの映像信号からインタ
   ーレース映像信号における一方のフィールド映像信号が
   変換され、該フレームの次のフレームの映像信号からイ
   ンターレース映像信号における他方のフィールド映像信
   号が変換されることを特徴とする請求項１又は２又は３
   又は４又は５に記載の映像処理装置。
7. 【請求項７】 上記映像処理装置が、上記垂直フィルタ
   部から出力される映像信号に水平フィルタ処理を行なう
   水平フィルタ部と、上記水平フィルタ部から出力される
   映像信号を水平方向に圧縮する画素分遅延させる遅延手
   段を備えた走査線変換部を有し、 上記切換え手段が、上記入力映像信号の水平走査期間に
   相当する周期で切り換えられるとともに、上記走査線変
   換部における遅延手段には、映像信号が１ラインの間隔
   をおいて書き込まれることを特徴とする請求項１に記載
   の映像処理装置。
8. 【請求項８】 上記映像処理装置が、上記垂直フィルタ
   部から出力される映像信号に水平フィルタ処理を行なう
   水平フィルタ部と、上記水平フィルタ部から出力される
   映像信号のうち出力映像における１フィールド分の映像
   信号を遅延させる遅延手段を備えた走査線変換部を有
   し、 上記走査線変換部における遅延手段には、上記１フィー
   ルド分の映像信号が少なくとも１ラインの間隔をおいて
   書き込まれることを特徴とする請求項１に記載の映像処
   理装置。
9. 【請求項９】 上記映像処理装置が、上記垂直フィルタ
   部から出力される映像信号に水平フィルタ処理を行なう
   水平フィルタ部と、上記水平フィルタ部から出力される
   映像信号のうち出力映像における１フレーム分の映像信
   号を遅延させる遅延手段を備えた走査線変換部を有し、 上記走査線変換部における遅延手段には、１フレーム分
   の映像信号が少なくとも１ラインの間隔をおいて書き込
   まれることを特徴とする請求項１に記載の映像処理装
   置。
10. 【請求項１０】 ノンインターレース映像信号としての
    入力映像信号におけるあるフレームの映像信号からイン
    ターレース映像信号における一方のフィールド映像信号
    が変換され、該フレームの次のフレームの映像信号から
    インターレース映像信号における他方のフィールド映像
    信号が変換されることを特徴とする請求項７又は８又は
    ９に記載の映像処理装置。
11. 【請求項１１】 上記映像処理装置が、上記垂直フィル
    タ部の入力端に設けられた水平フィルタ部を有し、該水
    平フィルタ部は、映像処理装置に入力された映像信号に
    水平フィルタ処理を行なうことを特徴とする請求項１又
    は２又は３又は４又は５又は６に記載の映像処理装置。