JPH03196376A - 全フイールド記憶装置から複数の隣接記憶位置に並列にアクセスするアドレス指定機構 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は一般に図形表示システムのデータ処理に関する
ものであシ、更に詳細には、ディジタル拳マツプ、レー
ダー、または他のディジタル拳ビデオ・システムにおい
てラスター映像の回転および拡大縮小中に双一次補間デ
ータのアクセスを簡単にするための全フィールド記憶装
置から複数の３− 隣接位置に並列にアクセスするアドレス指定機構に関す
る。

〔従来の技術〕

最近、航空図や他の情報を航空機の操縦士に表示する航
空電子工学表示装置が考案されている。

表示される情報はディジタル・データベースから発生さ
れ、「ディジタル・マツプ」と言われる。

他の用途では、レーダーまたは他のビデオ・データを表
示したい。これらの用途ではすべてこのような入力セン
サ・データを回転し、拡大縮小し、曲げる必要があシ、
これを今麓は双−次補関して満足な結果を得るようにし
なければならない。典型的なビデオ読出しシステムでは
、絵画素の双一次補間は四つの隣接絵画素にアクセスし
てから行われる。満足な時間内に双一次補間を行うため
には、絵画素の直列アクセスに極めて高速の記憶装置を
必要とする。所定の点を処理するのに必要な隣接絵画素
は、１だけずれても多数のアドレス・ビットの変化を生
ずる可能性があるため、非常に異なるアドレスに存在す
ることがある。更に、或４− る双一次補間機構では高速並列アクセスが必要であシ、
絵画素データを直列アクセスすることができない。

し発明が解決しようとする問題点〕 従来のビデオ読出しシステムはこれらの要求事項に、四
つの隣接絵画素に直列にアクセスするのに充分な時間が
利用できるように読出し区域の解像度を小さくすること
によシ対処していた。他の方法にはこのようなディジタ
ル・マツプ・システムに使用する全フィールド記憶装置
の完全なコピーを４個保持する方法がちシ、これでは各
コピーを元のものからＸまたはＹ方向に１だけずらして
から読出せば非常に簡単であるが、必要な記憶装置の量
が多くなシ過ぎる。

〔問題点を解決するための手段および作用」本発明の一
実施例によれば、全フィールド記憶装置が四つの四半部
に分割される。各四半部はそれ自身のアドレスおよびデ
ータ母線を備えている。

次に制御用論理が到来するＸ、Ｙアドレスを修正してそ
のアドレス指定空間に含まれている隅にアクセスする。

次に四つのデータ母線を配列し直して４個の絵画素が双
一次補間器に対して適切な隅位置に出力されるようにし
なければならない。この用途では、四つの隅は左から右
へおよび上から下へ順に並べられる。本発明はまたアド
レス指定空間の外側にある空白絵画素へのアドレスのあ
ふれを検出する。

本発明の一つの長所は絵画素群の四隅を所定の読出し点
でリアルタイムに且つ、全フィールド記憶装置に対して
別の記憶装置を必要とせず、また記憶装置の速さを極端
に速くする必要なく、充分な解像度で示すことである。

本発明の更に他の長所は直列データ入力モードがこのよ
うなモードに対するアドレス指定を発生しながら可能で
あることである。

本発明の更に他の長所は、読出しモードが厳密に直列で
あシながら四隅を並列に誉込むことができるように入力
モードおよび出力モードを逆にすることもできることで
ある。この特徴は耐エーリアシングまたは自動ラインの
二重化に有用である。

〔発明の概要〕

全フィールド記憶装置から複数の隣接絵画素位置に並列
にアクセスする装置を開示する。この装置は全フィール
ド記憶装置を、各区画がアドレスおよびデータ母線を備
えている区画に分割する手段、到来するＸ、Ｙアドレス
を修正してそのアドレス指定空間に含まれている画面位
置にアクセスする手段、および複数の絵画素を適切な画
面場所の位置に出力させるようにデータ母線を配列する
手段、から構成され、分割手段、修正手段、および配列
手段は協同してデータを処理し、複数の隣接絵画素位置
が並列に且つ所定の配置で出力されるようにする。

本発明の別の目的、長所、および特徴については当業者
はここに示す説明、特許請求の範囲、および図面を通し
て正しく評価するであろう。図面において同じ数字は類
似要素を示す。

〔好適実施例の説明〕

第１図に本発明の実施例の一例の概要をブロック図の形
で示す。この特定の実施例はレーダーの７− ビデオ・データを処理しているが、ディジタル・マップ
マ九は他の形式のディジタル・ビデオ・データを容易に
処理することができる。第１図に示す実施例はアドレス
制御テップ１０および１２、全フィールド記憶装置３０
、およびデータ制御チップ２２を備えている。全フィー
ルド記憶装置は区画から成シ、各区画は全記憶場所を同
等に割当てられている乱アクセス記憶装置（ＲＡＭ）を
備えている。尚業者は第１図がレーダー・ビデオ・シス
テムの、一般にこのようなシステムで使用され当業者が
典型的に実用化しているＩ　ＰＩＮＧ／ＰＯＮＧＪ機構
に使用される典型的な光景記憶装置に必要なデータ処理
要素全体の半分を示していることを理解すべきである。

ディジタル・システムに必要な全光景記憶装置を完成す
るには、第１図に示す要素を二重にするだけでよい。た
だし、一方の要素は図示しであるＰＩＮＧ　の代シにＰ
ＯＮＧで置き換える。ここでＰＯＮＧはＰＩＮＧの逆に
等しい。したがって、たとえば、ＰＯＮＧ全フィールド
記憶装置（ＦＦＭ）が読出しモードであるとき、− ＰＩＮＧ区画はデータ受領モードになっている。

ＦＦＭが一杯になると、ＰＩＮＧおよびＰＯＮＧの状態
が反転して今−杯になったＦＦＭが読出し記憶装置とな
り、他のＦＦＭが次の組のレーダー・ビデオ・フレーム
を受取シ始める。

本発明の一実施例を一般的に説明したが、本発明は以下
に記す特定例の説明を通して更に良く理解することがで
きる。本発明の一つの例では、全フィールド記憶装置を
四つの２５６Ｘ２５６Ｘ４記憶域で構成することができ
、各記憶域を一つの６４ｋＸＡ　　ＲＡＭで表わすこと
ができる。しかし、本発明の長所を達成するためには、
各区域をＸおよびＹの最下位ビット（ＬＳＢ）ではさむ
。このようにして、データをアドレス制御テップ１０お
よび１２で受取る書込みモード期間中、特定のアドレス
に対して選定された６４ｋＸＡ　ＲＡＭを下の第１表に
示すようにＸおよびＹのＬＳＢ　によシ決定する。

第１表 ＸのＬＳＢ　　ＹのＬＳＢ　　選定されたＲＡＭ０　　
　　　０　　　　　ＲＡＭ０　　（１４）１　　　　　
０　　　　　ＲＡＭＩ　　（１６）０　　　　　１　　
　　　ＲＡＭ２　　（１８）１　　　　　１　　　　　
ＲＡＭ３　　（２０）本発明の用途のこの例では、各６
４ｋＸ４　ＲＡＭに対するアドレスはＸビット１〜８、
およびＹビット１〜８から取シ、Ｘ、ＹＯＬＳＢ　　（
１：’ットＯ）を使用してチップの選定を行う。最上位
ビット（ＭＳＢ）、ビット９、は書込み中は使用しない
。しかし、読出しモードではこのビットは画面外（ｏｆ
ｆ−ｓｃｒｅｅｎ）アクセス（Ｘ、ＹＯＶＦ）を検出す
る。

なお第１図を参照すると、アドレス制御チップ１０は入
力ＰＩＮＧ、ＲＣＬＫ、Ｘ　ＲＩＳＥＴ、Ｘ　ＩＮＣ，
Ｘ　ＤＦ、Ｃ，ＷＳ、　　ＹＬＳＢ、およびＸＳ　　を
備えている。同様に、アドレス制御チップ１２は入力Ｐ
ＩＮＧ、　ＲＣＬＫ、　　Ｙ、　　Ｙ　ＲＥＳＦＪＴ％
Ｙ　　ＩＮＣ。

Ｙ　ＤＥＣＳＷＳ、Ｙ　ＯＶＦを備えている。両アドレ
ス制御チップは１０ビツト・カウンタ、２Ｘ２×８マル
チプレクサ−１およびあふれ検出能力を備えている。Ｘ
およびＹに対するアドレス制御チップ、それぞれ１０お
よび１２、は機能的に同等であり、たとえば、一対のゲ
ート・アレイでまたは離散的論理要素を用いて実施する
ことができる。

二つのアドレス・チップ間の小さな相違はＸＳ（Ｘ選定
）線によシ有利に制御することができる。

Ｘアドレス制御テップ１０はＲＡＭ０およびＲＡＭ１に
対する読出し／ストローブおよびチップ選択を行い、Ｙ
アドレス制御チップ１２はＲＡＭ２およびＲＡＭ３　　
に対する読出し／ストローブおよびチップ選択を行う。

アドレス制御テップ１０の出力にはＸＬＳＢ、Ｘ　ＯＶ
Ｆ、Ｘ　　ｇｖｇＮ、Ｒ／Ｓ、Ｘ　ＯＤＤ、Ｃ５０１お
よびＣ８Ｉがある。アドレス制御チップ１２には出力Ｙ
　ＥＶＥＮ、　Ｙ　ＯＤＤ、Ｃ８２、Ｃ８３、ＹＬＢＢ
　。

Ｗ／Ｓ、およびＹ　ＯＶＦがある。

ＰＩＮＧはアドレス制御チップ１０および１２１１− を作動させる論理信号である。ＰＩＮＧ　ｌｉ　ＰＯＮ
Ｇの逆に等しいから、光景記憶装置の一方を、他を読出
し機能で走査しながら、更新することができる。したが
って、一方のＦＦＭが読出しモード（ＰＯＮＧ）である
とき、他方はデータ受領モード（ＰｒＮＧ）になってい
る。

ＲＣＬＫは第１図に示すデータ処理回路の読出しクロッ
ク制御である。これは、たとえば、レーダー・ビデオ入
力回路（図示せず）Ｋ同期している同じクロックとする
ことができる。

ＸはＸ座標用アドレス・データを運ぶ１０ビツトの母線
である。同様に、アドレス制御チップ１２ｏｙはｙｍ標
用１０ビット・アドレス・データを運ぶ。

Ｘ　ＲＥＢＥＴは、たとえば、レーダー・システムとの
接続を行う印刷回路板から供給される外部信号により作
動されるリセット線である。同様に、Ｙ　ＲＦ、ＳＥＴ
はＹアドレス・データ・チップ１２をリセットする。Ｘ
　　ＩＮＣはＸアドレス・チップ１０にＸを歩進させる
よう命令する外部発生の信１２− 号である。同様に、Ｙ　　ＩＮＣはＹアドレス・データ
・チップ１２にＹを歩進させる。

Ｘ　ＤＥＣおよびＹ　ＤＥＣは作動されるとそれぞれＸ
アドレスおよびＹアドレスを減するように動作する。

両チップ１０および１２に対するＷ／Ｓはチップ１０の
場合読出し／ストローブＣＲ／Ｓ）用の、チップ１２の
場合書込み／ストローブ（Ｗ／Ｓ　）用の、制御信号で
ある。

Ｘ選択信号すなわちＸＳ信号はチップ選択、Ｃ８ｏ、Ｃ
８Ｉ、Ｃ８２、およびＣ８３をＸまたはＹ７ドレス制御
チップから指定させるデータの組合せを選択する。第１
図を参照してわかるように、ＦＦＭ３０　を構成するＲ
ＡＭはチップ選択０８０〜Ｃ８３によシ制御され、読出
し／ストローブ入力および書込み／ストローブ入力を備
えている他に、ＲＡＭをデータ制御チップ１２に接続す
る双方向母線をも備えている。

アドレス制御チップ１０はＸ　　ＥＶＥＮ母線によりＲ
ＡＭ０１４およびＲＡＭ２１８に接続されている。Ｘ　
ＥＶＥＮ母線はこの例では８ビツト母線である。アドレ
ス制御チップ１０は、これもやは９８ビツト母線である
Ｘ　ＯＤＤ母線によｊ９ＲＡＭ１１６およびＲＡＭ３２
０に接続されている。ＸｇＶＥＮおよびＸ　ＯＤＤはＸ
ビット１〜８を運ぶ。

アドレス制御チップ１２はＹ　ＥＶＥＮ母線を通してＲ
ＡＭ０１４およびＲＡＭ１１６に接続されている。ＲＡ
Ｍ２１８およびＲＡＭ３　２０との接続はＹ　ＯＤＤ母
線を通して行われる。Ｙ　ＥＶＥＮおよびＹ　ＯＤＤは
共にＹビット１〜８ｆｊｒ、運ぶ８ビツト母線から有利
に構成されている。

データ制御チップ２２はＲＡＭ０〜ＲＡＭ３　　に並列
に接続されている双方向４ビツト母線ＤＡＴＡ０〜ＤＡ
ＴＡ３を備えている。他の入力にはｘ、ＹＯＶＦおよび
ＲＡＤＡＲＶＩＤ、ＥＯＩＮがある。データ制御テップ
２２は更にゼロあふれ能力のある４Ｘ４Ｘ４マルチプレ
クサの他に、双方向データ母線ドライブをも備えること
ができる。出力には４ビツト母線■０．１２、およびＩ
３がある。■０〜■３は好適には４ビット並列読出し母
線であシ、ＩＯ比出力常に表示の左上隅になければなら
ず、Ｉ１は右下隅に、Ｉ２は左下隅に、工３は右下隅に
なければ外らない。

本発明の一実施例について記したが、本発明の動作の一
例を説明するのが本発明を理解する助けとなることがわ
かるであろう。

たとえば、データ獲得モード中、データはたとえば航空
機（図示せず）内のレーダー・システムと関連する電子
工学装置から、典型的にはラスター線あたシ５１２絵画
索とすることができる絵画素ディジタル化速度でＲＡＤ
ＡＲＶＩＤＥＯＩＮ線で受取る。アドレス制御チップ１
０および１２の内部の１０ビツト・カウンターを動作□
させるのに必要な制御信号も外部で発生され゛る。入力
ＰＩＮＧ。

ＲＣＬＫ、　Ｘ　ＲＥＳＥｌｉＴなどを通して信号を送
る外部制御に応じて、アドレス制御テップ１０および１
２に固有の１０ビツト令カウンターはＸおよびＹアドレ
スを発生し、これは続いてＦＦＭに送られる。

Ｙは垂直走査の始めにリセットされ、奇数フレームにつ
き１回歩進し、次いでＸが各線の始めにリセットされる
。Ｘは次に、ビデオ読出しシステムにより実施されてい
る走査モードによシ、ディジタル化につｔ！１回歩進し
、または１線おきに減ぜられる。各線の終シに、Ｙは２
回歩進してインターレースに備える。書込み／ストロー
ブ信号（Ｗ／Ｓ）はセットアツプ時間を考慮してから絵
画素ごとに１回クロックされる。このモードでは、デー
タ制御チップ２２はレーダー・ビデオ信号を直接４個の
６４に８４ＲＡＭデータ母線のすべてに送るようにセッ
トされる。アドレス制御チップ１０および１２は次にチ
ップ選択Ｃ８Ｏ〜Ｃ８３を制御して適格なＲＡＭだけに
確実に書込まれるようにする。Ｘアドレス制御チップ１
０は読出し／ストローブおよびチップ選択Ｃ８Ｏおよび
Ｃ８１を行い、Ｙアドレス制御チップ１２は書込み／ス
トローブおよびチップ選択Ｃ８２およびＣ８３を行う。

本発明の一つの重要な局面は第１図に示す光景記憶装装
置ブロックの下流で行うことができる双一次補間に関す
る所定の断片的読出し点を囲んでいる４個の絵画素を並
列に出力する能力である。全フィールド記憶装置は左上
隅（たとえば、Ｘ、Ｙの整数位置）のｘ、ｙ座標を与え
たとき隣接する四つの絵画素を出力することによシこの
必要事項に適応するように組立てられる。読出しクロッ
ク（ＲＣＬＫ）が活性化すれば、四つのＲＡＭはすべて
そのデータを出力することができるが、各チップに対す
るアドレスは第２表に従って異なる可能性がある。

Ｘ　ＬＳＢ　　ＹＬＳＢ ０ ０ ０ １ 第２表 ＲＡＭ０　ＲＡＭＩ　ＲＡＭ２　ＲＡＭ３Ｘ、Ｙ　　　
　　Ｘ＋１．Ｙ　　　Ｙ、Ｙ＋Ｉ　　　Ｘ＋１．Ｙ＋Ｉ
Ｘ＋１．Ｙ　　Ｘ、Ｙ　Ｘ＋１．Ｙ＋Ｉ　Ｘ、Ｙ＋ＩＸ
、Ｙ＋Ｉ　　　Ｘ＋１．Ｙ＋Ｉ　　　　Ｘ、Ｙ　　　　
Ｘ＋１．ＹＸ＋１．Ｙ＋Ｉ　Ｘ、Ｙ＋Ｉ　Ｘ＋１．Ｙ　
　Ｘ、Ｙ再び、それぞれＸおよびＹのビット１〜８だけ
が選択されたＲＡＭに送られ、最上位ピッ）（ＭＳＢ）
９が、０でないとき、あぶれを判定する。ブタ制御チッ
プは各ＲＡＭから４個の出力を取シ、これを上述のよう
にＩ３を通して適格な最終出力ＩＯに送る。し九がって
、データ制御チップは各ＲＡＭ出力を下の第３表に示す
機構に従って送らなければならない。

第３表 ＸＬＳＢ　ＹＬＳＢ　１０　１１　１２　１３０　０　
　ＲＡＭ０　ＲＡＭＩ　ＲＡＭ２　ＲＡＭ３１　　０　
　ＲＡＭＩ　ＲＡＭ０　ＲＡＭ３　ＲＡＭ２０　　１　
　ＲＡＭ２　ＲＡＭ３　ＲＡＭ０　ＲＡＭ１１　　１　
　ＲＡＭ３　ＲＡＭ２　ＲＡＭＩ　ＲＡＭ０その他に、
四つのあふれビット（Ｘ、Ｘ＋１、Ｙ、Ｙ＋１のＭＳＢ
）を、アドレスが有効なＦＦＭの境界をはずれている場
合０を出力するように、考えなければならない。有効な
ＦＦＭ境界は用途に特有のものであって当業者には周知
の仕方であらかじめ決められている。帰線消去機能は下
の第４表に示すように制御される。

第４表 消去される出力 ）０．）２ ■１、ｌ３ ＩＯ１■１ ■２、Ｉ３ 非ゼロ・ビット 　　ＭＳＢ Ｘ＋Ｉ　　ＭＯＢ 　　Ｍ２Ｒ Ｙ＋Ｉ　　ＭＳＢ 次に第２図を参照すると、データ制御チップ２２の出力
をデータ多重化する機構の概略が示されている。第２図
は第３表を図式に表わしたものである。第２図において
、ＵＬは左上の絵画素を示し、ＵＲは右上の絵画素を示
し、ＬＬは左下の絵画素を示し、ＬＲは右下の絵画素を
示す。

第３図は本発明のＸデータ多重化機構の概略表現をブロ
ック図の形で示している。レジスター４０．４２．４４
、および４６は本発明の好適実施例ではＸアドレス制御
チップ１０の内部に設けられている。Ｘの最下位ビット
すなわち「０」ビットは図示したＸＬＳＢ　Ｆ、Ｎ１５
ＬＥ線に送られる。

ＸＬＳＢ　ＥＮＡＢＬＥ　Ｏ値により、ＸデータはＸＥ
ＶＥＮ母＃またはＸ　ＯＤＤ母線に送られる。レジスタ
ー４０および４６はＸのアドレスに対応するデータを備
えておシ、レジスター４２および４４はアドレスＸ＋１
　　を備えている。

動作時、たとえば、ＸＬＳＢ＝　１であれば、レジスタ
ー４０および４２が使用可能となり、Ｘの奇数値をＸ　
ＯＤＤ母線に送シ、Ｘ＋１の偶数値をＸＥＶＥＮ母線に
送る。同時に、インバーター４８により、レジスター４
４および４６が使用不能になる。当業者には認めること
ができるように、Ｙアドレス制御チップ１２は同様な仕
方で動作し、ＹＬＳＢの値に従ってＹおよびＹ＋１のア
ドレスを送る。このようにして、第３表および第２表に
示す多重化が達成される。

当業者は本発明を多数の異なる手段で行うことができる
ことを認めることができる。たとえば、ＲＡＭ記憶装置
は約８０乃至９０ナノ秒の範囲で動作するどんな記憶装
置でもよい。本発明の教示を利用すれば、これによシ四
つの隣接絵画素を約１０９ナノ秒で読出すことが可能に
なシ、これは、直列の形で行えば、超高速の非常に高価
なＲＡＭが必要になるものである。データ制御チップお
よびアドレス制御チップは半導体の形で有利に実施する
ことができる。光景記憶装置のＰＩＮＧ側およびＰＯＮ
Ｇ側の両方を具体化する回路は一方の藺がＰＩＮＧ・Ｆ
ＦＭ用、他の面がＰＯＮＧ　＠ＦＦＭ用の両面多層印刷
回路板が最も有利であろう。また４絵画素未満の、また
は５絵画索以上の組合せを必要とする他の用途に対して
、および位置が４隅以外の絵画素の画面位置に基き所定
の機構に従って並べられている、本発明のアドレス機構
を実施することができる。同様に、本発明のアドレス指
定機構を、データが図式表示用絵画素を表わしていす、
他の形式のデータを表わすことができる用途に使用する
ことができる。

本発明の別の実施例は、ＸおよびＹの最下位ビットの値
に基き多重化機構に従って記憶装置のアドレス指定空間
に含まれている画面位置に対応するようにＸアドレスお
よびＹアドレスを割当てることによシデータを記憶装置
に書込むことができる。このようなデータの書込みを行
うには、第２図に示す多重化機構の流れを反転する。更
に、第１図および第２図に示す構成を、４×４マトリツ
クスのよう々隣接絵画素のマトリックスにアクセスまた
は書込むことができるように有利に積み重ねることがで
きる。このよう表層状構成においては、要素の数が４デ
ータ径路ずつを有するＸおよびＹによシ明らかに２倍に
なる。その他に、全フィールド記憶装置が４ではなく１
６の記憶装置の集まシから構成されることになる。本発
明の原理をよシ大きなマトリックスに拡張するには第１
図、第２図、および第３図に示す回路の層を更に追加す
るだけでよい。

本発明について、特許法規に適合するために、および当
業者に新規な原理を応用してこのような専門的構成要素
を必要に応じて構成し且つ使用するに必要な情報を提供
するために、ここにか表９詳細に記述してきた。しかし
、本発明は特別に異々る機器および装置によシ行うこと
ができること、および機器の詳細および動作手順の両者
に関して各種修正を本発明自身の範囲から逸脱すること
なく行うことができること、を理解すべきである。

【図面の簡単な説明】

第１図は本発明の一実施例の概略を示すブロック図、第
２図は隣接する絵画素位置を並列に出力−タのデータ多
重化の概要を示すブロック図である。 １０．１２　・　争　・ １６ｉ８，２０　　・ の区画（ＲＡＭ）、２ ３０・・・・全クイ ４４．４６　　・　・　・　ｅ

Claims (1)

1. 【特許請求の範囲】 １、ビデオ読出しシステムにおける全フィールド記憶装
   置から隣接する四つの絵画素位置に並列にアクセスする
   装置であつて、 （ａ）全フィールド記憶装置を、各々がアドレスおよび
   データ母線を有する四半部（１４、１６、１８、２０）
   に分割する手段（３０）、 （ｂ）全フィールド記憶装置に対して読込みまたはアク
   セスするＸおよびＹアドレスを修正してそのアドレス指
   定空間に含まれている隅にアクセスするようにする手段
   （１０、１２）、および（ｃ）アドレスおよびデータ母
   線を、四つの絵画素を適切な隅位置に出力させるように
   、配置する手段（２２）、 から成る装置。 ２、ビデオ読出し装置に使用して座標アドレスを有する
   四つの隣接絵画素位置に並列にアクセスする装置であつ
   て、 （ａ）アドレス情報およびデータを受取る入力および格
   納データへのアクセスを行う双方向母線（ＤＡＴＡ０〜
   ＤＡＴＡ３）を有する、第１、第２、第３、および第４
   の乱アクセス記憶装置（１４、１６、１８、２０）から
   成る全フィールド記憶装置（３０）、 （ｂ）各々がビットを計数する手段、データを多重化す
   る手段、およびデータのあふれを検出する手段を備え、
   第１から第４までの記憶手段に接続されて絵画素位置を
   絵画素位置の座標アドレスの最下位ビットにより指定さ
   れる指定の乱アクセス記憶装置に送るようにする母線を
   備えている第１および第２のアドレス制御チップ（１０
   、１２）、（ｃ）第１から第４までの乱アクセス記憶装
   置の双方向母線（ＤＡＴＡ０〜ＤＡＴＡ３）に接続され
   、更に乱アクセス装置の双方向母線（ＤＡＴＡ０〜ＤＡ
   ＴＡ３）に接続された双方向データ母線ドライバー、ゼ
   ロあふれおよび出力に送られている空白絵画素を検出す
   る手段を備え、更にデータを多重化する手段を備えてい
   るデータ制御チップ（２２）、から成る装置。 ３、絵画素情報を表示する画面位置のある表示画面を備
   えたビデオ読出しシステムに使用するための、全フィー
   ルド記憶装置から複数の隣接絵画素位置に並列にアクセ
   スする装置であつて、（ａ）全フィールド記憶装置を、
   各区画がアドレスおよびデータ母線を備えている、区画
   （１４、１６、１８、２０）に分割する手段、 （ｂ）全フィールド記憶装置に対して読取りおよびアク
   セスを行うＸおよびＹアドレスを修正してそのアドレス
   指定空間に含まれている画面位置にアクセスするように
   する手段（１０、１２）、（ｃ）複数の絵画素をその画
   面位置に従い所定の配列に従つて出力させるようにアド
   レスおよびデータ母線を配置する手段（２２）、 から成る装置。 ４、絵画素情報を表示する画面位置のある表示画面を備
   えたビデオ読出しシステムに使用するための、複数の隣
   接絵画素位置を全フィールド記憶装置（３０）に書込む
   装置であつて、 （ａ）全フィールド記憶装置を、各区画がアドレスおよ
   びデータ母線を備えている、区画（１４、１６、１８、
   ２０）に分割する手段、 （ｂ）全フィールド記憶装置に書込まれているＸおよび
   Ｙアドレスを割当て、ＸおよびＹの最下位ビットの値に
   基き多重化機構（４０、４２、４４、４６）に従つて全
   フィールド記憶装置のアドレス指定空間に含まれている
   画面位置に対応するようにする手段（１０、１２）、 から成る装置。