JPH0557599B2

JPH0557599B2 -

Info

Publication number: JPH0557599B2
Application number: JP59242576A
Authority: JP
Inventors: Aran Sutotsukueru Deiin
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1984-02-21
Filing date: 1984-11-19
Publication date: 1993-08-24
Also published as: DE3585163D1; CA1231476A; JPS60178492A; EP0153197B1; EP0153197A2; US4663617A; EP0153197A3

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、全点アドレス可能な表示能力を有す
る表示装置におけるビユーポートおよびスクロー
ルに関するものである。

〔従来技術〕

多重タスク処理環境の独立アプリケーシヨン・
プログラムからのデータを共通の表示スクリーン
に表示する多重データ・ウインドウ表示装置は従
来から知られている。かかる従来装置の一つで
は、走査像定義データを記憶するために複数のス
クリーン・バツフアが設けられ、表示スクリーン
のいかなる点でも、表示されるデータは選択され
た１個のスクリーン・バツフアから発生するよう
に、複数のスクリーン・バツフアの所定の１個の
出力を常にビデオ手段に選択的に結合するための
制御手段が設けられている。かかる装置では、複
数のスクリーン・バツフアが同期的に動作すると
共に同じビツト長単位、たとえばバイト単位、で
アクセス可能であるならば、多重化表示のモザイ
ク状の画像に重なりギヤツプを生じることなく、
選択したスクリーン・バツフアのセグメントから
複合スクリーン画像を組立てるこことができる。

〔発明が解決しようとする問題点〕

しかしながら、各バツフアが異なつたビツト長
単位でデータをアクセスし処理するコンピユー
タ・システム、たとえば１つのシステムからは９
ビツトのバイト境界でアクセスされ、他のシステ
ムからは16ビツトのハーフワード境界でアクセス
されるコンピユータ・システムで制御される場合
には問題がある、この種の問題は、スクリーンが
９ビツト幅のフオーマツト用として設計された英
数字を表示するため、９ビツト幅の「文字ボツク
ス」に概念的に分割されているが、全点アドレス
可能（APA）図形表示のための画素データが、
８ビツト・バイト構成と16ビツト・ハーフワード
構成の画素バツフアを有する別のシステムから発
生する場合に生じ、これら２つのシステム間の適
合性は、９と16の両方で割り切れる境界でのみ得
られる。かかるシステムにおける２つのバツフア
から、正確な位置決めができる最小の画素のスト
リングは、９個の10ビツト・ハーフワードと、16
個の９ビツト・バイトである。したがつて、16ビ
ツト・ハーフワードから画素データを、９ビツト
幅の文字ボツクスまたはスペースで定義されるス
クリーンのビユーポートに、適合させようとして
も、画素データはまれにしか適合しない。したが
つて、APAウインドウのデータ全体をスクリー
ンのビユーポート内に示そうとすると、ビユーポ
ートの一部がデータの小さいウインドにより満た
されず、スクリーン上にギヤツプを残し、表示装
置の外見が乱れる場合が生じる。

もう一つの問題は、システムのパラメータのミ
スマツチから生ずるものであるが、画素ベースで
のスクロールを必要とする場合に生じる。スクロ
ールは、スクリーンのビユーポートが、表示する
データ本体より小さく、ユーザが実際にデータが
ビユーポート内をスクロールするように見えるよ
うに、ビユーポートをデータ本体を横切つて移動
したい場合に役立つことが多い。ビユーポートと
データが、上述のように異なる基数で構成されて
いる場合は、スクロールは表示すべきデータのバ
ツフアからの取出しと、これをビユーポートに対
して可変に、または定常的に変化する関係に動か
すことを考慮しなければならない。

上述の装置に起る第三の問題は、画素バツフア
に関して入出力操作が容易に行え、しかも所要の
像の位置決めが保たれるよう、両装置の総合タイ
ミングを調製することである。

〔問題点を解決するための手段〕

データ表示のサイズを表わす基数の異なる非
PCスクリーン・バツフアのウインドウとPCスク
リーン・バツフアのウインドウとがスクリーン・
マトリツクスにより振り分けられて表示装置のス
クリーン上の非PCおよびPCの各ビユーポートに
表示される画素データ表示方法において、上記スクリーン・マトリツクスは、非PCのコ
ード位置で識別されるようにし、上記PCスクリーン・バツフア内のコードデー
タは、オフセツト加算器によつて上記両基数に関
連して整合よくアドレシングを変更してPCのビ
ユーポート上に表示できるようにし、図形画素バツフア内の図形データは、画素バツ
フアのアドレシツングを変更して基数に課せられ
た制約の下にその画素バツフアのウインドウの画
素データを上記PCのビユーポートに大まかに整
合させ、画素バツフアからスクリーンに画素デー
タを印加する際に可変遅延を与えてウインドウの
画素データをPCビユーポートに正確に整合させ
る画素データ表示方法。

〔作用〕

画素バツフア・ラスタ発生の表示読取りの開始
時間を選択することにより、画素データは、スク
リーン上の画素像を再配置またはスクロールする
ために、スクリーンに対して任意に再配置される
ように、表示スクリーンに写像される。画素デー
タ・ウインドウとスクリーン・ビユーポートの定
義の不一致を補正し、画素ベースでのスクロール
を可能にするため、スクリーン上のウインドウの
位置決めは、バツフアの走査とスクリーン・ラス
タの発生の間の測定可能な遅れによる微調整を含
む。表示回路は、ウインドウ背景を、表示のため
選択した画素ウインドウの縁部と、それが表示さ
れるこれより大きいスクリーンのビユーポートの
間のギヤツプを埋めるために拡大する手段を含ん
でいる。バツフアへのシステム読取・書込時間
は、表示装置のデータ・フエツチ時間とインター
リーブし、同期される。

〔実施例〕

第１図は、複数のデータ発生源から供給された
像情報を陰極線管（CRT）１０の表示スクリー
ンに、合成像の形で組合わせるのに用いる種類の
表示装置を示す。図示された装置では、表示され
る情報は、CRT１０上への表示に先立つて、先
ず、コード化形式の英数字情報を、文字発生装置
１５による復号化のために、保持する同期動作の
バツフア１２および１４から得られる。バツフア
１２および１４が異なるコード化体系を有する場
合は、文字発生装置１５は、選択的並列動作する
２つ以上の文字発生装置で構成されていてもよ
い。本発明によれば、装置CRT１０のスクリー
ン上に、英数字表示の代りに、または英数字表示
と同時に図形表示を行うためのビツト・データを
供給する図形画素再生バツフア（図形再生バツフ
アと呼ぶ）１６も含んでいる。このバツフア１６
は、CRTのリフレツシユ・バツフアとして動作
する。図示した実施例では、この図形バツフア１
６は、復号を必要とせずに直接表示される図形情
報を表わす、１画素（ペル）当たり１データ・ビ
ツト、またはドツトのバツフアである。しかし、
図形情報は圧縮されることが望ましく、たとえ
ば、１ビツトが２ビツトまたは画素を表わすよう
に表示装置内で反復される種類のもので、装置の
タイミングは、１ビツトが複数の画素になるよう
調整されたものであることが望ましい。この種の
技術はすでによく知られたものであるため、この
ような変形例についてはこれ以上の説明は省略す
る。

図示した装置では、バツフア１２，１４，１６
は、各種のデータ発生源からの表示データがロー
ドされる。この装置では、英数字バツフアの１つ
１４は、入出力端末装置としてのパーソナル・コ
ンピユータ１８からの情報を受信するので、PC
スクリーン・バツフアと呼び、他の英数字バツフ
ア１２は、本体コンピユータ、または上位のコン
ピユータ２０からの表示情報を含むので非PCス
クリーン・バツフアと呼ぶ。上位のコンピユータ
からの情報は表示装置の制御部における英数字２
２で示す表示スペースＡおよびＢで組立てられ、
この情報のウインドウ、すなわちウインドウＡお
よびＢは、各文字をCRT１０のスクリーン上に
示すことのできるいわゆる文字ボツクスの位置の
それぞれに対応する各位置を識別するコードを有
するスクリーン・マトリツクス２４の制御の下
に、文字ベースで非PCバツフア１２にロードさ
れる。簡単化のため、文字ボツクスは、第１図で
は行列状のコード位置で表示されており、各コー
ド位置には、表示スペースＡおよびＢのウインド
ウＡおよびＢから非PCスクリーン・バツフア１
２にロードされる文字コードの供給源を示すため
にＡおよびＢが記録される。

スクリーン・マトリツクス２４は、Ｐで示され
る文字も含み、CRTスクリーン上に、パーソナ
ル・コンピユータ１８からの情報が占める文字位
置を示す。この情報は、PC１８により、コード
形式でPCスクリーン・バツフア１４にロードさ
れている文字情報でも、画素バツフア１６にロー
ドされる画素情報当たり１ビツトの画素情報であ
つてもよい。

バツフア１２，１４，１６、表示スペース２２
およびスクリーン・マトリツクス２４に対してそ
れぞれコード化表示文字および制御コード文字の
全ローデング操作は、パーソナル・コンピユータ
１８のプロセツサの制御の下で行われる。実施例
では、プロセツサの制御の下に、先ず、１個また
はそれ以上のスクリーン制御ブロツク２６のルー
チンが走り、これにより、１組のウインドウ制御
ブロツク２８のルーチンが開始される。このウイ
ンドウ制御ブロツクは、提示スペース制御ブロツ
ク３０を始動させて提示スペース２２のＡおよび
Ｂ部内のウインドウＡおよびＢのデータの境界を
定義する。一方、ウインドウ制御ブロツク２８の
ルーチンが、さらに、スクリーン・マトリツクス
２４を作成し、スクリーン・マトリツクス２４の
制御の下にウインドウ・データが提示スペース２
２のＡ部またはＢ部から非PCバツフア１２へロ
ードされる。

ウインドウ制御ブロツク２８の１つが、パーソ
ナル・コンピユータ１８からの情報（８ビツト・
バイト）をCRT表示することを指示する場合は
常に、スクリーン・マトリツクス２４には、第１
図でＰで示される制御コードがロードされ、その
事実を示す。その結果は、16進コード“FF”が、
スクリーン・マトリツクス２４の“Ｐ”の位置
（これはCRT１０のスクリーン上の位置と鏡像関
係にある）対応する非PCスクリーン・バツフア
１２の８ビツト・バイトの位置にロードされる。
非PCおよびPCスクリーン・バツフア１２および
１４は、表示装置の動作に同期してストロボし、
これによりCRTで示される表示装置のラスタ線
は、衆知の方法で表示装置の行を構成する文字の
連続スライスを与える。しかし、16進コード
“FF”が非PCバツフア１２のストロボ走査中に
あると、このコードはデコーダ３６で復号されて
AND回路３８でブロツクされ、文字発生装置１
５には転送されない。その代り、PCスクリー
ン・バツフア１４からこの対応位置にあるコード
が、AND回路４０およびOR回路４２を通じて、
文字発生装置１５に転送される。

本発明によれば、図形画素バツフア１６が設け
られて、PCスクリーン・バツフア１４からの英
数字情報代りに画像情報をCRT１０に供給する。
この機能を与えるため、相補ゲート５０および５
２が一方は文字発生装置１５とCRT１０の間に、
他方は図形画素バツフア１６とCRT１０の間に
設けられる。このようにして、ゲート５０が条件
付けられると、英数字その他の文字コード情報は
文字発生装置１５からCRT１０に送られ、非PC
スクリーン・バツフア１２またはPCバツフア１
４からのコードで示される文字を示し、ゲート５
０の条件付けが解除され、ゲート５２が条件付け
られると、図形画素バツフア１６からの画素情報
はCRT１０のスクリーンに表示される。この表
示のための英数字または図形データの選択は、
「PCから」と記入された信号線上の制御入力に応
答する英数字／図形選択レジスタ６２の出力６０
を一方の入力とし、デコーダ３６からの16進
“FF”を他方の入力とするAND回路５６の出力
５４により、制御される。このように、AND回
路５６は、ゲート５０および５２を通じて、コー
ド化したPCフオーマツト・データ（たとえばPC
フオーマツト英数字）および図形データのどちら
が、上記スクリーン・マトリツクス２４により示
されている“FF”が示す位置に表示されるかを
選択する。

表示される情報フオーマツトの選択とCRTス
クリーン区画の割当に際して融通性を与えるため
に提示スペース２２のウインドウＡまたはＢが選
択回路３４を介して選択され、そこからの情報を
非PCスクリーン・バツフアへロードするように
制御されると共に、再生（リフレツシユ）アドレ
ス・オフセツト加算器が設けられてPCスクリー
ン・バツフア１４へ供給される走査兼再生アドレ
スを変更し、これによりPCスクリーン・バツフ
ア１４中のコード化情報を表示するCRT１０の
スクリーン区画または位置が移動できる。非スク
リーン・バツフア１２およびPCスクリーン・バ
ツフア１４の情報は、コード化された形のため、
１つのコード（たとえば８ビツト・バイト）によ
り代表されている各文字により、示される情報の
スクロールおよびパンは文字／文字（行または
列）ベースで行われる。

本発明によれば、CRTのスクリーン上の位置
情報、またはそのスクリーンのビユーポート内の
位置情報を融通性をもつて提供するために、これ
らの情報を画素単位で、すなわちCRTラスタと
直角方向ではラスタ線単位で、およびそのラスタ
と同一方向ではドツト単位で、各々パンまたはス
クロールさせられるように制御している。この操
作は、第２図を参照して説明する。

上記のとおり、本発明の実施例では、図形像は
CRT再生（リフレツシユ）バツフアとして動作
する図形画素バツフア１６内に記憶される。この
バツフア内の図形画素像は、CRT１０の表示ス
クリーン上に１対１の画素関係で写像される。表
示スクリーン上のビユーポートの相対的位置は、
スクリーンのマトリツクス２４を介して（すなわ
ち、PC１８への入力操作により）指定される。
バツフア内の図形画素像のうちビユーポートのサ
イズに匹敵する大きさの任意の部分をビユーポー
トに表示させるために、CRTスキヤン・ビーム
が上記バツフア内の任意部分の開始位置に対応す
るCRTスクリーン上の画素位置に来た時刻にバ
ツフア１６から画素データの読出しを開始するた
めの手段が設けられている。このため、バツフア
内でのデータの再配置が不要になる。バツフア１
６からの画像データの読出し時刻を、スキヤン・
ビームの始点に関して、適切に遅延させる事によ
り、予めスクリーン上の位置が指定されているビ
ユーポートの左上隅にCRTスキヤンビームが来
た時にそのビームが上記バツフア内の上記任意部
分の左上の画素と時間的に一致してスキヤンでき
る。

これは、第２図に示されている。Ｓは表示スク
リーンに概念的に重畳されている画素バツフア、
Ｖはスクリーン上のビユーポートの相対的位置、
Ｉは選択した像部分の位置、すなわち、バツフア
内のウインドウの相対的位置を示す。この説明を
簡単にするため、バツフアはスクリーンと同一空
間にあると仮定する（実際には常にそうとは限ら
ない）。また、CRT１０はスクリーンの上から下
へ発生した水平ラスタにより作動するものと仮定
する。CRTビームがスクリーンに対して画素ま
たはドツト位置Ｄにあるときバツフアの読取り
（左上から）が開始されると、像Ｉはビユーポー
トＶに表示されることは明らかである。しかし、
表示装置に固有の制約のため、位置Ｄは任意に選
ぶことはできないが、16ビツト（２バイト）境界
になければならない。

本発明の装置では、位置Ｄを画素精度に合せて
選択するために、表示スクリーンの左上隅から所
定の画素位置のすぐ左の垂直境界までの２バイト
単位の水平画素ブロツクの数を指定する粗オフセ
ツト値と、この垂直境界から位置Ｄまでの画素の
数を指定する微オフセツト値とを利用する。

このオフセツト機能は、第１図に略示されてい
る。粗および微オフセツト値は、前述したよう
に、パーソナル・コンピユータ１８の制御の下に
稼動する１組のウインドウ制御ブロツク２８の中
にある図形ウインドウ制御ブロツク７４からライ
ン７２を通じて受信したデータを基礎に、オフセ
ツト制御計算ロジツク７０で算出される。算出さ
れた粗および微制御信号は、それぞれバツフア走
査同期開始制御信号およびバツフア出力遅延制御
信号としてライン７６および７８上に送出され
る。粗オフセツト値は、CRT１０のラスタの垂
直帰線の間に、オフセツト制御信号ロジツク７０
のカウンタにセツトされ、カウンタはCRTビー
ム走査の間に減分される。画素バツフア１６から
の読取りはカウンタがゼロに達したときに開始さ
れる。これにより、像データが所要位置Ｄの前方
に出現するので（Ｄがバツフア１６の16ビツト境
界上にある場合を除き）、この像データをライン
７８を介して与えられる微オフセツト値により定
義される画素期間の数だけ遅延させる。これによ
り、再生バツフア中の第１の画素が、位置Ｄでス
クリーン上に現れるのが確実になる。

微オフセツト値は、１バイトの画素オフセツト
と奇数画素制御ビツトとの２部分から成り、ライ
ン７８を介して与えられる。画素オフセツトは、
遅延を２画素単位の倍数として定義する一方、２
倍幅画素を表わすために同時に２ビツトをバツフ
ア内で使用して２つの同じ画素を出力する低解像
度モードで使用される。これは、この場合、画素
位置Ｄが任意の２画素の境界に指定されることだ
けが必要なためである。奇数画素制御ビツトは、
高解像度モードで、もうひとつの画素部分だけの
遅延を余分に与えるために用いられる。粗および
微オフセツト制御の詳細は第３図を参照して説明
する。

第３図は第１図の図形画素バツフア１６、その
ための走査アドレス発生装置、および上述の粗お
よび微オフセツト回路の詳細を示す。第３図で
は、図形画素バツフア１６は、等しい画素解像度
を表示するため、32K×８の全容量、または合計
記憶容量1/4メガビツト以上を得るために、交互
に用いられる２個の16K×８ビツトRAM１６お
よび１６′で示されている。１個のRAM１６は、
偶数のバイトを、他のRAM１６′は奇数のバイ
トを含む。RAM１６および１６′は、システム
制御バス１０４の制御により、システム・アドレ
ス・バス１０２が指定する位置で、システム・バ
ス１００を通じて所要の図形画素情報によりロー
ドされる。通常のCRT再生（リフレツシユ）バ
ツフアと同様、RAM１６および１６′は、バス
１００，１０２および１０４を用いる装置で読取
られる。CRTスクリーン“リフレツシユ”モー
ドでは、リツフレシユ・カウンタ（再生カウンタ
とも呼ぶ）１０６は、RAM１６および１６′に、
それぞれの出力バツフア１０８，１１０に、それ
ぞれからのバイトを同時に読出すためのアドレス
を供給し、出力バツフアはカウンタ１０６により
供給される連続する偶数アドレスにより指示され
るバイト対から、それぞれ偶数と奇数のビツトに
よりロードされる。このようにして出力バツフア
１０８，１１０に記憶されたバイトは、次にそれ
ぞれシフト・レジスタ１１２，１１４により直列
化され、結果はそれぞれレジスタ１１６，１１８
にロードされる。

このように偶数および奇数の画素データは、
CRTラスタ動作に関して粗オフセツトをもつて
シフト・レジスタ１１６，１１８内に利用可能に
なる。この粗オフセツト値に、ゲーム・アレイ１
２０，１２２の動作により微オフセツト値が加え
られる。このゲート・アレイの各々は、線１２４
上の信号により制御される８個のゲートを含み、
シフト・レジスタ１１６，１１８内の予め決めら
れた可変の開始ビツト位置から順次にビツト位置
をサンプルする。このようにして、ゲート・アレ
イ１２０，１２２により選択されたシフト・レジ
スタ１１６，１１８からの出力は、前記開始ビツ
ト位置に依存した遅延の後、線１２６，１２８を
経て各同期トリガ１３０，１３２へ供給され、次
いで多重化兼色選択回路１３４、タイミング兼整
形回路１３６を経てゲート５２へ供給される。こ
の信号は、第１図に関して説明したように、同期
制御回路からの選択信号が線５４に現われた時に
CRT１０へ供給される。低解像度モードでは、
これらの奇遇ビツト対は、前記多重化兼色選択回
路１３４において復号されて可変色の多数の画素
が得られる。他方、高解像度モードでは、ビツト
対単位で多重化され１ビツトが１画素を定義する
ように構成されており、必要に応じて、さらに１
つの奇数ビツトに対応する遅延が前記同期トリガ
ー１３０，１３２により付加される。

第４図は、第１図のスクリーン・マトリツクス
２４により、PC図形データのため指定されたビ
ユーポートが、図形画素バツフア１６，１６′か
ら得られる画素情報のウインドウの外縁部よりも
大きいときに生じる状態を示す。この状態は、図
形画素バツフアの全内容の画素像を、画素バツフ
アよりも大きいスクリーン・ビユーポートに写像
しようとする場合に起こる。これは、９×14の画
素文字ボツクス・スペースのアレイがスクリー
ン・マトリツクス２４の制御の下に、８ビツト・
バイト構成の図形画素アレイにより、部分的に、
置換されている場合、或いは、画素アレイの高さ
が、14画素の高さの整数倍よりも小さいとき、す
なわち、表示スクリーン上に図形表示を行うため
14画素の高さの文字ボツクスにより与えられるラ
スタ線の整数倍よりも小さいとき、に生じる。第
４図に示すように、CRTスクリーン１４４上に
図形画素像１４２を表示するよう割当てられたビ
ユーポート１４０は、画素像１４２よりも大きい
ので、暗い境界１４６が存在する。

本発明によれば、図形画素像１４２の背景色上
記境界領域１４６まで拡げるための機能が設けら
れており、不所望の暗い境界領域が除去される。
これは、第３Ｃ図に示したように、オフセツト制
御計算ロジツク７０の出力ライン１４８（第３Ｄ
図参照）上の信号の制御の下に、AND回路１５
０および１５２を働かせて、シフト・レジスタ１
１２および１１４から粗オフセツト用シフト・レ
ジスタ１１６および１１８への画素ビツト・デー
タの出力転送を阻止する。この阻止の間中、画素
データ・ストリーム中に継続的に無信号を表わす
ゼロが挿入される。これらのゼロのシーケンスの
長さは、境界領域の幅に対応する。このデータ・
ストリームが色選択兼多重化回路１３４、色ドラ
イバ、画素データ用ゲート５２を介してCRT１
０に表示される。色選択レジスタ１５４における
ゼロ・ビツトに対して予め指定された背景色に従
つて、データ・ストリームのゼロ・ビツトの位置
に背景色が表示される。このようにして境界領域
１４６に背景色が表示される。

第５図は、本発明の特徴である図形表示操作の
タイミング図である。１６０における垂直同期信
号の立下りは図形画素クロツクを「解放」し、１
６２に示すように、２バイト長の図形表示
（APA）クロツク・パルスが初期化され、第１図
および第３図のオフセツト制御信号ロジツク７０
のオフセツト・カウンタ／レジスタは、１６４に
示すようにカウント・ダウンを開始する。このレ
ジスタのカウントがゼロに達すると、再生カウン
タ１０６は１６６に示すようにリセツトされ、こ
れにより、図形クロツクの次の１６２の時間に、
２バイトのデータが時間１７０の間に、RAM１
６および１６′から１つづつアクセスされる。そ
の結果生じるビデオデータは、１７２に示すよう
に直列化され、２つの８ビツト・バイトの時間に
わたる期間にインターリーブされる。

16進“FF”が、１７４に示すように、非PCバ
ツフア１２から復号され、ゲート５２（第１図）
が、１７６に示すように、ライン５４上のAPA
モード信号によりセツトされている場合、ビデ
オ・データが、１７７で示すように、微オフセツ
ト値だけ遅延して現われる。図中、「FINE／
DLY」の表示は、微オフセツトによる遅延を意
味する。さらに、ビデオ・データの一部は、時間
１７４の間、制御信号１７８によりビデオ出力回
路にゲートされ、他方、制御信号１８０により
CRTにゲートされる。

本発明は、図形像を、２バイトの開始オフセツ
ト値、１バイトの２画素オフセツト値、および奇
数画素制御ビツトの３つの制御データに従つて、
スクリーン上のどの場所にも配置する能力を提供
する。後の２つの制御データは、図形画素データ
境界とスクリーン・マトリツクス文字セル境界と
の間の基数の不一致を整合させる微オフセツトを
得る遅延を与えると同時に、どの方向にも円滑な
スクロールを行なうことができる。

像の位置合わせを繰返すため、スタート・オフ
セツト・カウンタ７０は、１つまたはそれ以上の
16ビツトのハーフワードのデータによつて、スク
リーンの左上隅からの図形像の始めのオフセツト
を表わす値がロードされる。CRTビームの垂直
帰線に続いて、このカウンタはゼロに減少する。
この時、図形サブシステムはRAM１６および１
６′からの像データにアクセスを開始する。像は
スクリーンのどこからも開始することができるの
で、全図形像は、水平にも垂直にも折返さなけれ
ばならない。

スタート・オフセツト・カウンタ／レジスタ７
０は、１つのビユーポートだけによる図形のため
にスクリーン全体が使用されている場合は、スク
リーン上の像を中央にする値により初期化され
る。この値は、２バイト境界上にあり、文字境界
上にはないため、像を画素ベースでシフトし、セ
ンタリング能力を与え、テキストと図形のビユー
ポート間のギヤツプを最小にするための手段が必
要である。これは、２つの画素オフセツト・レジ
スタ１１６および１１８の対、並びに１３０，１
３２における奇数画素制御により達成される。１
ビツトが、画素オフセツト・レジスタ１９０の位
置の１つにロードされる。このビツトの位置は、
ビデオデータが２つの画素単位だけ遅らされる画
素の数を決定する。低解像度の図形は、同時に
RAMの２ビツトを使用し、２倍幅の画素を表わ
すため、２つの等しい画素を出力する。このよう
に、低解像度のスクロールおよび位置合わせは、
２画素の境界で行われ、奇数画素制御ビツトの使
用を必要としない。奇数画素制御ビツトは、高解
像度モードで使用され、この場合は１つの画素へ
の位置合わせが必要となる。１９２を通じて奇数
画素制御ビツトをオンにすると、像を１画素右へ
シフトする。開始オフセツト、画素オフセツトお
よび画素制御は像のシフトの瞬間的な誤差を防ぐ
ために、正確に同時に作動させなければならない
ため、２つの画素オフセツトおよび２つの奇数画
素レジスタが、１９０，１９０′，１９１，１９
１′に示されるように用いられる。この実行で、
正確なタイミングの制御は次のような方法で行わ
れる。新しい値が第１組のレジスタにシステム・
バス１００によりロードされ、次にCRT再生の
ための正しく同期された時間に第２組のレジスタ
１９０′および１９１′に移送される。開始オフセ
ツト・レジスタ７０は最後にロードされる。新し
い開始オフセツト値は次の垂直帰線の後に用いら
れる。画素オフセツトおよび奇数画素レジスタの
移送は、開始オフセツト・カウンタがゼロに達
し、新しい像が開始されるときに生ずる。制御ロ
ジツクは正確な開始時間を同期し、また、正しい
画素で開始されるように、ロジツクの遅れをマツ
チさせる。

本発明のもう一つの特長は、第６図に示すよう
に、制御ロジツクを禁止する手段により、像境界
のビデオ・データの開始、停止を制御する手段に
関するものである。図形RAM１６および１６′
内の他を連続的に更新する能力は、交互に更新お
よび像再生（リフレツシユ）サイクルを使用する
ことにより得られる。これは、再生サイクルの中
間に、更新サイクルを行うよう、再生データを同
時にアクセスすることを意味する。本実施例で
は、事実２バイト幅の再生バスが設けられてい
る。連続更新能力は、活動表示時間と帰線時間の
間に与えられる。このようにして、タイミング・
カウンタとクロツキングがRAMに更新と、その
他の読取・書込機能を行うために、実質的に常に
得られる。

図形像のシフトを画素ベースでシフトするため
（すなわち、像をスクリーン上の任意の位置に移
動させるため）、装置には正確にどの画素上にも
スクリーン境界で像の表示を開始および停止する
ための手段を含むことを思い出すであろう。すな
わち、像が何画素かシフトすると、ロジツクは１
つの画素上に正確に表示を止めることができなけ
ればならない。タイミングを制御することにより
像をシフトさせるには、帰線の間停止するカウン
タを用いることが必要である。

上記の２つの問題を解決するためには、２つの
ドツト・カウンタ２００および２０２が用いられ
る。１つは再生を制御するもので、他の１つは更
新を制御するものである。CRTのラスタ・ブラ
ンク時間（帰線）は、任意の時間とすることがで
き、異なるブランク時間の異なるモニタについて
異なるため、この２つのカウンタは各走査線で同
期される。図形回路も、２つの像が何画素かシフ
トするのを防ぐための文字テキスト機能を制御す
るのを防ぐための文字テキスト機能を制御する残
りの表示装置（たとえば第１図の１２および１
４）の動作に再同期する。この再同期は、図形再
生ドツト・カウンタ２００を一定の値の設定する
ことにより達成される。

水平同期制御ロジツク２０４は、図形像をスク
リーンの右縁で停止させるため、再生タイミン
グ・カウンタおよびRAM１６，１６′の動作を
禁止するテキスト表示装置からのブランク、文字
クロツク、ロードおよび制御ドツト・クロツク・
オシレータも基づく信号を発生する。再生タイミ
ング・カウンタは、交互にすべての図形スクロー
ルおよびビデオ制御ロジツクを、正確に画素位置
で禁止する。同じ制御ロジツクは、像がスクリー
ンの右側から表示され始めるように、正しい時間
にカウンタおよび制御ロジツクを作動する。帰線
時間に、更新カウンタ２０２およびメモリ制御装
置はまだ活性化されており、図形RAMに読取
り、書込みさせる。再生ドツト・カウンタ２００
が活性化されると（次の走査線の開始時）更新ド
ツト・カウンタ２０２は、再生カウンタが同じ値
に達するまで、規定の値で停止する。このとき、
両カウンタは同期しており、更新カウンタは続行
される。

垂直帰線中に制御ロジツクは再生カウンタを、
図形像を付随するテキスト表示と同じ開始画素カ
ウントに正確に同期させる規定の値にリセツトす
る。このようにして、制御ロジツクは、別のドツ
ト・カウンタにより、図形画素RAM１６，１
６′を連続的に更新しつつ、再生ドツト・カウン
タ２００を始動、停止させる。各走査線の別のド
ツト・カウンタの同期は、制御ロジツクにより行
われ、更新カウンタを再生カウンタがその値に達
するまで規定の値で休止させる。

〔発明の効果〕

本発明は、画素源から異なる基数で構成したス
クリーン装置へのデータの表示の柔軟性をを与え
るための改善されたバツフア制御手段と、基数の
違いに順応し、画素ベースで水平・垂直方向にス
クロールすることができるように、画素位置調整
を提供する。

【図面の簡単な説明】

第１図は、本発明の一実施例に用いる表示装置
の略図である。第２図は、本発明による表示ウイ
ンドウの再配置を示す計画図である。第３図は、
第３Ａ，３Ｂ，３Ｃおよび３Ｄ図からなり。第１
図の装置で、第２図の方法を行うための回路の実
施例を示す。第４図は、本発明による表示ウイン
ドウとビユーポート背景のミスマツチの処理を示
す図である。第５図は、本実施例の操作で、入出
力操作、表示バツフアのアドレス、および表示画
素の表示を説明するタイミング図である。第６図
は、第３図の一部の詳細図で、本発明により入出
力を禁止し、再同期する手段と、表示タイミング
手段を示すブロツク図である。１０……CRT、１２，１４，１６……バツフ
ア、１８……パーソナル・コンピユータ、２０…
…上位コンピユータ、２２……表示スペース、２
４……スクリーン・マトリツクス、４０……
AND回路、４２……OR回路、５０……ゲート。

Claims

【特許請求の範囲】１データ表示のサイズを表わす基数の異なる非
PCスクリーン・バツフアのウインドウとPCスク
リーン・バツフアのウインドウとがスクリーン・
マトリツクスにより振り分けられて表示装置のス
クリーン上の非PCおよびPCの各ビユーポートに
表示される画素データ表示方法において、上記スクリーン・マトリツクスは、非PCのコ
ード位置で識別されるようにし、上記PCスクリーン・バツフア内のコードデー
タは、オフセツト加算器によつて上記両基数に関
連して整合よくアドレシングを変更してPCのビ
ユーポート上に表示できるようにし、図形画素バツフア内の図形データは、画素バツ
フアのアドレシツングを変更して基数に課せられ
た制約の下にその画素バツフアのウインドウの画
素データを上記PCのビユーポートに大まかに整
合させ、画素バツフアからスクリーンに画素デー
タを印加する際に可変遅延を与えてウインドウの
画素データをPCのビユーポートに正確に整合さ
せる画素データ表示方法。