JPH117275A - 左右のビデオ・チャネルを生成するための装置 - Google Patents

Abstract

(57)【要約】 【課題】１つのみのフレームバッファを使用してコンピ
ュータ・グラフィックス・システムから左右の立体画像
を生成する。 【解決手段】１つのみのフレームバッファ・メモリを使
用して立体表示装置を駆動する左右のビデオ・チャネル
生成装置であって、フレームバッファ・メモリの第１、
２のウィンドウを定義するためのウィンドウ回路と、ピ
クセルデータに応答してビデオフォーマット信号を呈示
する第１および第２のビデオ・エンコーダ・システム
と、フレームバッファ・メモリの第１、２のウィンドウ
から読み出されたピクセルデータを第１、２のビデオ・
エンコーダ・システムのピクセルデータ入力に与えるよ
う動作するステレオ出力システムと、第１、２のビデオ
・エンコーダ・システムのビデオ信号出力において呈示
されるビデオフォーマット信号とを含む左右のビデオ・
チャネル生成装置。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コンピュータ・デ
ィスプレイ・システムに関し、より具体的には立体的に
画像を表示するコンピュータ・ディスプレイ・システム
に関する。

【０００２】

【従来の技術】立体表示の方法は、観察者に画像の奥行
きを感知させることができる。これは、観察者の眼のそ
れぞれに対して１つ、すなわち同じシーンの２つの異な
るビュー(view)を独立に呈示することにより成される。
２つの画像の視点が人間の２つの眼の間の距離と同じ距
離により空間において分離されると、観察者に対する効
果は非常に確信的な３次元の視覚的体験となる。

【０００３】立体表示の多様な方法がこの効果を生み出
すのに用いられてきた。１つの一般的な方法は、特殊な
アイウェア(eyewear)を有する１つのディスプレイを用
い、観察者の眼のそれぞれに対して異なるように表示さ
れた画像を変化させる。このようなアイウェアの例は、
そのレンズが異なるカラー・フィルタ、異なる偏光フィ
ルタ、またはシャッターから構成される眼鏡を含み、表
示された画像の変化に同期して観察者の左と右の眼のビ
ューを交互にふさぐ。たとえば、Liptonらの米国特許番
号第5572250号、「Universal Electronic Stereoscopic
Display」に例がある。下位機種のシステムが使用され
ると、このようなめがねは画像の観察者の感知にフリッ
カやかすみ（blurring）のような望ましくない視覚的な
加工をときどき加えてしまう。

【０００４】他の知られた立体表示の方法は、観察者の
眼のそれぞれに対して別個のディスプレイを用いる。こ
の方法は本来、単一ディスプレイ・システムにおいて必
要とされる特殊なアイウェアに関連する多くのフリッカ
やかすみを除去する。他方で、２重ディスプレイ・シス
テムは別個ではあるが同時に起こる左右の画像を生成す
るのに必要なハードウェアを２重にするため、法外に高
価である。

【０００５】例として米国特許番号第5488952号の「Ste
reoscopically Display Three Dimensional Ultrasound
Imaging」は、２つのディスプレイのみならず２つのデ
ィスプレイ・ドライバ、２つのグラフィックス・コント
ローラ、２つの画像コンピュータ、２つの画像メモリを
有するシステムを開示する。同様に、米国特許番号第54
93595号もまた、２つのディスプレイおよび２つの表示
プロセッサを有するシステムを開示する。これらのシス
テムの両方とも、ポリゴン（polygon、多角形）データ
が左と右の画像について独立的に生成され、２重の左と
右のハードウェアのパイプラインが別個にかつ同時に使
用され、左と右のポリゴンデータをラスタ処理して表示
する。よって、これらの設計は２重のフレーム・バッフ
ァおよびそれに見合う追加の費用を必要とする。

【０００６】さらなる例は米国特許番号第5523886号のJ
ohnson-Williamsらの「Stereoscopic/Monoscopic Video
Display System」であり、２つの別個にアドレッシン
グ可能なフレームバッファおよび２つのビデオフォーマ
ット表示を有する。２つのフレームバッファのうちの１
つは左の画像に対応するラスタ処理されたピクセルデー
タを含み、もう１つのフレームバッファは右の画像に対
応するラスタ処理されたピクセルデータを含む。１つの
ビデオ・エンコーダは左右のピクセルデータを時分割マ
ルチプレクス方式でビデオフォーマットの信号に変換す
るのに使用される。２つのディスプレイ装置は、ビデオ
・エンコーダによる左と右の信号の出力を交互にするこ
とに同期して交互に使用可能と不可能になる。このシス
テムは２重のフレームバッファの費用を追加するだけで
なく、潜在的に画像にフリッカを加え、左と右の表示の
義務的なサイクルを交互にすることにより見る者に疲労
を起こさせる。代わってJohnson-Williamsは、「ビデオ
・エンコーダが必要な時に左のビューまたは右のビュー
を提供するのに十分な速さでビデオ信号のソースが１つ
のフレームバッファのデータを変更または交換する場
合」と記述し（コラム3、24から27行）、１つのフレー
ムバッファがこのようなシステムで使用されることがで
きることを提案している。よって１つのフレームバッフ
ァの実施形態はJohnson-Williamsにより教示され、左と
右のビューはフレームバッファにおいて交互にさせられ
る。このような解決方法は左と右の表示の潜在的なリフ
レッシュを５０％ずつ減少させ、ふたたび潜在的にフリ
ッカの原因を起こし、見る者を疲れさせる。

【０００７】別個のフレームバッファが左と右の画像を
保管するのに使用される解決方法の他の例が、シリコン
・グラフィックス社(Silicon Graphics Inc.、商標、ON
YX，CRIMSON）により販売された２つの製品に見つける
ことができる。繰り返すが、このような解決方法は左と
右のチャネルについての２重のフレームバッファのハー
ドウェアを必要とし、高価である。

【０００８】

【発明が解決しようとする課題】本発明の目的は、１つ
のみのフレームバッファおよび１つの従来のグラフィッ
クス・パイプラインを利用するコンピュータ・グラフィ
ックス・システムから左右の立体画像を生成するための
システムと方法を提供する。

【０００９】また、本発明の目的は、左と右のビューの
表示を交互にすることなく、またはビューを表示するデ
ィスプレイ装置の通常のリフレッシュ速度を下げること
なく、同時に起こりかつ連続的な両方の眼によるビュー
イング(viewing)を可能にすることである。

【００１０】

【課題を解決するための手段】ある実施形態において
は、本発明は左右のビデオ・チャネルを生成するための
システムを含み、コンピュータ・グラフィックス・パイ
プラインの１つのみのフレームバッファ・メモリを使用
して立体表示装置を駆動する。ウィンドウ回路はフレー
ムバッファ・メモリ内の第１と第２のウィンドウを定義
するために提供される。第１と第２のウィンドウは、立
体画像の左と右のビューにそれぞれ対応するピクセルデ
ータを保管する。第１と第２のビデオ・エンコーダもま
た提供される。それぞれのビデオ・エンコーダ・システ
ムは、ピクセルデータの入力に応答してビデオフォーマ
ットの信号を出力するよう動作する。ステレオ出力シス
テムはフレームバッファ・メモリ、ウィンドウ回路、第
１と第２のビデオ・エンコーダ・システムに接続され
る。ステレオ出力システムは、第１のビデオ・エンコー
ダ・システムのピクセルデータ入力にフレームバッファ
・メモリ内の第１のウィンドウから読み込まれるピクセ
ルデータを与えるよう動作し、かつ第２のビデオ・エン
コーダ・システムのピクセルデータ入力にフレームバッ
ファ・メモリ内の第２のウィンドウから読み込まれるピ
クセルデータを与えるよう動作する。この方法では、第
１と第２のビデオ・エンコーダ・システムによる出力で
あるビデオフォーマット信号が、左右のビデオ・チャネ
ルを表す。

【００１１】他の実施形態においては、本発明は左右の
ビデオ・チャネルを生成するための方法を含み、コンピ
ュータ・グラフィックス・パイプラインの１つのみのフ
レームバッファ・メモリを使用して立体表示装置を駆動
する。第１と第２のウィンドウはフレームバッファ・メ
モリ内に割り振られ、左と右の画像に対応するピクセル
データは第１と第２のウィンドウ内にそれぞれ保管され
る。又、位置およびサイズの情報がメモリ装置に保管さ
れる。位置およびサイズの情報は、第１と第２の割り振
られたウィンドウの位置とサイズに対応する。ピクセル
データがフレームバッファ・メモリから連続して読み出
されるので、フレームバッファ・メモリから読み出され
る時にピクセルの座標の追跡を維持するように、Ｘカウ
ントおよびＹカウントが記録される。所与のピクセルに
ついてのＸカウントおよびＹカウントは、保管された位
置およびサイズの情報と比較される。この比較の結果に
基づいて、所与のピクセルが第１のウィンドウまたは第
２のウィンドウのどちらに対応するか、またはどちらの
ウィンドウにも対応しないかについて判断がなされる。
さらなる実施形態においては、所与のピクセルが第１の
ウィンドウに対応するときは、所与のピクセルに対応す
るピクセルデータが第１のビデオ・エンコーダへの出力
となる。また、所与のピクセルが第２のウィンドウに対
応するときは、所与のピクセルに対応するピクセルデー
タが第２のビデオ・エンコーダへの出力となる。所与の
ピクセルが第１および第２のウィンドウのどちらにも対
応しない場合は、所与のピクセルに対応するピクセルデ
ータは第１および第２のビデオ・エンコーダのどちらへ
の出力ともならない。

【００１２】

【発明の実施の形態】図１は本発明の好ましい実施形態
によるコンピュータ・システムを示し、立体表示システ
ムを備える。コンピュータ・システム１０は、ＣＰＵ、
メモリ、ディスク・ドライブ、キーボードやマウスのよ
うな入力装置を有するワークステーション、パーソナル
・コンピュータ（ＰＣ）のような任意の通常のコンピュ
ータ・システムであることができる。コンピュータ・シ
ステム１０は、バス１４を介して任意のグラフィックス
処理システム１２に接続される。最も上位機種のアプリ
ケーションにおいては、グラフィックス処理システム１
２が存在し、たとえば少なくとも１つの幾何学用のアク
セラレータおよび場合によってはテクスチャ・マッピン
グのハードウェアを含む。このようなアプリケーション
では、コンピュータ・システム１０はポリゴンデータを
グラフィックス処理システム１２に書き込む。グラフィ
ックス処理１２はポリゴンデータをラスタ処理し、対応
するピクセルデータをフレームバッファ・メモリ１６に
書き込む。下位機種のアプリケーションでは、コンピュ
ータ・システム１０がピクセルデータを直接フレームバ
ッファ・メモリ１６に書き込むことができる。好ましい
実施形態においては、フレームバッファ・メモリ１６
は、1280ｘ1024ピクセルまたは1600ｘ1200ピクセルの解
像度に対応するデータを入れるほどに十分大きいが、よ
り大きいまたはより小さいメモリを、より高いまたはよ
り低い解像度を入れるのに使用することができる。Ｄ／
Ａコンバーター（ＤＡＣという）モジュール１８は、フ
レームバッファ・メモリ１６に保管されるピクセルデー
タを継続的に読み出し、そのデータを対応するアナログ
信号Ｒ、Ｇ、Ｂに変換する。ＲＧＢ信号は水平および垂
直同期信号と一緒に使用され、従来の方法でＲＧＢモニ
ター２０を駆動する。グラフィックス処理システム１
２、フレームバッファ・メモリ１６、ＤＡＣ１８、ＲＧ
Ｂモニター２０は、一緒に１つのコンピュータ・グラフ
ィックスの「パイプライン」を構成する。

【００１３】また、コンピュータ・システム１０は、バ
ス１４を介してウィンドウ回路２２およびステレオ出力
システム２４に接続される。ステレオ出力システム２４
のピクセルデータ入力２５はバス２６を介して接続さ
れ、フレームバッファ・メモリ１６から出てＤＡＣ１８
へ行く途中でピクセルデータを受信する。ステレオ出力
システム２４のピクセルデータ出力２８、３０は、示さ
れるように左と右のビデオ・エンコーダ３２、３４のピ
クセルデータ入力３６、３８に接続される。左と右のビ
デオ・エンコーダ３２、３４はビデオ信号出力４０、４
２を有する。通常の立体表示装置４４は、２つのビデオ
フォーマット表示４６、４８を含むことが好ましい。ビ
デオフォーマット表示４６、４８のそれぞれは、示され
るように左と右のビデオ・エンコーダ３２、３４の１つ
に接続される。同期信号は、５０で示されるように左と
右のビデオ・エンコーダ３２、３４の間を通る。好まし
い実施形態においては、ウィンドウ回路２２、ステレオ
出力システム２４、ＤＡＣモジュール１８は、１つの集
積回路パッケージ６０内に形成される。

【００１４】１つのみのフレームバッファを有する従来
技術のシステムにおいては、コンピュータ・システム１
０およびグラフィックス処理システム１２はフレームバ
ッファ・メモリ１６を１度満たし、左の画像の１フレー
ムを書き込む。この左の画像フレームが表示されてか
ら、コンピュータ・システム１０およびグラフィックス
処理システム１２は再びフレームバッファ・メモリ１６
を満たし、右の画像の１フレームを書き込む。この右の
画像フレームが表示された後で、処理が繰り返される。
しかし本発明の実施形態においては、コンピュータ・シ
ステム１０およびグラフィックス処理システム１２は、
１度フレームバッファ・メモリ１６を満たし、左と右の
両方の画像の１フレームを書き込む。左の画像フレーム
はフレームバッファ・メモリ１６のウィンドウ５２に書
き込まれ、右の画像フレームはフレームバッファ・メモ
リ１６のウィンドウ５４に書き込まれる。フレームバッ
ファの全体の内容が表示されてから、処理が繰り返され
る。次にフレームバッファ・メモリ１６を満たすとき
に、左の画像の次のフレームがウィンドウ５２に書き込
まれ、右の画像の次のフレームがウィンドウ５４に書き
込まれる。結果としてウィンドウ５２および５４の両方
が、５６と５８に示されるようにＲＧＢモニター２０に
表示される。よって、モニター２０を見る観察者は同じ
画面上で同時に表示される左と右の両方の画像を見るこ
とができる。

【００１５】ＲＧＢモニター２０の表示のため順次に１
回につき１行フレームバッファ・メモリ１６からピクセ
ルデータが読み出されるので、ステレオ出力システム２
４の第１の機能は、２つのウィンドウ５２および５４に
対応する各行のピクセルデータを選び出すことである。
ウィンドウ５２に対応するピクセルデータはピクセルデ
ータ出力２８に送られ、ウィンドウ５４に対応するピク
セルデータはピクセルデータ出力３０に送られる。この
方法で、ウィンドウ５２の内容（左の画像）は常にビデ
オフォーマット表示４８に表示され、ウィンドウ５４の
内容（右の画像）は常にビデオフォーマット表示４６に
表示される。よって、左と右の画像の両方がＲＧＢモニ
ター２０に同時に表示され、立体表示装置４４を有する
観察者は左の眼で左の画像を見、右の眼で右の画像を見
る。さらに、立体表示の左右の画像についてのリフレッ
シュ速度が、従来技術のシステムのように５０％ずつ減
少することもない。

【００１６】上位機種の実施形態においては、第２のフ
レームバッファ・メモリ１７を備えることにより２重の
バッファリングを用いることができる。このような実施
形態においては、ウィンドウ５２および５４が、フレー
ムバッファ・メモリ１７に同類の対応するウィンドウを
有する。フレームバッファ・メモリ１６のウィンドウ５
２、５４に含まれる左と右の画像のフレームが表示され
ている間、次の左と右の画像フレームがフレームバッフ
ァ・メモリ１７の同類の対応するウィンドウに描写され
ることができる。フレームバッファ・メモリ１６の内容
の表示が完了すると、２つのフレームバッファ・メモリ
を通常の方法で交換（スワップ）することができ、これ
により次の左と右の画像フレームがウインドウ５２、５
４に描写される間に、フレームバッファ・メモリ１７の
内容を表示することができる。

【００１７】通常ＲＧＢモニターには、フレームバッフ
ァ・メモリ１６の内容が１度に１行順番に表示される。
しかし、ほとんどのビデオフォーマット表示装置が、行
がインターレースされた(interleced、飛び越された）
やり方で表示される。言い換えると、すべての偶数行が
表示されたあとにすべての奇数行が表示され、この処理
が繰り返される。ビデオフォーマット表示４６、４８が
インターレース・モードで機能すると、表示の行が順次
的の代わりにインターレースされたやり方（すなわち、
偶数行の後に奇数行）でビデオ・エンコーダ３２、３４
に送り込まれるように、ステレオ出力システム２４の第
２の機能が左と右の画像に対応するピクセルデータの表
示の行を再調整する。ノン・インターレースからインタ
ーレースへの変換が必要とされる好ましい実施の形態
は、以下のように動作する。すなわち、フレームバッフ
ァ・メモリ１６におけるピクセルデータのすべての走査
行のＤＡＣモジュール１８による最初の完全な読み込み
がなされると、偶数行のみがステレオ出力システム２４
により取り込まれ、これらの行の適切な部分がビデオ・
エンコーダ３２、３４に送られる。その後、フレームバ
ッファ・メモリ１６におけるピクセルデータのすべての
走査行のＤＡＣモジュール１８による次の完全な読み込
みにおいて、奇数行のみがステレオ出力システム２４に
より取り込まれ、これらの行の適切な部分がビデオ・エ
ンコーダ３２、３４に送られ、この処理が繰り返され
る。他の実施形態では、より速いドット・クロックまた
は異なるビデオフォーマットを使用することにより、フ
レームバッファ・メモリ１６のそれぞれの完全な走査の
偶数および奇数の両方の行がステレオ出力システム２４
により取り込まれることができ、ビデオ・エンコーダ３
２、３４に出力される。

【００１８】本発明による１つのフレームバッファから
同時に左右の画像を生成するためのスケーリング（scal
ing）およびフリッカ防止の操作は絶対必要というわけ
ではないが、上位機種の実施形態においてはステレオ出
力システム２４の第３の機能が、立体表示装置４４に表
示されるべきピクセルデータにこのようなスケーリング
およびフリッカ防止の操作を実行する。インターレース
されていない（ノン・インターレースな）ピクセルデー
タを、偶数／奇数のインターレースされたフォーマット
に変換することについてと同様に、このようなスケーリ
ングおよびフリッカ防止の操作の実行についての好まし
い方法および装置が米国特許出願第08/626735号、1996
年4月2日「Video Interface System and Method」に記
述されており、ここで参照により取り入れる。

【００１９】図２に示されるように、フレームバッファ
・メモリ１６はｎ＊ｍのピクセルを含み、最上左端が
（０，０）ピクセル、最下右端が（ｎ，ｍ）ピクセルで
ある。ウィンドウ５２の位置は、その最上左端のピクセ
ルの座標により指定することができ、Ｗ１(ｘ)、Ｗ１
(ｙ)で表す。ウィンドウ５４の位置は、その最上左端の
ピクセルの座標により指定することができ、Ｗ２(ｘ)、
Ｗ２(ｙ)で表す。ウィンドウ５２、５４のサイズは、そ
れぞれのｘとｙの範囲におけるピクセルの数により指定
することができる。

【００２０】ステレオ出力システム２４が、フレームバ
ッファ１６から読み出される行のどのピクセルデータが
左と右の画像に対応するかを判断するという第１の機能
を達成するため、３つのレジスタがウィンドウ回路２２
に提供される。図３に示されるように、ウィンドウ回路
２２は、video_out_position_1レジスタ６２、video_ou
t_position_2レジスタ６４、video_out_sizeレジスタ６
６を含む。コンピュータ・システム１０で実行するソフ
トウェアは、ステレオ出力システム２４にウィンドウ５
２、５４のサイズと位置を示すために、データをレジス
タ６２、６４、６６に書き込む。具体的にいうと、W1_X
_POSITIONビット・フィールド、W2_X_POSITIONビット・
フィールドに保管される数が、それぞれウィンドウ５
２、５４の最も左のピクセルについての列番号である。
同様に、W1_Y_POSITIONビット・フィールド、W2_Y_POSI
TIONビット・フィールドに保管される数が、それぞれウ
ィンドウ５２、５４における最も上のピクセルについて
の行番号である。好ましい実施形態においては、ウィン
ドウ５２、５４のサイズがともに同じである。よって、
１つのvideo_out_sizeレジスタ６６のみが必要となる。
X_SIZEビット・フィールドに保管される数はウィンドウ
におけるピクセルの列数であり、Y_SIZEビット・フィー
ルドに保管される数はウィンドウにおけるピクセルの行
数である。他の実施形態において、ウィンドウ５２と５
４のサイズまたはバランスが互いに異なることを望む場
合には、より多くのレジスタを備えることができる。こ
れらのレジスタに置かれるサイズの値は、任意のスケー
リングの操作が実行された後のウィンドウのサイズに対
応することが好ましい。２つのビデオの位置レジスタに
おける「ｅ」ビットが、許可ビット(enable bits)であ
る。もしゼロなら、ステレオ出力システム２４はビデオ
・エンコーダ３２、３４にいかなるピクセルデータも出
力しない。もし１なら、ステレオ出力システム２４はビ
デオ・エンコーダ３２、３４にピクセルデータを出力す
ることができる。

【００２１】ウィンドウサイズの所与の選択について
は、通常はただ１つの選択がウィンドウの寸法に適して
いる。これらの寸法は、ＮＴＳＣ、ＰＡＬ、ＳＥＣＡＭ
のようなビデオフォーマット表示４６、４８を駆動する
のに使用されるべき特定のビデオフォーマットにより規
制される。さらに、ｘとｙのスケーリング(scaling)を
利用する実施形態においては、画面４６および４８に適
合するウィンドウの画像を形づくる時にステレオ出力シ
ステム２４により使用されるべき適切なｘとｙのスケー
リング・ファクタが、そのウィンドウのために選択され
たサイズと寸法により規制される。よって、たとえば
２：１のスケール・ファクタがｘとｙについて使用さ
れ、ＮＴＳＣフォーマットがビデオ・エンコーダ３２、
３４の出力の際に望まれると、フレームバッファ・メモ
リ１６のウィンドウ５２、５４の実際のサイズは1280ｘ
960ピクセルであり、video_out_sizeレジスタ６６に保
管されるｘとｙのサイズの値はX_SIZE=640、Y_SIZE=480
ピクセルである。

【００２２】図４は、フレームバッファ・メモリ１６を
出てＤＡＣモジュール１８に入るときにクロック(cloc
k)されるピクセルデータのクロッキング(clocking)を追
跡するのに使用される好ましいカウンタのセットを示
す。ウィンドウ５２については、ｘオフセット・カウン
タ４００、ｙオフセット・カウンタ４０２、ｘサイズ・
カウンタ４０４、ｙサイズ・カウンタ４０６が提供され
る。ウィンドウ５４については、ｘオフセット・カウン
タ４０８、ｙオフセット・カウンタ４１０、ｘサイズ・
カウンタ４１２、ｙサイズ・カウンタ４１４が提供され
る。操作では、ｘオフセット・カウンタ４００はW1_X_P
OSITIONに対応するオフセット値でロードされ、ｙオフ
セット・カウンタ４０２はW1_Y_POSITIONに対応するオ
フセット値でロードされる。ｘサイズ・カウンタ４０４
はX_SIZEに対応する値でロードされ、ｙサイズ・カウン
タ４０６はY_SIZEに対応する値でロードされる。同様
に、ｘオフセット・カウンタ４０８は、W2_X_POSITION
に対応するオフセット値でロードされ、ｙオフセット・
カウンタ４１０はW2_Y_POSITIONに対応するオフセット
値でロードされる。ｘサイズ・カウンタ４１２はX_SIZE
に対応する値でロードされ、ｙサイズ・カウンタ４１４
はY_SIZEに対応する値でロードされる。

【００２３】ｘオフセット・カウンタは行ベースにリセ
ットされ、フレームバッファ・メモリ１６からクロック
されるそれぞれのピクセルについて１回ディクリメント
(decrement)される。ｙオフセット・カウンタはフレー
ムベースにリセットされ、フレームバッファ・メモリ１
６からクロックされるピクセルのそれぞれの行について
１回ディクリメントされる。減算および同等記号を含む
ブロックにより示されるように、カウンタのそれぞれは
比較機能を備えており、それぞれのカウントが達した時
に「done」信号を出力する（図では、タイミングを考慮
して出力が「early done」信号として示され、それぞれ
のカウントが達する１クロック前に出力が生成され
る）。以下に詳細を記述するように、「done」信号は、
バス２６に現れるピクセルデータが、左の画像のウィン
ドウ５２に対応するかどうか、右の画像のウィンドウ５
４に対応するかどうか、またはどちらにも対応しないか
どうかを判断するのに使用される。

【００２４】図５はステレオ出力システム２４およびビ
デオ・エンコーダ３２、３４の間の好ましいインターフ
ェースを示す。示されるように、ビデオ・エンコーダ３
２、３４のそれぞれはフィールド・メモリ・バンク０お
よびフィールド・メモリ・バンク１を含む。各ビデオ・
エンコーダにおけるこれら２つのフィールド・メモリ・
バンクは、エンコーダに入力されるピクセルデータにつ
いてＦＩＦＯを構成する。インターレースされた表示フ
ォーマットについては、偶数の走査行がステレオ出力シ
ステム２４によりＦＩＦＯに最初に書き込まれ、次に奇
数の走査行が続く（上に記述したように）。２４ビット
のデータ・バスＶＯ＿ＤＡＴＡ[23：0]が両方のビデオ
・エンコーダ３２、３４に接続される。同様に、リセッ
ト・ラインWRST_Nに加え、ライト・クロック（write cl
ock）ＷＣＫ[０]およびＷＣＫ[１]が両方のエンコーダ
に接続される。ＷＣＫ[０]はフィールド・メモリ・バン
ク０に対するライト・クロックであり、ＷＣＫ[１]はフ
ィールド・メモリ・バンク１に対するライト・クロック
である。ＷＲＳＴ＿Ｎはすべてのフィールド・メモリに
おいてＦＩＦＯの最初の位置に書き込みポインタをリセ
ットする。ＷＥ＿Ｎ[0]はビデオ・エンコーダ３４にの
み接続され、ＷＥ＿Ｎ[1]はビデオ・エンコーダ３２に
のみ接続される。これらは、バスＶＯ＿ＤＡＴＡを通り
ビデオ・エンコーダ３２、３４にそれぞれ対応するフィ
ールド・メモリへのピクセルデータの書き込みを制御す
る許可信号(enable signals)である。ＶＯ＿ＦＩＥＬＤ
信号は、どのフィールドがビデオ・エンコーダ３４、３
２により現在表示されているのか、またどのフィールド
がステレオ出力システム２４により使用されるのかを示
し、ビデオ・エンコーダ３４、３２にピクセルデータの
書き込みのタイミングを制御する（奇数行が表示されて
いる間に奇数行を書き込まないように、また偶数行が表
示されている間に偶数行を書き込まないように）。

【００２５】次に続く説明のため、ＤＡＣモジュール１
８によってフレームバッファ・メモリからピクセルが読
み出される時の速度を、「ドット・クロック」速度と呼
ぶ。実施形態において、ステレオ出力システム２４によ
りピクセルがビデオ・エンコーダ３２、３４に送られる
時の速度（１回につき１つのビデオ・エンコーダへ書き
込む）は、ドット・クロック速度の１／４である。各行
からの偶数のピクセルがフィールド・メモリ・バンク０
に書き込まれ、奇数のピクセルはフィールド・メモリ・
バンク１に書き込まれる。これは、ＷＣＫ[0]とＷＣＫ
[1]を互いに１８０度位相をずらすことにより（図６に
示す）、かつそれらの周波数をドット・クロックの周波
数の１／８に設定することにより達成される。この方法
では、フィールド・メモリ書き込みがドット・クロック
に合わせてペースを維持することができる。インターレ
ースされたビデオフォーマットについては、フレームバ
ッファ・メモリ１６のそれぞれの走査の偶数または奇数
の行のみを取り込むことにより（上に記述したよう
に）、ドット・クロックとステレオ出力システム２４の
ピクセル出力速度の速度差はほとんど問題を生じさせな
い。さらに、ウィンドウ５２と５４は通常ｘ方向におい
てフレームバッファほど長くなく、またステレオ出力シ
ステムはウィンドウに対応するピクセルを出力しさえす
ればよいので、追加の「追いつく」時間をステレオ出力
システム２４が利用することができる。最後に、バッフ
ァをステレオ出力システム２４に使用して、残っている
速度差の問題を解決することができる。ある実施形態に
おいては、1024ピクセル（それぞれが関連する２４ビッ
トのカラー情報を有する）までのバッファリングをする
ことができたＦＩＦＯバッファが提供された。

【００２６】ステレオ出力システムのインターフェース
の詳細について上に記述したのとは別に、ビデオ・エン
コーダ３２、３４のそれぞれは通常の方法で実現するこ
ともでき、たとえばフィリップス・セミコンダクター社
(Philips Semiconductor,Inc.)により製造され販売され
たＳＡＡ７１９９Ｂデジタル・ビデオ・エンコーダ・チ
ップのような既製の構成要素に基づくことができる。図
１のバス５０に示されるように、ＳＡＡ７１９９Ｂチッ
プはスレーブ・モードを使用し、かつ１つのビデオ・エ
ンコーダからの同期出力を他のビデオ・エンコーダの同
期入力へ送り、互いに同期した動作を起こすことができ
る。これは、互いに同期するべき両方のビデオフォーマ
ット表示４６と４８においてリフレッシュ・サイクルを
引き起こすという点で好ましい。

【００２７】ステレオ出力システム２４の中の状態機構
および制御ブロックについては、図７から１１を参照す
ることにより以下に詳細に記述する。

【００２８】１．ビデオアウト制御ブロック(Video Out
Control Block) ビデオアウト制御ブロックは２つの状態機構、すなわち
フィールド・ペーシング制御状態機構(field pacing co
ntrol state machine)とフィールド・メモリ・ライト制
御状態機構(field memory write control state machin
e)から構成される。またビデオアウト制御ブロックは、
図７で示されるようなビデオアウト・カウンタを使用す
る。

【００２９】フィールド・ペーシング制御状態機構 フィールド・ペーシング制御状態機構の機能は、エンコ
ーダ３２、３４へのピクセルデータの偶数または奇数行
の出力を制御することである。エンコーダが奇数フィー
ルドを表示しているとき、状態機構は偶数行がフィール
ド・メモリに書き込まれることができるという信号を送
り、この逆も同様である。データ書き込みのこのペース
を調整することは、表示される画像において加工したも
のを「引き裂くこと」を最小限にすることでなされる。
任意の適した論理メカニズムを、フィールド・ペーシン
グ制御状態機構を実現するのに使用することができる。
好ましい実施形態では、フィールド・ペーシング制御状
態機構は図８に示されるような状態図に従って実行され
る。図８に示されるような状態機構の状態遷移は、フレ
ームバッファ・メモリ１６から読み出されるデータのそ
れぞれのフレームの頭の部分で生じる（すなわち、vbla
nk_nの正エッジ(posedge)で）。すべての他の状態機構
の状態遷移は、ドット・クロックに同期して生じる。状
態図に示される信号についての説明は以下の表１に示
す。

【００３０】

【表１】

【００３１】フィールド・メモリ・ライト制御状態機構 フィールド・メモリ・ライト制御状態機構の機能は、ラ
イト・クロックＷＣＫ[１:０]を生成することと、グロ
ーバルなライト・イネーブル信号WriteEnable_nを生成
することであり、ＷＥ＿Ｎ[０]およびＷＥ＿Ｎ[１]を生
成するビデオアウト・イネーブル制御ブロックからのWi
ndowState信号でゲート制御される。任意の適した論理
メカニズムを、フィールド・メモリ・ライト制御状態機
構を実行するために使用することができる。好ましい実
施形態においては、フィールド・メモリ・ライト制御状
態機構は図９に示される状態図に従って実行される。状
態図に示される信号についての説明を表２に示す。

【００３２】

【表２】

【００３３】２．ビデオアウト・イネーブル制御ブロッ
ク(Video Out Enable Control Block) ビデオアウト・イネーブル制御ブロックの機能は、図５
に示されるような書き込み許可信号(write enable sign
als)を生成することである。任意の適した論理メカニズ
ムを、ビデオアウト・イネーブル制御ブロックを実行す
るのに使用することができる。好ましい実施形態におい
ては、図１０および図１１に示される２つの状態機構か
ら構成される。状態図に示される信号についての説明
は、以下の表３に示す。

【００３４】

【表３】

【００３５】３．ウィンドウ位置制御ブロック(Window
Position Control Block) ウィンドウ位置制御ブロックは図４に示されるカウンタ
信号を生成し、さらにカウンタのロードおよびディクリ
メントを制御する。任意の適した論理メカニズムを、以
下のVERILOGコードにしたがって実行することができる
（表４）。

【００３６】

【表４】 //====================================================================== // カウンタのDone信号 //====================================================================== reg XOffsetDone; reg YOffsetDone; reg XSizeDone; reg YSizeDone; reg XOffsetDone1; reg YOffsetDone1; reg XSizeDone1; reg YSizeDone1; reg VidOutDone; reg EarlyVidOutDone; reg EarlyEarlyVidOutDone; reg VidOutTileDone; always @(negedge dot_clk_n) begin //=================================================================== // ウィンドウ０のカウンタ //=================================================================== if (dec_XOffsetCtr) XOffsetDone <= earlyXOffsetDone; else if (set_XOffsetCtr) XoffsetDone <= vop_x_zero; if (dec_YOffsetCtr) YOffsetDone <= earlyYOffsetDone; else if (set_YOffsetCtr) YOffsetDone <= vop_y_zero; if (dec_XSizeCtr) XSizeDone <= earlyXSizeDone; else if (set_XSizeCtr) XSizeDone <= vos_x_zero; if (dec_YSizeCtr) YSizeDone <= earlyYSizeDone; else if (set_YSizeCtr) YSizeDone <= vos_y_zero; //=================================================================== // ウィンドウ１のカウンタ //=================================================================== if (dec_XOffsetCtr1) XOffsetDone1 <= earlyXOffsetDone1; else if (set_XOffsetCtr1) XOffsetDone1 <= vop1_x_zero; if (dec_YOffsetCtr1) YOffsetDone1 <= earlyYOffsetDone1; else if (set_YOffsetCtr1) YOffsetDone1 <= vop1_y_zero; if (dec_XSizeCtr1) XSizeDone1 <= earlyXSizeDone1; else if (set_XSizeCtr1) XSizeDone1 <= vos_x_zero; if (dec_YSizeCtr1) YSizeDone1 <= earlyYSizeDone1; else if (set_YSizeCtr1) YSizeDone1 <= vos_y_zero; //=================================================================== // Video Out(ビデオ出力)カウンタ //=================================================================== if (st_reset_n == O) begin EarlyEarlyVidOutDone <= O; EarlyVidOutDone <= O; VidOutDone <= O; end else if (dec_VidOutCtr) begin EarlyEarlyVidOutDone <= EarlyEarlyEarlyVidOutDone; EarlyVidOutDone <= EarlyEarlyVidOutDone; VidOutDone <= EarlyVidOutDone; end else if (set_VidOutCtr) VidOutDone <= vos_x_zero; //=================================================================== // Video Out Tile Done //=================================================================== VidOutDoneTileDone <= VidOutDone | EarlyVidOutDone | EarlyEarlyVidOutDone | EarlyEarlyEarlyVidOutDone; end //====================================================================== // set_XOffsetCtr & dec_XOffsetCtrのコード化 //====================================================================== reg set_XOffsetCtr; reg dec_XOffsetCtr; always @(st_reset_n or pos_hsync_n or st_hblank_n or XOffsetDone or YOffsetDone or YSizeDone) begin if (st_reset_n == 0) begin set_XOffsetCtr = 1; dec_XOffsetCtr = 0; end //=================================================================== // hsync_nの正エッジでXOffsetをプレロード //=================================================================== else if (pos_hsync_n) begin set_XOffsetCtr = 1; dec XOffsetCtr = 0; end //=================================================================== // 「Videoがアクティブ」かつ「YOffset done」かつ「 XOffset not done」の時、 // XOffsetをディクリメント //=================================================================== else if (st_hblank_n && !XOffsetDone && YOffsetDone && !YSizeDone) begin set_XOffsetCtr = 0; dec_XOffsetCtr = 1; end else begin set_XOffsetCtr = 0; dec_XOffsetCtr = 0; end end //====================================================================== // set_YOffsetCtr & dec_YOffsetCtrのコード化 //====================================================================== reg set_YOffsetCtr; reg dec_YOffsetCtr; always @(st_reset_n or pos_vblank_n or st_vblank_n or neg_hblank_n or YOffsetDone) begin if (st_reset_n == 0) begin set_XOffsetCtr = 1; dec_YOffsetCtr = 0; end //=================================================================== // vblank_nの正エッジでYOffsetをプレロード //=================================================================== else if (pos_vblank_n) begin set_YOffsetCtr = 1; dec_YOffsetCtr = O; end //=================================================================== // 「videoがアクティブ」かつ「YOffset not done」かつ「hblank_nがネガティブ // ・エッジ」の時、YOffsetをディクリメント //=================================================================== else if (st_vblank_n && neg_hblank_n && !YOffsetDone) begin set_YOffsetCtr = O; dec_YOffsetCtr = 1; end else begin set_YOffsetCtr = O; dec_YOffsetCtr = O; end end //====================================================================== // set_XSizeCtr & dec_XSizeCtrのコード化 //====================================================================== reg set_XSizeCtr; reg dec_XSizeCtr; always @(st reset_n or pos_hsync_n or XFPixelValid or XSizeDone or vop_e ) begin if (st_reset_n == 0) begin set_XSizeCtr =1; dec_XSizeCtr =0; end //=================================================================== // hsync_nの正エッジでXSizeをプレロード //=================================================================== else if (pos_hsync_n) begin set XSizeCtr = 1; dec_XSizeCtr = 0; end //=================================================================== // XFilterがピクセルを出力するとき、XSizeをディクリメント //=================================================================== else if (XFPixelValid && !XSizeDone && vop_e) begin set_XSizeCtr = 0; dec_XSizeCtr = 1; end else begin set_XSizeCtr = 0: dec_XSizeCtr = 0; end end //====================================================================== // set_YSizeCtr & dec_YSizeCtrのコード化 //====================================================================== reg set_YSizeCtr; reg dec_YSizeCtr; always @(st_reset_n or pos_vblank_n or YFLineDone or YOffsetDone or YSizeDone or vop_e) begin if (st_reset_n == O) begin set_YSizeCtr = 1; dec_YSizeCtr = 0; end //=================================================================== // vblank_nの正エッジでYSizeをプレロード //=================================================================== else if (pos_vblank) begin set_YSizeCtr = 1; dec_YSizeCtr = 0; end //=================================================================== // YFilterが行を出力するとき、YSizeをディクリメント //=================================================================== else if (YFLineDone && YOffsetDone && !YSizeDone && vop_e) begin set_YSizeCtr = 0; dec_YSizeCtr = 1; end else begin set_YSizeCtr = 0; dec_YSizeCtr = 0; end end //====================================================================== // set_XOffsetCtr1 & dec_XOffsetCtr1のコード化 //====================================================================== reg set_XOffsetCtr1; reg dec_XOffsetCtr1; always @(st_reset_n or pos_hsync_n or st_hblank_n or xOffsetDone1 or YOffsetDone1 or YSizeDone1) begin if (st_reset_n == O) begin set_XOffsetCtr1 = 1; dec_xOffsetCtr1 = 0; end //=================================================================== // hsync_nの正エッジでXOffsetをプレロード //=================================================================== else if (pos_hsync_n) begin set_XOffsetCtr1 = 1; dec_XOffsetCtr1 = 0; end //=================================================================== // 「videoがアクティブ」かつ「YOffset done」かつ「XOffset not done」の時、 // XOffsetをディクリメント //=================================================================== else if (st_hblank_n && !XOffsetDone1 && YOffsetDone1 && !YSizeDone1) set_XOffsetCtr1 = 0; dec_YOffsetCtr1 = 1; end else begin set_XOffsetCtr1 = 0; dec_XOffsetCtr1 = 0; end end //====================================================================== // set_YOffsetCtr1 & dec_YOffsetCtr1のコード化 //====================================================================== reg set_YOffsetCtr1; reg dec_YOffsetCtr1; always @(st_reset_n or pos_vblank_n or st_vblank_n or neg_hblank_n or YOffsetDone1) begin if (st_reset_n == O) begin set_YOffsetCtr1 = 1; dec_YOffsetCtr1 = 0; end //=================================================================== // vblank_nの正エッジでYOffsetをプレロード //=================================================================== else if (pos_vblank_n) begin set_YOffsetCtr1 = 1; dec_YOffsetCtr1 = 0; end //=================================================================== // 「videoがアクティブ」かつ「YOffset not done」かつ「hblank_nがネガティブ // ・エッジ」の時、YOffsetをディクリメント //=================================================================== else if (st_vblank_n && neg_hblank_n && !YOffsetDone1) begin set_YOffsetCtr1 = O; dec_YOffsetCtr1 = 1; end else begin set_YOffsetCtr1 = O; dec_YOffsetCtr1 = O; end end //====================================================================== // set_XSizeCtr1 & dec_XSizeCtr1のコード化 //====================================================================== reg set_XSizeCtr1; reg dec_XSizeCtr1; always @(st_reset_n or pos_hsync_n or XFPixelValid or XSizeDone1 or vop1_e) begin if (st_reset_n == 0) begin set_XSizeCtr1 = 1; dec_XSizeCtr1 = 0; end //=================================================================== // hblank_nのネガティブ・エッジでXSizeをプレロード //=================================================================== else If (pos_hsync_n) begin set_XSizeCtr1 = dec_XSizeCtr1 = end //=================================================================== // XFilterがピクセルを出力する時、XSizeをディクリメント //=================================================================== else if (XFPixelValid && !XSizeDone1 && vop1_e) begin set_XSizeCtr1 = 0; dec_XsizeCtr1 = 1; end else begin set_XSizeCtr1 = 0; dec_XSizeCtr1 = 1; end end //====================================================================== // set_YSizeCtr1 & dec_YSizeCtr1のコード化 //====================================================================== reg set_YSizeCtr1; reg dec YSizeCtr1; always @(st_reset_n or pos_vblank_n or YFLineDone or YOffsetDone1 or YSiseDone1 or vop1_e) begin if (st_reset_n == 0) being set_YSizeCtr1 = 1; dec_YSizeCtr1 = 0; end //=================================================================== // vblank_nの正エッジでYSizeをプレロード //=================================================================== else if (pos_v_blank_n) begin set_YSizeCtr1 = 1; dec_YSizeCtr1 = 0; end //=================================================================== // YFilterが行を出力するとき、YSizeをディクリメント //=================================================================== else if (YFLineDone && YOffsetDone1 && !YSizeDone1 && vop1_e) begin set_YSizeCtr1 = O; dec_YSizeCtr1 = 1; end else begin set_YSizeCtr1 = 0; dec_YSizeCtr1 = 0; end end //====================================================================== // set_VidOutCtr_& dec_VidOutCtrのコード化 //====================================================================== reg set_VidOutCtr; reg dec_VidOutCtr; reg delayed_VideoOutReady; always @(negedge dot_clk_n) begin delayed_VideoOutReady <= videoOutReady; end always @(st_reset_n or videoOutReady or delayed_VideoOutReady or RequestVideoPixel or VidOutDone) begin if (st_reset_n == O) begin set_VidOutCtr = 1; dec_VidOutCtr = 0; end //=================================================================== // VideoOutReadyの立上りエッジで //=================================================================== else if (VideoOutReady && !delayed_VideoOutReady) begin set_VidOutCtr = 1; dec_VidOutCtr = 0; end //=================================================================== // ピクセルが読み出された時、カウントをディクリメント //=================================================================== else if (RequetVideoPixel && !VidOutDone) begin set_VidOutCtr = 0; dec_VidOutCtr = 1; end else begin set_VidOutCtr = 0; dec_VidOutCtr = 0; end end

【００３７】本発明は例として次の実施態様を含む。 （１）コンピュータ・グラフィックス・パイプラインに
おいて１つのみのフレームバッファ・メモリ１６を使用
して立体表示装置４４を駆動する左右のビデオ・チャネ
ルを生成するための装置であって、立体画像の左右のビ
ューにそれぞれ対応するピクセルデータを保管するため
の第１および第２のウィンドウ５２、５４を前記フレー
ムバッファ・メモリ１６内に定義するためのウィンドウ
回路２２と、ピクセルデータ入力３６、３８およびビデ
オ信号出力４０、４２をそれぞれ有する第１および第２
のビデオ・エンコーダ・システム３２、３４であって、
該ピクセルデータ入力に与えられるピクセルデータに応
答して該ビデオ信号出力においてビデオフォーマット信
号をそれぞれ呈示する第１および第２のビデオ・エンコ
ーダ・システムと、前記フレームバッファ・メモリ１
６、前記ウィンドウ回路２２、前記第１および第２のビ
デオ・エンコーダ・システム３２、３４に接続されるス
テレオ出力システム２４であって、フレームバッファ・
メモリ１６内の前記第１のウィンドウ５２から読み出さ
れるピクセルデータを前記第１のビデオ・エンコーダ・
システム３２のピクセルデータ入力３６に与え、前記フ
レームバッファ・メモリ１６内の前記第２のウィンドウ
５４から読み出されるピクセルデータを前記第２のビデ
オ・エンコーダ・システム３４のピクセルデータ入力３
８に与えるよう動作するステレオ出力システムと、前記
第１および第２のビデオ・エンコーダ・システム３２、
３４のビデオ信号出力４０、４２において呈示される前
記左右のビデオ・チャネルから成るビデオフォーマット
信号と、を含む装置。

【００３８】（２）上記（１）の装置において、前記ウ
ィンドウ回路２２は、前記フレームバッファ・メモリ１
６内の前記第１および第２のウィンドウ５２、５４の位
置をそれぞれ示すデータを保管するための第１および第
２のビデオ位置レジスタ６２、６４と、前記第１および
第２のウィンドウ５２、５４のサイズを示すデータを保
管するためのビデオサイズ・レジスタ６６と、を含む。 （３）上記（１）の装置において、前記ステレオ出力シ
ステムは、前記フレームバッファ・メモリ１６からピク
セルが読み出される時に該ピクセルのＸとＹの座標を追
跡するよう動作する少なくとも１つのカウンタ(400-41
4)を含む。

【００３９】（４）上記（２）の装置において、前記第
１および第２のビデオ位置レジスタ６２、６４のそれぞ
れは、前記第１および第２のウィンドウそれぞれの最上
左端の座標に対応するＸのオフセットの値およびＹのオ
フセットの値を保管するよう動作し、前記ビデオサイズ
・レジスタ６６は、前記第１および第２のウィンドウ５
２、５４の列および行の数に対応するＸのサイズの値お
よびＹのサイズの値を保管するよう動作する。 （５）上記（４）の装置において、前記ステレオ出力シ
ステムは、前記フレームバッファ・メモリ１６からピク
セルが読み出されるとき該ピクセルのＸおよびＹの座標
を追跡するよう動作する少なくとも１つのカウンタ(400
-414)を含み、前記ステレオ出力システムは、前記第１
および第２のビデオ位置レジスタ６２、６４および前記
ビデオサイズ・レジスタ６６と、前記少なくとも１つの
カウンタ(400-414)の状態とを比較するよう動作し、こ
の比較に応答して前記第１および第２のビデオ・エンコ
ーダ・システム３２、３４への出力のためピクセルデー
タを選択する。

【００４０】（６）コンピュータ・グラフィックス・パ
イプラインの１つのみのフレームバッファ・メモリ１６
を使用して立体表示装置を駆動する左右のビデオ・チャ
ネルを生成する方法であって、前記フレームバッファ・
メモリ１６内にピクセルデータを保管するためそれぞれ
のメモリ場所がＸおよびＹの位置の座標を有する左右の
ビデオ・チャネルを生成する方法は、前記フレームバッ
ファ・メモリ１６内に第１および第２のウィンドウ５
２、５４を割り振るステップと、前記第１および第２の
割り振られたウィンドウのサイズに対応する前記サイズ
の情報６６、前記フレームバッファ・メモリ内に前記第
１および第２の割り振られたウィンドウの位置に対応す
る位置の情報６２、６４とを保管するステップと、前記
第１のウィンドウ５２に左の画像に対応するピクセルデ
ータを書き込むステップと、前記第２のウィンドウ５４
に右の画像に対応するピクセルデータを書き込むステッ
プと、前記フレームバッファ・メモリ１６から連続的に
ピクセルデータを読み出すステップと、前記フレームバ
ッファ・メモリ１６からピクセルが読み出されるときに
該ピクセルの座標に対応するＸカウントおよびＹカウン
トを維持するステップと、所与のピクセルについての前
記Ｘカウントおよび前記Ｙカウントと、前記位置および
サイズの情報６２、６４、６６とを比較するステップ
と、前記比較するステップの結果に基づいて、前記所与
のピクセルが前記第１のウィンドウ５２に対応するかど
うか、前記第２のウィンドウ５４に対応するかどうか、
または前記第１および第２のウィンドウ５２、５４のど
ちらにも対応しないかどうかを判断するステップと、を
含む。

【００４１】（７）上記（６）の方法において、比較す
るステップはさらに、前記判断するステップにおいて前
記所与のピクセルが前記第１のウィンドウ５２に対応す
ると判断されるときは、前記所与のピクセルに対応する
ピクセルデータを第１のビデオ・エンコーダ３２に出力
し、前記判断するステップにおいて前記所与のピクセル
が前記第２のウィンドウ５４に対応すると判断されると
きは、前記所与のピクセルに対応するピクセルデータを
第２のビデオ・エンコーダ３４に出力し、前記判断する
ステップにおいて前記所与のピクセルが前記第１および
第２のウィンドウ５２、５４のどちらにも対応しないと
判断されるときは、前記所与のピクセルに対応するピク
セルデータを第１および第２のビデオ・エンコーダ３
２、３４のどちらにも出力しない。

【００４２】

【発明の効果】本発明によれば、１つのみのフレームバ
ッファおよび１つの従来のグラフィックス・パイプライ
ンを利用するコンピュータ・グラフィックス・システム
から左右の立体画像を生成することができるという効果
を有する。

【００４３】また、本発明によれば、左と右のビューの
表示を交互にすることなく、またはビューを表示するデ
ィスプレイ装置の通常のリフレッシュの速度を下げるこ
となく、両方の眼による同時に起こりかつ連続的な両方
の眼によるビューイング(viewing)を可能にすることが
できるという効果を有する。

【図面の簡単な説明】

【図１】本発明の好ましい実施形態による立体表示シス
テムを備えるコンピュータ・システムのブロック図。

【図２】図１のフレームバッファの好ましい内部の構造
を示すブロック図。

【図３】図１のウィンドウ回路の詳細を示すブロック
図。

【図４】図１のステレオ出力システム内に位置する好ま
しいカウンタのセットを示すブロック図。

【図５】図１のステレオ出力システムとビデオ・エンコ
ーダの間の好ましいインターフェースを示すブロック
図。

【図６】図５のインターフェースをさらに示すタイミン
グの図。

【図７】図１のステレオ出力システム内に位置する「vi
dout」カウンタを示すブロック図。

【図８】図１のステレオ出力システム内に位置する好ま
しいフィールド・ペーシング制御状態機構を示す状態
図。

【図９】図１のステレオ出力システム内に位置する好ま
しいフィールド・メモリ・ライト制御状態機構を示す状
態図。

【図１０】図１のステレオ出力システム内に位置する好
ましいビデオアウト・イネーブル制御状態機構を示す状
態図。

【図１１】信号ＷＥ＿Ｎ［０］およびＷＥ＿Ｎ［１］が
生成される方法を示す論理図。

【符号の説明】

１０ コンピュータ・システム １２ グラフィックス処理システム １６ フレームバッファ １８ ＤＡＣ ２２ ウィンドウ回路 ２４ ステレオ出力システム ２８、３０ ピクセルデータ出力 ３２、３４ ビデオ・エンコーダ ３６、３８ ピクセルデータ入力 ４０、４２ ビデオ信号出力

───────────────────────────────────────────────────── フロントページの続き (72)発明者 バイロン・エー・アルコーン アメリカ合衆国80525コロラド州フォー ト・コリンズ、マルーン・コート 2731

Claims (1)

【特許請求の範囲】
1. 【請求項１】コンピュータ・グラフィックス・パイプラ
   インにおいて１つのみのフレームバッファ・メモリを使
   用して立体表示装置を駆動する左右のビデオ・チャネル
   を生成するための装置であって、 立体画像の左右のビューにそれぞれ対応するピクセルデ
   ータを保管するための第１および第２のウィンドウを前
   記フレームバッファ・メモリ内に定義するためのウィン
   ドウ回路と、 ピクセルデータ入力およびビデオ信号出力をそれぞれ有
   する第１および第２のビデオ・エンコーダ・システムで
   あって、該ピクセルデータ入力に与えられるピクセルデ
   ータに応答して、該ビデオ信号出力においてビデオフォ
   ーマット信号をそれぞれ呈示する第１および第２のビデ
   オ・エンコーダ・システムと、 前記フレームバッファ・メモリ、前記ウィンドウ回路、
   前記第１および第２のビデオ・エンコーダ・システムに
   接続されるステレオ出力システムであって、フレームバ
   ッファ・メモリ内の前記第１のウィンドウから読み出さ
   れるピクセルデータを前記第１のビデオ・エンコーダ・
   システムのピクセルデータ入力に与え、前記フレームバ
   ッファ・メモリ内の前記第２のウィンドウから読み出さ
   れるピクセルデータを前記第２のビデオ・エンコーダ・
   システムのピクセルデータ入力に与えるよう動作するス
   テレオ出力システムと、 前記第１および第２のビデオ・エンコーダ・システムの
   ビデオ信号出力において呈示される前記左右のビデオ・
   チャネルから成るビデオフォーマット信号と、 を含む左右のビデオ・チャネルを生成するための装置。