JPS6273385A - 境界検出対象領域指示回路 - Google Patents
境界検出対象領域指示回路Info
- Publication number
- JPS6273385A JPS6273385A JP60212521A JP21252185A JPS6273385A JP S6273385 A JPS6273385 A JP S6273385A JP 60212521 A JP60212521 A JP 60212521A JP 21252185 A JP21252185 A JP 21252185A JP S6273385 A JPS6273385 A JP S6273385A
- Authority
- JP
- Japan
- Prior art keywords
- register
- boundary
- selector
- coordinate value
- minimum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 64
- 238000010586 diagram Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T11/00—2D [Two Dimensional] image generation
- G06T11/40—Filling a planar surface by adding surface attributes, e.g. colour or texture
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は、塗りつぶし図形処理の対項領域の境界とな
る全ての２次元図形が書込まれる境界検出用メモリを有
するグラフィックディスプレイ装置に係り、塗りつぶし
処理領域の境界検出に必要な境界検出対９領域を指示す
る境界検出対象領域指示回路に関する。
る全ての２次元図形が書込まれる境界検出用メモリを有
するグラフィックディスプレイ装置に係り、塗りつぶし
処理領域の境界検出に必要な境界検出対９領域を指示す
る境界検出対象領域指示回路に関する。
［発明の技術的前頭とその問題点］
一般に図形を記憶するフレームメモリを有するグラフィ
ックディスプレイ装置は、任意の閉図形で囲まれる領域
を塗りつぶす図形処理Ｉ１能を有している。この種グラ
フィックディスプレイ装置は、フレームメモリとは別に
、図形が一時的に書込まれるメモリ（境界検出用メモリ
）を有している。
ックディスプレイ装置は、任意の閉図形で囲まれる領域
を塗りつぶす図形処理Ｉ１能を有している。この種グラ
フィックディスプレイ装置は、フレームメモリとは別に
、図形が一時的に書込まれるメモリ（境界検出用メモリ
）を有している。
塗りつぶし処理に際しては、まず境界検出用メモリに、
上記領域（塗りつぶし図形処理の対象領域）の＃ｉ界と
なる全ての２次元図形（閉図形）が一時的に帛込まれる
。その後、境界検出用メモリの全ｍｌｄをスキャンライ
ン方向にリードアクセスしながら境界を検出する動作が
行なわれ、そのｔＲＰｉ！検出結果に従ってフレームメ
モリへの所望の塗りつぶし図形書込みが行なわれる。そ
して、このフレームメモリの内容に従って第３図に示す
ような塗りつぶし図形が画面表示される。なお、第３図
は閉図形１１．１２で囲まれる領域が塗りつぶされてい
る状態を示したものである。
上記領域（塗りつぶし図形処理の対象領域）の＃ｉ界と
なる全ての２次元図形（閉図形）が一時的に帛込まれる
。その後、境界検出用メモリの全ｍｌｄをスキャンライ
ン方向にリードアクセスしながら境界を検出する動作が
行なわれ、そのｔＲＰｉ！検出結果に従ってフレームメ
モリへの所望の塗りつぶし図形書込みが行なわれる。そ
して、このフレームメモリの内容に従って第３図に示す
ような塗りつぶし図形が画面表示される。なお、第３図
は閉図形１１．１２で囲まれる領域が塗りつぶされてい
る状態を示したものである。
さて、Ｍ３図において、ＦＩＩ線で示される矩形１３は
塗りつぶし領域の境界を全て包含する最小の矩形である
。この種矩形１３の領域は、通常は表示可能領域１４の
数十分の−である。しかるに、このような小領域内の境
界を検出するために、表示可能領域１４の全領域を読出
すのは時間的に極めて無駄である。
塗りつぶし領域の境界を全て包含する最小の矩形である
。この種矩形１３の領域は、通常は表示可能領域１４の
数十分の−である。しかるに、このような小領域内の境
界を検出するために、表示可能領域１４の全領域を読出
すのは時間的に極めて無駄である。
［発明の目的］
この発明は上記事情に鑑みてなされたものでその目的は
、塗りつぶし処理領域の境界検出に際し、境界検出の対
象となる最小の領域が指示でき、境界検出対象領域が表
示可能領域に固定されている従来の境界検出と比べて境
界検出速度が向上する境界検出対象領域指示回路を提供
することにある。
、塗りつぶし処理領域の境界検出に際し、境界検出の対
象となる最小の領域が指示でき、境界検出対象領域が表
示可能領域に固定されている従来の境界検出と比べて境
界検出速度が向上する境界検出対象領域指示回路を提供
することにある。
［発明の概要］
この発明では、所定の最小値が初期設定される第１レジ
スタと、所定の最大値が初期設定される第２レジスタと
が設けられる。第１レジスタの内容は、境界検出用メモ
リに書込まれる境界の頂点座標値と、第１比較器により
比較される。そして頂点座標値が第１レジスタの内容よ
り大きいことが検出されると、第１更新手段により、第
１レジスタの内容が上記頂点座標値に更新される。一方
、第２レジスタの内容は、上記頂点座標値と、第２比較
器により比較される。そして頂点用１１［１１！が第２
レジスタの内容より小さいことが検出されると、第２更
新手段により、第２レジスタの内容が上記頂点座標値に
更新される。したがって上記の構成によれば、境界検出
用メモリへの境界書込みが終了した際、塗りつぶし領域
の境界を全て包含する最小の矩形領域の最大座標値、最
小座標値が、第１、第２レジスタにより示される。
スタと、所定の最大値が初期設定される第２レジスタと
が設けられる。第１レジスタの内容は、境界検出用メモ
リに書込まれる境界の頂点座標値と、第１比較器により
比較される。そして頂点座標値が第１レジスタの内容よ
り大きいことが検出されると、第１更新手段により、第
１レジスタの内容が上記頂点座標値に更新される。一方
、第２レジスタの内容は、上記頂点座標値と、第２比較
器により比較される。そして頂点用１１［１１！が第２
レジスタの内容より小さいことが検出されると、第２更
新手段により、第２レジスタの内容が上記頂点座標値に
更新される。したがって上記の構成によれば、境界検出
用メモリへの境界書込みが終了した際、塗りつぶし領域
の境界を全て包含する最小の矩形領域の最大座標値、最
小座標値が、第１、第２レジスタにより示される。
［発明の実施例］
第１図（ａ）はこの発明の一実施例に係るグラフィック
ディスプレイ装置の構成を示す。同図において、２１は
塗りつぶし図形処理の対や領域の境界となる全ての２次
元図形が書込まれる境界検出用メモリ、２２は境界検出
用メモリ２１の書込み／続出し制御部である。２３はフ
レームメモリ、２４はフレームメモリ２３の書込み制御
部である。
ディスプレイ装置の構成を示す。同図において、２１は
塗りつぶし図形処理の対や領域の境界となる全ての２次
元図形が書込まれる境界検出用メモリ、２２は境界検出
用メモリ２１の書込み／続出し制御部である。２３はフ
レームメモリ、２４はフレームメモリ２３の書込み制御
部である。
２５、２６は境界の頂点のｘ、ｙ座標値Ｘ＋ 、Ｙ＋を
保持する頂点座標レジスタ、２７は塗りつぶし図形処理
に必要な境界処理を行なうためのｔＭ界処理制罹部であ
る。
保持する頂点座標レジスタ、２７は塗りつぶし図形処理
に必要な境界処理を行なうためのｔＭ界処理制罹部であ
る。
３０はこの発明に直接関係する境界検出対象領域指示回
路である。境界検出対象領域指示回路３ｏは、塗りつぶ
し処理領域の境界検出に際し、境界検出の対象となる最
小の領域（境界検出対客層小領域）を指示するのに用い
られる。境界検出対象領域指示回路３０は、境界検出対
象最小領域の最大Ｘ座標値Ｘｒａａｘ、＠小Ｘ座標値Ｘ
ｒａｉｎを検出するＸ最大／最小検出回路３１と、境
界検出対象最小領域の最大ｙ座標値Ｙｍａｘ、最小ｙ座
標値Ｙｍｉｎを検出するｙ最大／Ｒ小検出回路３２とを
有している。３３は境界検出対象領域指示回路３０の指
示に従って境界検出を行ない、その検出結果に応じてフ
レームメモリ２３に塗りつぶし図形をｍ込む塗りつぶし
表示制１ｔ８ＩＳである。
路である。境界検出対象領域指示回路３ｏは、塗りつぶ
し処理領域の境界検出に際し、境界検出の対象となる最
小の領域（境界検出対客層小領域）を指示するのに用い
られる。境界検出対象領域指示回路３０は、境界検出対
象最小領域の最大Ｘ座標値Ｘｒａａｘ、＠小Ｘ座標値Ｘ
ｒａｉｎを検出するＸ最大／最小検出回路３１と、境
界検出対象最小領域の最大ｙ座標値Ｙｍａｘ、最小ｙ座
標値Ｙｍｉｎを検出するｙ最大／Ｒ小検出回路３２とを
有している。３３は境界検出対象領域指示回路３０の指
示に従って境界検出を行ない、その検出結果に応じてフ
レームメモリ２３に塗りつぶし図形をｍ込む塗りつぶし
表示制１ｔ８ＩＳである。
なお第１図（ａ）には、グラフィックディスプレイ装置
全体を制御するマイクロプロセッサ、フレームメモリ２
３に書込まれた図形を表示する表示モニタなどは省略さ
れている。
全体を制御するマイクロプロセッサ、フレームメモリ２
３に書込まれた図形を表示する表示モニタなどは省略さ
れている。
第１図（ｂ）はＸ最大／最小検出回路３１の構成を示す
。同図において、４１は第１図（ａ）の頂点座標レジス
タ２５に保持された頂点座標（ｌｌＩＸ ｉを入力する
ドライバ、４２は境界検出対象最小領域の最大Ｘ座標値
Ｘ ＋＋＋ａＸを示す最大値レジスタ、４３は境界検出
対象最小領域の最小Ｘ座標値Ｘ ｍｉｎを示す最小値レ
ジスタである。最大値レジスタ４２および最小値レジス
タ４３は、第１図（ａ＞の境界処理制御部２７から出力
される信号ＣＬＲ，ＣＬＫＬが供給されるプリセット端
子（ＰＲ）、クロック端子を有している。
。同図において、４１は第１図（ａ）の頂点座標レジス
タ２５に保持された頂点座標（ｌｌＩＸ ｉを入力する
ドライバ、４２は境界検出対象最小領域の最大Ｘ座標値
Ｘ ＋＋＋ａＸを示す最大値レジスタ、４３は境界検出
対象最小領域の最小Ｘ座標値Ｘ ｍｉｎを示す最小値レ
ジスタである。最大値レジスタ４２および最小値レジス
タ４３は、第１図（ａ＞の境界処理制御部２７から出力
される信号ＣＬＲ，ＣＬＫＬが供給されるプリセット端
子（ＰＲ）、クロック端子を有している。
４４はドライバ４１の出力と最大値レジスタ４２の出力
とを比較する比較器、４５はドライバ４１の出力と最小
値レジスタ４３の出力とを比較する比較器である。４６
はドライバ４１の出力および最大値レジスタ４２の出力
のいずれか一方を比較器４４の比較結果である信号Ｓ１
に応じて選択する選択器、４７はドライバ４１の出力お
よび最小値レジスタ４３の出力のいずれか一方を比較器
４５の比較結果である信＠＄２に応じて８択する選択器
である。４８は可能な最小Ｘ座標値、例えば表示可能領
域の最小Ｘ座ｅ！値ＸＫまたは選択器４６の出力のいず
れか一方を信号ＣＬＲに応じて選択する選択器、４９は
可能な最大Ｘ座標値、例えば表示可能領域の最大Ｘ座ｖ
Ａ値ＸＬまたは選択器４７の出力のいずれか一方を信号
ＣＬＲに応じて選択する選択器である。選択器４８゜４
９の出力はレジスタ４２．４３に供給される。
とを比較する比較器、４５はドライバ４１の出力と最小
値レジスタ４３の出力とを比較する比較器である。４６
はドライバ４１の出力および最大値レジスタ４２の出力
のいずれか一方を比較器４４の比較結果である信号Ｓ１
に応じて選択する選択器、４７はドライバ４１の出力お
よび最小値レジスタ４３の出力のいずれか一方を比較器
４５の比較結果である信＠＄２に応じて８択する選択器
である。４８は可能な最小Ｘ座標値、例えば表示可能領
域の最小Ｘ座ｅ！値ＸＫまたは選択器４６の出力のいず
れか一方を信号ＣＬＲに応じて選択する選択器、４９は
可能な最大Ｘ座標値、例えば表示可能領域の最大Ｘ座ｖ
Ａ値ＸＬまたは選択器４７の出力のいずれか一方を信号
ＣＬＲに応じて選択する選択器である。選択器４８゜４
９の出力はレジスタ４２．４３に供給される。
なお、ｙ最大７／最小検出回路３２は、Ｘ最大／最小検
出回路３１と間諜の回路構成である。したがって、Ｘ最
大／最小検出回路３２については、必要があれば第１図
（ｂ）において×をＹに置換えて参照されたい。
出回路３１と間諜の回路構成である。したがって、Ｘ最
大／最小検出回路３２については、必要があれば第１図
（ｂ）において×をＹに置換えて参照されたい。
次に第１図（ａ）、（ｂ）の構成の動作を第２図のタイ
ミングチャートおよび第３図を参照して説明する。
ミングチャートおよび第３図を参照して説明する。
今、塗りつぶし処理に先立って境界層込み処理を要求す
るコマンド信号ＣＭＤが図示せぬマイクロプロセッサか
ら出力されたものとする。このコマンド信号ＣＭＤは境
界処理制御部２７に供給される。境界処理制御部２７は
、コマンド信号ＣＭＤにより境界層込み処理が要求され
ると、同境界処理制御部２７に常時供給されているクロ
ック信号ＣＬＫに同期した信号ＣＬＲを第２図に示すよ
うにサイクルｔｏにおいて出力する。この信号ＣＬＲは
境界検出対象領域指示回路３０内のＸ最大／最小検出回
路３１．Ｘ最大・′最小検出回路３２に供給される。
るコマンド信号ＣＭＤが図示せぬマイクロプロセッサか
ら出力されたものとする。このコマンド信号ＣＭＤは境
界処理制御部２７に供給される。境界処理制御部２７は
、コマンド信号ＣＭＤにより境界層込み処理が要求され
ると、同境界処理制御部２７に常時供給されているクロ
ック信号ＣＬＫに同期した信号ＣＬＲを第２図に示すよ
うにサイクルｔｏにおいて出力する。この信号ＣＬＲは
境界検出対象領域指示回路３０内のＸ最大／最小検出回
路３１．Ｘ最大・′最小検出回路３２に供給される。
Ｘ最大、／ ＠小検出回路３１に供給された信号ＣＬＲ
は、選択器４８．４９の選択制御端子および最大値レジ
スタ４２、最小値レジスタ４３のプリセット端子に導か
れる。選択器４８は、信号ＣＬＲがアクティブ（低レベ
ル）である（サイクル１．の）期間中、表示可能ｉｆｉ
域の最小ｘ ！＜！Ｎ（追ＸＨを最大（直レジスタ４２
に選択出力する。これにより最大１直レジスタ４２には
、最小Ｘ座ｔ！Ａ値Ｘにが信号ＣＬＲの立上がりのタイ
ミングで（即ちサイクルｔｏの終了時に）初期設定され
る。一方選択器４９は、信号ＣＬＲがアクティブ（論理
” ０ ” ）である（サイクルｔａの）期間中、表示
可能領域の最大Ｘ座標Ｉａ Ｘ ｌ−を最小値レジスタ
４３に選択出力する。これにより最小１１ＩＩレジスタ
４３には、最大Ｘ座標値ＸＬが信号ＣＬＲの立上がりの
タイミングで（即ちサイクル１．の終了時に）初期設定
される。
は、選択器４８．４９の選択制御端子および最大値レジ
スタ４２、最小値レジスタ４３のプリセット端子に導か
れる。選択器４８は、信号ＣＬＲがアクティブ（低レベ
ル）である（サイクル１．の）期間中、表示可能ｉｆｉ
域の最小ｘ ！＜！Ｎ（追ＸＨを最大（直レジスタ４２
に選択出力する。これにより最大１直レジスタ４２には
、最小Ｘ座ｔ！Ａ値Ｘにが信号ＣＬＲの立上がりのタイ
ミングで（即ちサイクルｔｏの終了時に）初期設定され
る。一方選択器４９は、信号ＣＬＲがアクティブ（論理
” ０ ” ）である（サイクルｔａの）期間中、表示
可能領域の最大Ｘ座標Ｉａ Ｘ ｌ−を最小値レジスタ
４３に選択出力する。これにより最小１１ＩＩレジスタ
４３には、最大Ｘ座標値ＸＬが信号ＣＬＲの立上がりの
タイミングで（即ちサイクル１．の終了時に）初期設定
される。
サイクル１．が終了すると、後続する各サイクル毎に境
界の頂点の座標値Ｘ＋、Ｙ＋が順次頂点座標レジスタ２
５．２６にロードされる。この例では、第３図に示す図
形１１の始点Ｐ１からＰ２ 、Ｐ３・・・、そして図形
１２の始点Ｑ１、Ｑ２・・・の順で対応する座ｌｌ！１
ｌ（ａが頂点座標レジスタ２５．２６にロードされる。
界の頂点の座標値Ｘ＋、Ｙ＋が順次頂点座標レジスタ２
５．２６にロードされる。この例では、第３図に示す図
形１１の始点Ｐ１からＰ２ 、Ｐ３・・・、そして図形
１２の始点Ｑ１、Ｑ２・・・の順で対応する座ｌｌ！１
ｌ（ａが頂点座標レジスタ２５．２６にロードされる。
また頂点座標レジスタ２５．２６に頂点座標間が供給さ
れるとき、境界処理制御部２１にはコマンド信号ＣＭＤ
が供給される。このときのコマンド信号ＣＭＤは、頂点
座標が閉図形の始点（例えば第３図の図形１１．１２の
頂点ＰＬ 、 Ｑｓ ）であれば該５点ｌ＼の移動（ｍ
ｏｖｅ＞を示し、始点以外の点（例えば第３図の図形１
１．１２の頂点Ｐ２〜Ｐｓ。
れるとき、境界処理制御部２１にはコマンド信号ＣＭＤ
が供給される。このときのコマンド信号ＣＭＤは、頂点
座標が閉図形の始点（例えば第３図の図形１１．１２の
頂点ＰＬ 、 Ｑｓ ）であれば該５点ｌ＼の移動（ｍ
ｏｖｅ＞を示し、始点以外の点（例えば第３図の図形１
１．１２の頂点Ｐ２〜Ｐｓ。
Ｑ２〜４）であれば先行する点（頂点）から該５点へ直
線を引くこと（ｄｒａＷ）を示す。境界処理制御部２７
は、コマンド信＠ ＣＭ Ｄがｍｏｖｅまたはｄｒａｗ
を示している場合、第２図に示すようにクロック信号Ｃ
ＬＫに同期した信号ＣＬＫＬを出力する。この信号ＣＬ
ＫＬは境界検出対象領域指示回路３０内のＸｌｌｉｌ人
／Ｒ小検出回路３１．Ｘ最大、／最小検出回路３２に供
給される。Ｘ最大／最小検出回路３１． ｙ最大／Ｒ小
検出回路３２には、頂点座標レジスタ２５．２６にロー
ドされた頂点座標値Ｘｌ、Ｙｉ も供給される。
線を引くこと（ｄｒａＷ）を示す。境界処理制御部２７
は、コマンド信＠ ＣＭ Ｄがｍｏｖｅまたはｄｒａｗ
を示している場合、第２図に示すようにクロック信号Ｃ
ＬＫに同期した信号ＣＬＫＬを出力する。この信号ＣＬ
ＫＬは境界検出対象領域指示回路３０内のＸｌｌｉｌ人
／Ｒ小検出回路３１．Ｘ最大、／最小検出回路３２に供
給される。Ｘ最大／最小検出回路３１． ｙ最大／Ｒ小
検出回路３２には、頂点座標レジスタ２５．２６にロー
ドされた頂点座標値Ｘｌ、Ｙｉ も供給される。
Ｘ最大／最小検出回路３１に供給された頂点のＸ座標１
ｉ１Ｘ＋ は、ドライバ４１を介して比較器４４並びに
選択器４６のＢ入力、および比較器４５並びに選択器４
７の六入力に供給される。比較器４４並びに選択器４６
の六入力には最大値レジスタ４２の出力（サイクルｔ１
であれば最小Ｘ座標値ＸＫ）が供給され、比較器４５並
びに選択器４７の８入力には最小値レジスタ４３の出力
（サイクル１．であれば最大Ｘ座標値ＸＬ）が供給され
る。比較器４４．４５はＡ、８両入力内容の大小を比較
し、Ａ＜８である場合に限り高レベルの信号Ｓ１．３２
を出力する。比較器４４からの出力信号８１．８２は選
択器４６．４７の選択制御端子に供給される。
ｉ１Ｘ＋ は、ドライバ４１を介して比較器４４並びに
選択器４６のＢ入力、および比較器４５並びに選択器４
７の六入力に供給される。比較器４４並びに選択器４６
の六入力には最大値レジスタ４２の出力（サイクルｔ１
であれば最小Ｘ座標値ＸＫ）が供給され、比較器４５並
びに選択器４７の８入力には最小値レジスタ４３の出力
（サイクル１．であれば最大Ｘ座標値ＸＬ）が供給され
る。比較器４４．４５はＡ、８両入力内容の大小を比較
し、Ａ＜８である場合に限り高レベルの信号Ｓ１．３２
を出力する。比較器４４からの出力信号８１．８２は選
択器４６．４７の選択制御端子に供給される。
選択器４６は、比較器４４からの信号Ｓ１が高レベルの
場合（即ち新しい座標値Ｘｉが最大値レジスタ４２の出
力より大きい場合）、Ｂ入力内容部ち座標値×１を選択
する。また信＠Ｓ１が低レベルの場合には、選択器４６
はへ入力内容即ち最大値レジスタ４２の出力を選択する
。選択器４６の出力は選択器４８に供給される。選択器
４８は、信号ＣＬＲが高レベルに戻るサイクルｔ１以降
では、選択器４６の出力を選択する。選択器４８の出力
は最大値レジスタ４２に供給され、信号ＣＬＫＬの立上
がりのタイミングで同レジスタ４２にロードされる。し
たがって最大値レジスタ４２の内容は、新しい座標値Ｘ
＋がそのときの最大値レジスタ４２の保持内容より大き
い場合にのみ、×１に更新される。
場合（即ち新しい座標値Ｘｉが最大値レジスタ４２の出
力より大きい場合）、Ｂ入力内容部ち座標値×１を選択
する。また信＠Ｓ１が低レベルの場合には、選択器４６
はへ入力内容即ち最大値レジスタ４２の出力を選択する
。選択器４６の出力は選択器４８に供給される。選択器
４８は、信号ＣＬＲが高レベルに戻るサイクルｔ１以降
では、選択器４６の出力を選択する。選択器４８の出力
は最大値レジスタ４２に供給され、信号ＣＬＫＬの立上
がりのタイミングで同レジスタ４２にロードされる。し
たがって最大値レジスタ４２の内容は、新しい座標値Ｘ
＋がそのときの最大値レジスタ４２の保持内容より大き
い場合にのみ、×１に更新される。
一方、選択器４７は、比較器４５からの信号＄２が高レ
ベルの場合（即ち新しい座８ｊｌｌａ Ｘ ＋が最小値
レジスタ４３の出力より小さい場合）、へ入力内容即ち
座標ＩＩＸ＋を選択する。また信号Ｓ２が低レベルの場
合には、選択器４７はＢ入力内容部ち最小値レジスタ４
３の出力を選択する。選択器４７の出力は選択器４９に
供給される。選択器４９は、信号ＣＬＲが高レベルに戻
るサイクルｔｌ以降では、選択器４７の出力を選択する
。選択器４９の出力は最小値レジスタ４３に供給され、
信号ＣＬＫＬの立上がりのタイミングで同レジスタ４３
にロードされる。
ベルの場合（即ち新しい座８ｊｌｌａ Ｘ ＋が最小値
レジスタ４３の出力より小さい場合）、へ入力内容即ち
座標ＩＩＸ＋を選択する。また信号Ｓ２が低レベルの場
合には、選択器４７はＢ入力内容部ち最小値レジスタ４
３の出力を選択する。選択器４７の出力は選択器４９に
供給される。選択器４９は、信号ＣＬＲが高レベルに戻
るサイクルｔｌ以降では、選択器４７の出力を選択する
。選択器４９の出力は最小値レジスタ４３に供給され、
信号ＣＬＫＬの立上がりのタイミングで同レジスタ４３
にロードされる。
したがって最小値レジスタ４３の内容は、新しい座［１
ａ Ｘ ｉがそのときの最大値レジスタ４２の保持内容
より小さい場合にのみ、Ｘ＋に更新される。
ａ Ｘ ｉがそのときの最大値レジスタ４２の保持内容
より小さい場合にのみ、Ｘ＋に更新される。
以上の動作が境界の全頂点（第３図の例ではＰ１〜Ｐｓ
、Ｑ１〜Ｑ４ ）について行なわれると、最大値レジ
スタ４２．４３に、塗りつぶし図形処理の対象領域の境
界全体を包含する最小の矩形領域即ち境界検出対象最小
領域の最大Ｘ座標［Ｘｌｌ１ａｘ。
、Ｑ１〜Ｑ４ ）について行なわれると、最大値レジ
スタ４２．４３に、塗りつぶし図形処理の対象領域の境
界全体を包含する最小の矩形領域即ち境界検出対象最小
領域の最大Ｘ座標［Ｘｌｌ１ａｘ。
？ａ ／ｈ Ｘ座ｔｊｊ値Ｘ ｗｉｎが求められる。こ
れら座標値ＸｍａＸ 、 Ｘｍ１ｎは、塗りつぶし表示
制御部３３に供給される。またｙａ大大量最小検出回路
３２は、Ｘ最大／最小検出回路３１と同様にして、上記
境界検出対象最小領域の最大ｙ座１１ａＹｍａｘ、最小
ｙ座ｖＸ値Ｙ１ｎが求められる。これら座標値ＹＩｌｌ
ａＸ。
れら座標値ＸｍａＸ 、 Ｘｍ１ｎは、塗りつぶし表示
制御部３３に供給される。またｙａ大大量最小検出回路
３２は、Ｘ最大／最小検出回路３１と同様にして、上記
境界検出対象最小領域の最大ｙ座１１ａＹｍａｘ、最小
ｙ座ｖＸ値Ｙ１ｎが求められる。これら座標値ＹＩｌｌ
ａＸ。
ｙ ｍｉｎは塗りつぶし表示制御部３３に供給される。
さて、頂点座標レジスタ２５．２６にロードされた頂点
座標ＭＩＸ＋、Ｙｉは境界処理制御部２７にも供給され
る。境界処理制御部２７は、頂点座標レジスタ２５．２
６から各サイクル毎に順次供給される境界の頂点の座標
値Ｘ＋ 、Ｙｉ と、ｍｏｖｅまたはｃＪｒａｗを示す
コマンド信号ＣＭＤとにより、Ａ込み／続出しυｌｌ０
ａｌ１２２を介して境界検出用メモリ２１に各頂点を結
ぶ線分（を近似する点列）を書込む。そして以上の動作
が境界の全頂点く第３図の例ではＰＩ〜Ｐｓ 、Ｑｌ〜
Ｑ４ ）について行なわれると、塗りつぶし図形処理の
対象領域の境界となる全ての２次元図形（第３図の例で
は図形１１゜１２）が境界検出用メモリ２１に書込まれ
る。
座標ＭＩＸ＋、Ｙｉは境界処理制御部２７にも供給され
る。境界処理制御部２７は、頂点座標レジスタ２５．２
６から各サイクル毎に順次供給される境界の頂点の座標
値Ｘ＋ 、Ｙｉ と、ｍｏｖｅまたはｃＪｒａｗを示す
コマンド信号ＣＭＤとにより、Ａ込み／続出しυｌｌ０
ａｌ１２２を介して境界検出用メモリ２１に各頂点を結
ぶ線分（を近似する点列）を書込む。そして以上の動作
が境界の全頂点く第３図の例ではＰＩ〜Ｐｓ 、Ｑｌ〜
Ｑ４ ）について行なわれると、塗りつぶし図形処理の
対象領域の境界となる全ての２次元図形（第３図の例で
は図形１１゜１２）が境界検出用メモリ２１に書込まれ
る。
上記の境界書込みが全て終了すると、塗りつぶし開始を
指示するコマンド信号ＣＭＤがマイクロプロセッサから
境界処理制御部２７に与えられる。
指示するコマンド信号ＣＭＤがマイクロプロセッサから
境界処理制御部２７に与えられる。
これにより境界処理制御部２７は、マイクロプロセッサ
からの塗りつぶし開始指示を塗りつぶし表示１１１１１
部３３に伝達する。この結果、塗りつぶし表示制御部３
３は、境界検出対象領域指示回路３０から供給される最
大座標（ｉｉＸｎ＋ａｘ 、 Ｙｍａｘと最小座標値Ｘ
ｍ１ｎ 、 Ｙｍｉｎの示す境界検出用メモリ２１内矩
形領ＩＦ！ （第３図の例では、矩形１３の領域）を境
界検出対象ｆＪ［として（スキャンライン方向に）リー
ドアクセスしながら境界検出処理を行なう。そして塗り
つぶし表示制御部３３は、境界検出結果に応じてフレー
ムメモリ２３に塗りつぶし図形を言込む。
からの塗りつぶし開始指示を塗りつぶし表示１１１１１
部３３に伝達する。この結果、塗りつぶし表示制御部３
３は、境界検出対象領域指示回路３０から供給される最
大座標（ｉｉＸｎ＋ａｘ 、 Ｙｍａｘと最小座標値Ｘ
ｍ１ｎ 、 Ｙｍｉｎの示す境界検出用メモリ２１内矩
形領ＩＦ！ （第３図の例では、矩形１３の領域）を境
界検出対象ｆＪ［として（スキャンライン方向に）リー
ドアクセスしながら境界検出処理を行なう。そして塗り
つぶし表示制御部３３は、境界検出結果に応じてフレー
ムメモリ２３に塗りつぶし図形を言込む。
なお前記実施例では、最大値レジスタ４２．４３のロー
ド動作を信号ＣＬＲに応じて行なわせているが、これに
限るものではない。例えは比較器４４゜４５の比較結果
（信号Ｓｉ 、 ８２ ）と信号ＣＬＲとの条件をとり
、選択５４６．４７により×１が選択される場合だけ最
大値レジスタ４２．４３をロード動作させるようにして
もよい。この方式では、最大値レジスタ４２．４３に×
１を常時供給しても（但しＸに、ＸＬを初期設定する場
合、即ち信号ＣＬＲが低レベルの期間を除く）同等問題
とならないため、選択器４６．４７が不要となる。
ド動作を信号ＣＬＲに応じて行なわせているが、これに
限るものではない。例えは比較器４４゜４５の比較結果
（信号Ｓｉ 、 ８２ ）と信号ＣＬＲとの条件をとり
、選択５４６．４７により×１が選択される場合だけ最
大値レジスタ４２．４３をロード動作させるようにして
もよい。この方式では、最大値レジスタ４２．４３に×
１を常時供給しても（但しＸに、ＸＬを初期設定する場
合、即ち信号ＣＬＲが低レベルの期間を除く）同等問題
とならないため、選択器４６．４７が不要となる。
［発明の効果］
以上詳述したようにこの発明によれば、塗りつぶし処理
領域の境界検出に際し、境界検出の対象となる最小の領
域が指示できるので、従来のように境界メモリの全領域
を対象として境界検出を行なう必要がなくなり、境界検
出速度が向上する。
領域の境界検出に際し、境界検出の対象となる最小の領
域が指示できるので、従来のように境界メモリの全領域
を対象として境界検出を行なう必要がなくなり、境界検
出速度が向上する。
第１図（ａ）はこの発明の一実施例を示すブロック構成
図、第１図（ｂ）は第１図（ａ）に示すｘ最大／′最小
検出回路のブロック構成図、第２図は動作を説明するた
めのタイミングチャート、第３図は塗りつぶし図形の表
示例を示す図である。 ２１・・・境界検出用メモリ、２３・・・フレームメモ
リ、３０・・・境界検出対象領域指示回路、３１・・・
Ｘ最大／最小検出回路、３２・・・ｙ最大／′最小検出
回路、４２・・・最大値レジスタ、４３・・・最小値レ
ジスタ、４４．４５・・・比較器、４６〜４９・・・選
択器。
図、第１図（ｂ）は第１図（ａ）に示すｘ最大／′最小
検出回路のブロック構成図、第２図は動作を説明するた
めのタイミングチャート、第３図は塗りつぶし図形の表
示例を示す図である。 ２１・・・境界検出用メモリ、２３・・・フレームメモ
リ、３０・・・境界検出対象領域指示回路、３１・・・
Ｘ最大／最小検出回路、３２・・・ｙ最大／′最小検出
回路、４２・・・最大値レジスタ、４３・・・最小値レ
ジスタ、４４．４５・・・比較器、４６〜４９・・・選
択器。
Claims (1)
- 塗りつぶし図形処理の対象領域の境界となる全ての２次
元図形が書込まれる境界検出用メモリを有するグラフィ
ックディスプレイ装置において、所定の最小値が初期設
定される第１レジスタと、所定の最大値が初期設定され
る第２レジスタと、上記境界検出用メモリに書込まれる
境界の頂点座標値と上記第１レジスタの内容とを比較す
る第１比較器と、この第１比較器によつて上記頂点座標
値が上記第１レジスタの内容より大きいことが検出され
た場合に上記第１レジスタの内容を上記頂点座標値に更
新する第１更新手段と、上記頂点座標値と上記第２レジ
スタの内容とを比較する第２比較器と、この第２比較器
によつて上記頂点座標値が上記第２レジスタの内容より
小さいことが検出された場合に上記第２レジスタの内容
を上記頂点座標値に更新する第２更新手段とを具備し、
上記境界検出用メモリへの境界書込み終了時の上記第１
、第２レジスタの内容により境界検出対象となる矩形領
域の最大座標値、最小座標値を示すようにしたことを特
徴とする境界検出対象領域指示回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60212521A JPS6273385A (ja) | 1985-09-27 | 1985-09-27 | 境界検出対象領域指示回路 |
| US06/911,060 US4823282A (en) | 1985-09-27 | 1986-09-24 | Graphic display apparatus having boundary detection target region designating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60212521A JPS6273385A (ja) | 1985-09-27 | 1985-09-27 | 境界検出対象領域指示回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6273385A true JPS6273385A (ja) | 1987-04-04 |
Family
ID=16624046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60212521A Pending JPS6273385A (ja) | 1985-09-27 | 1985-09-27 | 境界検出対象領域指示回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4823282A (ja) |
| JP (1) | JPS6273385A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02224080A (ja) * | 1989-12-29 | 1990-09-06 | Fuji Xerox Co Ltd | 閉領域の内点検索方法 |
| JPH0520463A (ja) * | 1991-07-15 | 1993-01-29 | Matsushita Electric Ind Co Ltd | 描画制御装置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3852327T2 (de) * | 1987-02-27 | 1995-07-20 | Nec Corp | Graphische Anzeigesteuerung, versehen mit Grenzensuchschaltung. |
| JPS63245576A (ja) * | 1987-03-31 | 1988-10-12 | Toshiba Corp | 面図形クリツプ回路 |
| JPH01277055A (ja) * | 1988-04-28 | 1989-11-07 | Dainippon Screen Mfg Co Ltd | 多値描画のためのラスターデータ生成方法 |
| US5230063A (en) * | 1989-03-15 | 1993-07-20 | Sun Microsystems, Inc. | Method and apparatus for selecting button function and retaining selected optics on a display |
| US5159668A (en) * | 1989-05-08 | 1992-10-27 | Apple Computer, Inc. | Method and apparatus for manipulating outlines in improving digital typeface on raster output devices |
| JP3574462B2 (ja) * | 1993-06-11 | 2004-10-06 | ファナック株式会社 | 領域指定方法 |
| JPH10293853A (ja) * | 1997-04-21 | 1998-11-04 | Mitsubishi Electric Corp | クリップ処理装置 |
| US7680590B2 (en) * | 2002-11-22 | 2010-03-16 | Hewlett-Packard Development Company, L.P. | Boundary detection algorithm for embedded devices |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4441104A (en) * | 1981-12-31 | 1984-04-03 | Mattel, Inc. | Graphic effects generator |
| US4622545A (en) * | 1982-09-30 | 1986-11-11 | Apple Computer, Inc. | Method and apparatus for image compression and manipulation |
| DE3381300D1 (de) * | 1983-03-31 | 1990-04-12 | Ibm | Abbildungsraumverwaltung und wiedergabe in einem bestimmten teil des bildschirms eines virtuellen mehrfunktionsterminals. |
| US4594673A (en) * | 1983-06-28 | 1986-06-10 | Gti Corporation | Hidden surface processor |
| US4663617A (en) * | 1984-02-21 | 1987-05-05 | International Business Machines | Graphics image relocation for display viewporting and pel scrolling |
| US4633415A (en) * | 1984-06-11 | 1986-12-30 | Northern Telecom Limited | Windowing and scrolling for a cathode-ray tube display |
| US4642626A (en) * | 1984-09-17 | 1987-02-10 | Honeywell Information Systems Inc. | Graphic display scan line blanking capability |
-
1985
- 1985-09-27 JP JP60212521A patent/JPS6273385A/ja active Pending
-
1986
- 1986-09-24 US US06/911,060 patent/US4823282A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02224080A (ja) * | 1989-12-29 | 1990-09-06 | Fuji Xerox Co Ltd | 閉領域の内点検索方法 |
| JPH0520463A (ja) * | 1991-07-15 | 1993-01-29 | Matsushita Electric Ind Co Ltd | 描画制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4823282A (en) | 1989-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4412296A (en) | Graphics clipping circuit | |
| US7348986B2 (en) | Image rendering | |
| EP0486144A2 (en) | High performance triangle interpolator | |
| EP0486239A2 (en) | Rasterization processor for a computer graphics system | |
| JPS5995669A (ja) | 図形処理装置 | |
| JPS6273385A (ja) | 境界検出対象領域指示回路 | |
| US4747042A (en) | Display control system | |
| EP0416421B1 (en) | A clipping processor | |
| JPH0355832B2 (ja) | ||
| JP3313527B2 (ja) | グラフィックスコントローラおよびピクセルデータ転送システム | |
| US4703230A (en) | Raster operation circuit | |
| JPH01223580A (ja) | 三次元図形表示方法 | |
| JP2956342B2 (ja) | 画像表示制御装置 | |
| JPH11161255A (ja) | 画像表示装置 | |
| JPH05130504A (ja) | 画像表示制御装置 | |
| JPH0944693A (ja) | 図形表示装置 | |
| JPS60201432A (ja) | カ−ソル表示アドレス検出方式 | |
| JPH02194427A (ja) | グラフィック画面表示制御方式 | |
| JPH02126379A (ja) | 図形表示装置 | |
| JPS60129786A (ja) | 画像メモリ装置 | |
| JPH01243090A (ja) | グラフィック表示システム | |
| JPH02191991A (ja) | マルチウインドウ表示方式 | |
| JPH0644385A (ja) | Ｚバッファ制御回路 | |
| WO1996011463A1 (fr) | Procede et dispositif de commande d'une memoire d'images completes | |
| JPS6252671A (ja) | ラスタ・オペレ−シヨン回路 |