JPS60201432A - カ−ソル表示アドレス検出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技庸芳■ この発明は、オフィスコンピュータやワードプロセッサ
その他各種のデータ処理装置に接続されるＣＲＴコンソ
ールターミナル等で使用するのに好適な、ラスタースキ
ャン方式ＣＲＴを用いたビットマツプディスプレイにお
けるカーソル表示アドレス検出方式に係り、特に、カー
ソル表示位置を水平方向に１ビット単位で制御できるよ
うにして、高精度の表示を可能にすることにより各種デ
ータ処理装置におけるオペレーションの能率を向上させ
るとともに、カーソル表示に際し、画像処理プロセッサ
がＣＲＴの動作タイミングと無関係な任意のタイミング
でカーソル表示アドレスを変更できるようにして、画像
処理プロセッサの処理能力を向上させ、かつ、二次元位
置指示手段の移動に対応する画面上のカーソル移動の追
従性をも向上させたカーソル表示アドレス検出方式に関
する。

従】０１１ 従来から行われている、ラスタースキャン方式ＣＲＴを
用いたビットマツプディスプレイにおけるカーソル表示
の場合には、ＣＰＵ等の画像処理プロセッサ（以下、単
にＣＰＵという）によって、カーソルが移動する毎に、
画像メモリの所定のカーソル表示アドレスにカーソルパ
ターンを書込んでいる。

ところが、このような従来のカーソル表示の処理方式の
場合、水平方向のカーソル表示アドレスは、Ｎビットの
ような複数ビット毎にしか指定できず、高精度の制御が
不可能なため、オペレーションの能率が低下する上に、
カーソルが移動される都度、ＣＰＵはカーソルパターン
を書換えなければならないので、ＣＰＵの負担が増加し
て処理能力が低下し、また、カーソル位置の指示手段と
して、例えば、二次元位置指示手段を使用する場合には
、二次元位置指示手段の移動に対応したカーソル移動の
追従性が劣化する、等の多くの不都合があった。

且−一部 そこで、この発明のカーソル表示アドレス検出方式では
、従来のラスタースキャン方式ＣＲＴを用いたビットマ
ツプディスプレイにおけるこのような不都合を解決し、
カーソル表示アドレスを水平方向に１ビット単位で指定
できるようにすることにより、高精度のカーソル表示制
御を可能にして正確な位置にカーソル表示が行えるよう
にするとともに、カーソル表示におけるＣＰＵの負担を
軽減してその処理能率を向上させ、かつ、二次元３− 位置指示手段を使用した場合のカーソル移動に対する追
従性をも向上させることを目的とする。

構　成 そのために、この発明のカーソル表示アドレス検出方式
では、画像処理プロセッサがドツトアドレス単位で任意
に書込み可能なカーソル表示アドレスレジスタと、表示
アドレスカウンタの出力とカーソル表示アドレスレジス
タの出力とを比較するコンパレータと、カーソル表示ア
ドレスレジスタの出力のドツトアドレス部分が初期値と
して与えられるドツトカウンタとを設け、コンパレータ
によって表示読出しアドレスをドツトアドレス単位で比
較し、その一致検出信号によって、ドツトカウンタのカ
ウント動作を開始し、カウント終了信号によってドツト
カウンタのカウント動作を終了させることにより、カー
ソルパターンメモリからのカーソル表示パターンを映像
信号の一部としてＣＲＴへ与えるようにしている。

次に、この発明のカーソル表示アドレス検出方式につい
て、図面を参照しながら、その一実施例４− を詳細に説明する。

第１図は、この発明のカーソル表示アドレス検出方式を
実施する場合に使用されるラスタースキャンＣＲＴを使
用したビットマツプディスプレイについて、その要部構
成の一例を示す機能ブロック図である。図面において、
１は画像メモリ（ＶＲＡＭ）　、２は表示アドレスカウ
ンタ、３は第１のシフトレジスタ、４はドツトカウンタ
、５はカーソル表示アドレスレジスタ、６はコンパレー
タ、７はカーソルパターンメモリ・アドレスカウンタ、
８はカーソルパターンメモリ、９は第２のシフトレジス
タ、１０はイクスクルーシブ・オアゲート回、路、１１
はアンドゲート回路、１２はＣＲＴ、１３はデータバス
、１４は制御バスを示し、また、ＤＡＤは表示アドレス
カウンタ２から出力される表示読出しアドレス、ＣＡＤ
はＮドツト単位のカーソル表示アドレス、ｄＡＤは１つ
のカーソル表示アドレスカウンタのドツトアドレス、ｄ
ＣＬＫはビデオ信号の１ドツト周期に対応するドツトク
ロック、ＣＥは一致検出信号、ＴＣはドットカウンタ４
の内容がｒｒ　Ｏｒｒになったとき発生されるカウント
終了信号、ＢＬＡＮＫはＣＲＴ１２の帰線消去信号、Ｖ
ＳＶＮＣは垂直同期信号、Ｈ５ＹＮＣは水平同期信号、
ＶＩＤＥＯはビデオ信号を示す。

この第１図に示したピッ１〜マツプデイスプレイの機能
ブロック図では、ＣＰＵがドツトアドレス単位で任意に
書込み可能なカーソル表示アドレスレジスタ５と、表示
アドレスカウンタ２の出力ＤＡＤとカーソル表示アドレ
スレジスタ５の出力ＣＡＤとを比較するコンパレータ６
と、カーソル表示アドレスレジスタ５の出力ＣＡＤのド
ツトアドレス部分ｄＡＤが初期値として与えられるドツ
トカウンタ４と、カーソル表示のパターンデータが貫己
憶されてし）るカーソルパターンメモリ８と、このカー
ソルパターンメモリ８のアドレス入力にその出力が与え
られるカーソルパターンメモリ・アドレスカウンタ７と
、カーソルパターンメモリ８からカーソル表示データが
与えられる第２のシフトレジスタ９とが設けられている
。

そして、このように構成することにより、コンパレータ
６によって表示読出しアドレスをドラ１−アドレス単位
で比較し、その一致検出信号ＣＥによって、ドツトカウ
ンタ４のカウント動作を開始し、ドツトカウンタ４にセ
ットされた内容がｒｒ　Ｏｎになったとき、ドツトカウ
ンタ４のカウント動作を終了させることにより、カーソ
ル表示パターンを映像信号の一部としてＣＲＴへ与える
ようにしている。

この第１図のディスプレイで、ＶＲＡＭＩと、表示アド
レスカウンタ２と、第１のシフトレジスタ３の動作は、
従来のラスタースキャンＣＲＴを使用したビットマツプ
ディスプレイの場合と同様であり、特に図示されていな
いＣＰＵによって制御される。

すなわち、ＶＲＡＭ１に記憶されている画像表示データ
は、１アドレスのＮビット単位で逐次読出されて、第１
のシフトレジスタ３へ入力され、並列／直列変換された
後、ビデオ信号ＶＩＤＩＥＯとしてＣＲＴ１２へ与えら
れる。

第２図は、ＶＲＡＭ１のアドレスを示す概念的７− なメモリ構成図である。図面におけるＰは、スキャン方
向、つまり水平方向のアドレス数を示す。

従来のビットマツプディスプレイにおいては、ＶＲＡＭ
１から画像表示データを読出すときのＶＲＡＭＩ上のア
ドレスは、この第２図に示されるようになる。

すなわち、１ライン目のラスタースキャンでは、ｒｏ、
１，２．・・・・・・、Ｐ−ＩＪの各アドレスから、Ｎ
ビットの画像表示データを読出し、２ライン目のラスタ
ースキャンでは、ｒｐ、ｐ＋１．Ｐ＋２゜・・・・・・
、２Ｐ−ＩＪのアドレスを読出し、３ライン目のラスタ
ースキャンでは、ｒ２Ｐ、２Ｐ＋１゜２Ｐ＋２．・・・
・・・、３Ｐ−ＩＪのアドレスを読出す。

例えば、水平方向の表示ドツト数が７６８ドツトで、画
像表示データの読出し時において、■アドレス当りＮ＝
１６ドツトを並列に読出すとすれば、Ｐ＝４８となる。

このように、従来のビットマツプディスプレイの場合に
は、Ｎ＝１６ドツト単位のカーソル表示アドレスＣＡＤ
のみが与えられているため、水平−８＝ 方向のカーソル表示位置は、少なくとも１６ドツト単位
でしか制御することはできなかった。

すなわち、１ドツト単位でカーソル表示位置を制御する
ためには、１６ドツ１〜嚇位のカーソル表示アドレスカ
ウンタの各ドツトアドレスｄＡＤも設定する必要である
が、このようなドツトアドレスは設定されていなかった
。

そこで、この発明のカーソル表示アドレス検出方式では
、水平方向のカーソル表示位置を１ドツト単位で制御で
きるようにして、高精度の表示が行えるようにしている
。

すでに説明したように、ＣＰＵがカーソル表示アドレス
をドツト単位で指定するためには、単にＮ＝１６ドツト
単位のカーソル表示アドレスＣＡＤのみでなく、そのア
ドレス内のドツトアドレスｄＡＤをも設定しておくこと
が必要である。

そこで、第１図のカーソル表示アドレスレジスタ５に、
図示されないＣＰＵから発生されるカーソル表示アドレ
ス書込みコマンドによって、１６ドツト単位のカーソル
表示アドレスＣＡＤ、およびドツトアドレスｄＡＤを書
込むようにしている。

このカーソル表示アドレスレジスタ５へのカーソル表示
アドレスＣＡＤとドツトアドレスｄＡＤの書込みは、カ
ーソル表示位置を変更する場合に行われる。

このようにしてカーソル表示アドレスレジスタ５に書込
まれた、１６ドツＩ一単位のカーソル表示アドレスＣＡ
Ｄの値はコンパレータ６へ、また、ドツトアドレスｄＡ
Ｄはドツトカウンタ４へ、それぞれ入力されている。

コンパレータ６は、１６ドツト単位のカーソル表示アド
レスＣＡＤと、表示アドレスカウンタ２の出力ＤＡＤと
を比較し、面入力が一致すると、一致検出信号ＣＥを出
力して、カーソルパターンメモリ・アドレスカウンタ７
のカウント動作を起動するとともに、ドツトカウンタ４
の初期設定値として、ドツトアドレスｄＡＤをロードす
る。

ドツトカウンタ４としては、例えばダウンカウンタが使
用され、そのカウント内容が′０″になると、カウント
終了信号ＴＣを発生する。

ドラ１−カウンタ４のクロック入力には、ビデオ信号Ｖ
ＩＤＥＯの１ドツト周期に対応するドラ１〜クロツクｄ
ＣＬＫが与えられており、先の一致検出信号ＣＥにより
ドツトカウンタ４にドラ１ヘアドレスｄＡＤがロードさ
れた後、ドツトカウンタ４はドラ１〜クロツクｄＣＬＫ
によってカラン１−動作を行う。

このカウント動作により、ドツトカウンタ４の内容が１
１０１Ｈになると、ドツトカウンタ４から、カウント終
了信号ＴＣが発生される。

このドツトカウンタ４からのカラン１−終了信号ＴＣに
より、その時点のカーソルパターンメモリ・アドレスカ
ウンタ７の出力に対応するカーソルパターンメモリ８内
のカーソルパターンデータが、第２のシフトレジスタ９
にパラレルデータとしてロードされる。

第２のシフトレジスタ９にロードされたカーソルパター
ンデータは、先に第１のシフミルレジスタ３にロードさ
れた画像表示データと同時に、ドツトクロックｄＣＬＫ
によって順次シフトされ、イクスクルーシブ・オアゲー
ト回路１０へ入力される。

１１− イクスクルーシブ・オアゲート回路１０の出力、すなわ
ち排他的論理和出力は、ＣＲＴｌ２の帰線消去信号ＢＬ
ＡＮＫとともに、アンドゲート回路１１へ入力される。

このアンドゲート回路１１の出力は、ビデオ信号ＶＩＤ
ＥＯとして、水平同期信号Ｈ５ＹＮＣおよび垂直同期信
号Ｖ　５ＶＮＣと同様に、ＣＲＴｌ、２へ与えられる。

次に、この発明のカーソル表示アドレス検出方式によっ
て、カーソル表示アドレスがドツト単位で検出される理
由を詳細に説明する。

第３図はカーソルパターンメモリ８の一構成例とＶＲＡ
Ｍ１のアドレスとの対応関係を示す図である。図面にお
いて、ＣＡＤはカーソル表示の先頭アドレス、また、Ｍ
−１，Ｍ、Ｍ＋１は１６ドツト単位のアドレスを示す。

なお、斜線部は、例えば論理″１″′で与えられるカー
ソルパターンデータを示している。

この第３図に示されるように、例えば、ドツトアドレス
ｄＡＤ＝６のとき、カーソル表示アドレ１２− スの検出は、１６ドツト単位のカーソル表示アドレスＣ
ＡＤと表示アドレスカウンタ２の出力ＤＡＤとの一致を
検出することによって行われ、その一致時に、一致検出
信号ＧＥが発生される。

そして、この一致検出信号ＣＥによって、ドツトアドレ
スｄＡＤ＝６が、ドツトカウンタ４に初期値としてロー
ドされ、ドツトカウンタ４は、直ちにドツトクロックｄ
ＣＬＫによって減算のカウント動作を開始する。

このカウント動作の結果、ドツトカウンタ４の内容が１
１０４７になると、すなわちこの場合には、ドツトクロ
ックｄＣＬＫを６回カウントすると、ドツトカウンタ４
からカウント終了信号ＴＣが発生され、第２のシフトレ
ジスタ９からは、第３図に示すようなカーソルパターン
データが出力される。

なお、ｄＡＤ＝０のときは、一致検出信号ＣＥと同時、
すなわち１６ドツト単位のカーソル表示アドレスＣＡＤ
と表示アドレスカウンタ２の出力ＤＡＤとの一致が検出
されると同時に、第２のシフトレジスタ９から、カーソ
ルパターンデータが出力されることになる。

この場合に、コンパレータ６には、一致検出信号ＣＥの
発生と同時に、水平帰線期間からその時点までの時間を
適当なカウントクロックでカウントした時間ＴＴが記憶
される。

このようにしてカウントされ、記憶される時間ＴＴによ
って、カーソル表示パターンの２ライン目以降のカーソ
ル表示アドレスの検出、すなわち、ＣＡＤとＤＡＤとの
一致の検出が行われる。

第２のシフトレジスタ９は、カーソルパターンデータを
送出した後も、ドツ］〜クロックｄＣＬＫによってシフ
ト動作を続行する。

しかし、この第２のシフトレジスタ９のシリアル入力は
、ドツトカウンタ４からのカウント終了信号ＴＣによっ
て、’ＬＯＷ”レベルに固定されている。そのため、カ
ーソルパターンデータの送出後の第２のシフトレジスタ
９の出力は、”ＬＯＷ”となる。

したがって、ビデオ信号ＶＩＤＥＯとしては、第１のシ
フトレジスタ３からの出力が、そのまま出力されること
になる。

なお、第１図の実施例では、ＶＲＡＭ１からの画像表示
データと、カーソルパターンメモリ８からのカーソルパ
ターンデータとをイクスクルーシブ・オアゲート回路１
０へ入力し、その排他的論理和出力を実際のビデオ信号
ＶＩＤＥＯとしている。

その理由は、カーソルパターンがＶＲＡＭ１から読出さ
れた画像表示データと重なった場合に、カーソルパター
ンの判別を容易にするためであり、このような排他的論
理和出力を用いれば、カーソルパターンと画像表示デー
タとの重畳部分が反転表示されるので、識別が容易なカ
ーソル表示が得られる。

以上に詳細に説明したとおり、この発明のカーソル表示
アドレス検出方式では、画像処理プロセッサがドツトア
ドレス単位で任意に書込み可能なカーソル表示アドレス
レジスタと、表示アドレスカウンタの出力とカーソル表
示アドレスレジスタの出力とを比較するコンパレータと
、カーソル表示アドレスレジスタの出力のドツトアドレ
ス部分１５− が初期値として与えられるドツトカウンタと、カーソル
表示パターンが記憶されているカーソルパターンメモリ
と、このカーソルパターンメモリのアドレス入力にその
出力が与えられるカーソルパターンメモリ・アドレスカ
ウンタと、カーソルパターンメモリからカーソル表示デ
ータが与えられる第２のシフトレジスタとを設け、コン
パレータによって表示読出しアドレスをドツトアドレス
単位で比較し、その一致検出信号によって、ドツトカウ
ンタのカウント動作を開始し、所定値のカラン１へを終
了したとき、ドツトカウンタのカウント動作を終了させ
ることにより、カーソル表示パターンを映像信号の一部
としてＣＲＴへ与えるようにしている。

効　果 したがって、この発明のカーソル表示アドレス検出方式
によれば、カーソル表示アドレスが水平方向に１ビット
単位で指定できるので、高精度のカーソル表示が可能と
なる。そのため、指示したい位置へ正確にカーソル表示
を行うことができる１６− から、各種データ処理装置におけるオペレーションの能
率が向上される。

また、カーソル表示に際して、画像処理プロセッサはＣ
ＲＴの動作タイミングに無関係な、任意のタイミングで
カーソル表示アドレスの変更が行えるとともに、カーソ
ル表示における負担も軽減されるので、画像処理プロセ
ッサの処理能率が向上される。

さらに、二次元位置指示手段の移動に対応して、画面上
のカーソル移動の追従性も向上される、等の多くの優れ
た効果が得られる。

【図面の簡単な説明】

第１図はこの発明のカーソル表示アドレス検出方式を実
施する場合に使用されるラスタースキャンＣＲＴを使用
したビットマツプディスプレイについて、その要部構成
の一例を示す機能ブロック図、第２図はＶＲＡＭ１のア
ドレスを示す概念的なメモリ構成図、第３図はカーソル
パターンメモリ８の一構成例とＶＲＡＭＩのアドレスと
の対応関係を示す図である。 図面において、１はＶＲＡＭ、２は表示アドレスカウン
タ、３は第１のシフトレジスタ、４はドツトカウンタ、
５はカーソル表示アドレスレジスタ、６はコンパレータ
、７はカーソルパターンメモリ・アドレスカウンタ、８
はカーソルパターンメモリ、９は第２のシフトレジスタ
、１２はＣＲＴ、１３はデータバス、１４は制御バスを
示す。 １９− Ｎンへ口 Ｍ◆１ （ オ　３　ｎ Ｌｎと１Ａル」上

Claims (1)

【特許請求の範囲】
1. 画像メモリと、この画像メモリのアドレス入力にその出
   力が与えられる表示アドレスカウンタと、第１のシフト
   レジスタと、これらの各部を制御する画像処理プロセッ
   サとを備えた、ラスタースキャン方式ＣＲＴのビットマ
   ツプディスプレイにおいて、前記画像処理プロセッサが
   ドツトアドレス単位で任意に書込み可能なカーソル表示
   アドレスレジスタと、前記表示アドレスカウンタの出力
   と前記カーソル表示アドレスレジスタの出力とを比較す
   るコンパレータと、前記カーソル表示アドレスレジスタ
   の出力のドツトアドレス部分が初期値として与えられる
   ドツトカウンタと、カーソル表示のパターンデータが記
   憶されているカーソルパターンメモリとこのカーソルパ
   ターンメモリのアドレス入力にその出力が与えられるカ
   ーソルパターンメモリ・アドレスカウンタと、前記カー
   ソルパターンメモリからカーソル表示データが与えられ
   る第２のシフトレジスタとを設け、前記コンパレータに
   よって表示読出しアドレスをドラ１へアドレス単位で比
   較し、その一致検出信号によって、前記ドツトカウンタ
   のカウント動作を開始し、所定値のカウントを終了した
   とき、前記ドラ１〜カウンタのカウント動作を終了させ
   ることにより、前記カーソル表示パターンを映像信号の
   一部としてＣＲＴへ与えることを特徴とするカーソル表
   示アドレス検出方式。