JPS6365953B2 - - Google Patents
Info
- Publication number
- JPS6365953B2 JPS6365953B2 JP58182638A JP18263883A JPS6365953B2 JP S6365953 B2 JPS6365953 B2 JP S6365953B2 JP 58182638 A JP58182638 A JP 58182638A JP 18263883 A JP18263883 A JP 18263883A JP S6365953 B2 JPS6365953 B2 JP S6365953B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- graphics
- address counter
- data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 3
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 9
- 101100394003 Butyrivibrio fibrisolvens end1 gene Proteins 0.000 description 8
- 101100296979 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PEP5 gene Proteins 0.000 description 8
- 230000004044 response Effects 0.000 description 8
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 7
- 238000001514 detection method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 101100174722 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GAA1 gene Proteins 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、グラフイツクデータを格納するグ
ラフイツクメモリを備えたグラフイツク表示装置
に係り、特にグラフイツクメモリ内の領域間コピ
ーを行なうグラフイツクメモリ内データ転送方式
に関する、 〔発明の技術的背景〕 一般にこの種のグラフイツク表示装置は、第１
図に示すように、グラフイツク表示用のCRTモ
ニタ１１と、CRTモニタ１１に表示されるグラ
フイツクデータを格納するグラフイツクメモリ
（以下、GMと称する）１２と、装置全体を制御
するマイクロプロセツサ（以下、μPと称する）
１３と、グラフイツクコントロールユニツト（以
下、GCUと称する）１４とを有している。GCU
１４はGM１２とμP１３との間のインタフエース
の働きをする。そしてGCU１４はCRTモニタ１
１に対する表示制御を行なうCRTコントローラ
（図示せず）を内蔵している。また、GCU１４は
GCU１４に対してグラフイツクデータを書き込
み／読み出しを行なうためのＸアドレスカウンタ
１５およびＹアドレスカウンタ１６を内蔵してい
る。Ｘアドレスカウンタ１５、Ｙアドレスカウン
タ１６はCRTモニタ１１の表示画面のＸ座標
（Ｘ座標アドレス）、Ｙ座標（Ｙ座標アドレス）を
示す。このＸ座標アドレスおよびＹ座標アドレス
の連結情報によつて、GM１２のアドレスが指定
される。
ラフイツクメモリを備えたグラフイツク表示装置
に係り、特にグラフイツクメモリ内の領域間コピ
ーを行なうグラフイツクメモリ内データ転送方式
に関する、 〔発明の技術的背景〕 一般にこの種のグラフイツク表示装置は、第１
図に示すように、グラフイツク表示用のCRTモ
ニタ１１と、CRTモニタ１１に表示されるグラ
フイツクデータを格納するグラフイツクメモリ
（以下、GMと称する）１２と、装置全体を制御
するマイクロプロセツサ（以下、μPと称する）
１３と、グラフイツクコントロールユニツト（以
下、GCUと称する）１４とを有している。GCU
１４はGM１２とμP１３との間のインタフエース
の働きをする。そしてGCU１４はCRTモニタ１
１に対する表示制御を行なうCRTコントローラ
（図示せず）を内蔵している。また、GCU１４は
GCU１４に対してグラフイツクデータを書き込
み／読み出しを行なうためのＸアドレスカウンタ
１５およびＹアドレスカウンタ１６を内蔵してい
る。Ｘアドレスカウンタ１５、Ｙアドレスカウン
タ１６はCRTモニタ１１の表示画面のＸ座標
（Ｘ座標アドレス）、Ｙ座標（Ｙ座標アドレス）を
示す。このＸ座標アドレスおよびＹ座標アドレス
の連結情報によつて、GM１２のアドレスが指定
される。
この種のグラフイツク表示装置において、第２
図に示すように、画面移動のためにCRTモニタ
１１の表示画面の例えば座標（X0，Y0）、（X0＋
１，Y0）、…（X0′，Y0）〔ただしX0′＝Ｘ＋ｎ−
１〕で示される連続するｎ個の表示データを、座
標（X1，Y1）、（X1＋１，Y1）、…（X′1，Y1）
〔ただしX′1＝X1＋ｎ−１〕で示される領域に移
動（コピー）させたい場合がある。この場合、
μP１３はGCU１４のＸアドレスカウンタ１５、
Ｙアドレスカウンタ１６にまずX0，Y0をセツト
し、GCU１４に対しGM１２の読み出し要求を
発する。これによりGCU１４はＸアドレスカウ
ンタ１５、Ｙアドレスカウンタ１６の内容X0，
Y0（アドレス）をGM１２に出力し、読み出し要
求を行なう。しかしてGM１２から座標X0，Y0
に対応するグラフイツクデータが読み出される。
GCU１４はGM１２からの読み出しデータをμP
１３に転送する。次にμP１３はコピー先の座標
（アドレス）X1，Y1をGCU１４のＸアドレスカ
ウンタ１５、Ｙアドレスカウンタ１６にセツト
し、GCU１４に対しGM１２への書き込み要求
を発する。GCU１４はＸアドレスカウンタ１５、
Ｙアドレスカウンタ１６の内容X1，Y1（アドレ
ス）をGM１２に出力し、μP１３から転送された
座標X0，Y0のグラフイツクデータを書き込む。
以下、同様にして、座標X0＋１，Y0のグラフイ
ツクデータの読み出し、当該データの座標X1＋
１，Y1への書き込み（移動）、…座標X0′，Y0の
グラフイツクデータの読み出し、当該データの座
標X1′，Y1への書き込み（移動）が順に行なわ
れ、指定されたコピー動作が完了する。
図に示すように、画面移動のためにCRTモニタ
１１の表示画面の例えば座標（X0，Y0）、（X0＋
１，Y0）、…（X0′，Y0）〔ただしX0′＝Ｘ＋ｎ−
１〕で示される連続するｎ個の表示データを、座
標（X1，Y1）、（X1＋１，Y1）、…（X′1，Y1）
〔ただしX′1＝X1＋ｎ−１〕で示される領域に移
動（コピー）させたい場合がある。この場合、
μP１３はGCU１４のＸアドレスカウンタ１５、
Ｙアドレスカウンタ１６にまずX0，Y0をセツト
し、GCU１４に対しGM１２の読み出し要求を
発する。これによりGCU１４はＸアドレスカウ
ンタ１５、Ｙアドレスカウンタ１６の内容X0，
Y0（アドレス）をGM１２に出力し、読み出し要
求を行なう。しかしてGM１２から座標X0，Y0
に対応するグラフイツクデータが読み出される。
GCU１４はGM１２からの読み出しデータをμP
１３に転送する。次にμP１３はコピー先の座標
（アドレス）X1，Y1をGCU１４のＸアドレスカ
ウンタ１５、Ｙアドレスカウンタ１６にセツト
し、GCU１４に対しGM１２への書き込み要求
を発する。GCU１４はＸアドレスカウンタ１５、
Ｙアドレスカウンタ１６の内容X1，Y1（アドレ
ス）をGM１２に出力し、μP１３から転送された
座標X0，Y0のグラフイツクデータを書き込む。
以下、同様にして、座標X0＋１，Y0のグラフイ
ツクデータの読み出し、当該データの座標X1＋
１，Y1への書き込み（移動）、…座標X0′，Y0の
グラフイツクデータの読み出し、当該データの座
標X1′，Y1への書き込み（移動）が順に行なわ
れ、指定されたコピー動作が完了する。
このように、従来のグラフイツクメモリ内デー
タ転送では、当該データ転送に伴うグラフイツク
データの読み出し、書き込みが、μP（マイクロプ
ロセツサ）の制御のもとで１点単位で逐次行なわ
れていた。このため、データ転送速度がμPの速
度で限定されてしまい、高速化が図り難い欠点が
あつた。
タ転送では、当該データ転送に伴うグラフイツク
データの読み出し、書き込みが、μP（マイクロプ
ロセツサ）の制御のもとで１点単位で逐次行なわ
れていた。このため、データ転送速度がμPの速
度で限定されてしまい、高速化が図り難い欠点が
あつた。
この発明は上記事情に鑑みてなされたものでそ
の目的は、階面移動のために要求されるグラフイ
ツクメモリ内の領域間データ転送が高速に行なえ
るグラフイツクメモリ内データ転送方式を提供す
ることにある。
の目的は、階面移動のために要求されるグラフイ
ツクメモリ内の領域間データ転送が高速に行なえ
るグラフイツクメモリ内データ転送方式を提供す
ることにある。
この発明では、上位装置によつて指定される転
送対象グラフイツクデータ列のグラフイツクメモ
リ内格納先頭アドレスを連続的にカウント更新す
ることにより、当該格納先頭アドレスから始まる
グラフイツクメモリ内領域（ソース領域）より転
送対象グラフイツクデータ列を読み出す手段が設
けられている。この手段によつて読み出されたグ
ラフイツクデータ列はバツフアメモリに一時格納
される。このバツフアメモリへの上記グラフイツ
クデータ列の格納が終了した後、当該グラフイツ
クデータ列はバツフアメモリから連続的に読み出
される。バツフアメモリから読み出されたグラフ
イツクデータ列は、上記上位装置によつて指定さ
れる上記グラフイツクメモリ内転送先領域（デス
テイネーシヨン領域）の先頭アドレスを連続的に
カウント更新することにより、当該先頭アドレス
から始まる上記グラフイツクメモリ内転送先領域
に書き込まれ、グラフイツクメモリ内のデータ転
送（即ち領域間コピー）が終了する。
送対象グラフイツクデータ列のグラフイツクメモ
リ内格納先頭アドレスを連続的にカウント更新す
ることにより、当該格納先頭アドレスから始まる
グラフイツクメモリ内領域（ソース領域）より転
送対象グラフイツクデータ列を読み出す手段が設
けられている。この手段によつて読み出されたグ
ラフイツクデータ列はバツフアメモリに一時格納
される。このバツフアメモリへの上記グラフイツ
クデータ列の格納が終了した後、当該グラフイツ
クデータ列はバツフアメモリから連続的に読み出
される。バツフアメモリから読み出されたグラフ
イツクデータ列は、上記上位装置によつて指定さ
れる上記グラフイツクメモリ内転送先領域（デス
テイネーシヨン領域）の先頭アドレスを連続的に
カウント更新することにより、当該先頭アドレス
から始まる上記グラフイツクメモリ内転送先領域
に書き込まれ、グラフイツクメモリ内のデータ転
送（即ち領域間コピー）が終了する。
第３図はこの発明の一実施例に係るグラフイツ
ク表示装置の構成を示す。同図において２１は
CRTモニタ、２２はGM（グラフイツクメモリ）、
２３は装置全体を制御する上位装置、例えば米イ
ンテル社製の8086等のμP（マイクロプロセツサ）
である。２４はGM２２とμP２３との間のインタ
フエースの働きをするGCU（グラフイツクコント
ロールユニツト）である。GCU２４はμP２３の
マイクロプロセツサバス２５に接続されている。
またGCU２４およびGM２２はGCUバス２６を
介して相互接続されている。
ク表示装置の構成を示す。同図において２１は
CRTモニタ、２２はGM（グラフイツクメモリ）、
２３は装置全体を制御する上位装置、例えば米イ
ンテル社製の8086等のμP（マイクロプロセツサ）
である。２４はGM２２とμP２３との間のインタ
フエースの働きをするGCU（グラフイツクコント
ロールユニツト）である。GCU２４はμP２３の
マイクロプロセツサバス２５に接続されている。
またGCU２４およびGM２２はGCUバス２６を
介して相互接続されている。
GCU２４において、３１はμP２３からのコマ
ンドをストローブ信号STBに応じてラツチする
コマンドレジスタ、３２は同様にデータをラツチ
するデータレジスタである。３３はコマンドレジ
スタ３１の内容および後述するOR３８の出力に
応じてビジー状態を示すノツト・レデイー信号
NRYをμP２３に出力するＩ／Ｏコントロール回
路、３４はコマンドレジスタ３１の内容をデコー
ドするＩ／Ｏデコーダである。Ｉ／Ｏデコーダ３
４は、後述するアドレスコントロール回路３９を
起動する起動信号START、同回路３９に（GM
２２に対する）読み出し／書き込みを指示するリ
ード／ライト信号Ｒ／Ｗ１、後述するBMアドレ
スカウンタ４２をクリアするクリア信号CLRな
どGCU２４内の各部を制御する各種コントロー
ル信号を出力する。
ンドをストローブ信号STBに応じてラツチする
コマンドレジスタ、３２は同様にデータをラツチ
するデータレジスタである。３３はコマンドレジ
スタ３１の内容および後述するOR３８の出力に
応じてビジー状態を示すノツト・レデイー信号
NRYをμP２３に出力するＩ／Ｏコントロール回
路、３４はコマンドレジスタ３１の内容をデコー
ドするＩ／Ｏデコーダである。Ｉ／Ｏデコーダ３
４は、後述するアドレスコントロール回路３９を
起動する起動信号START、同回路３９に（GM
２２に対する）読み出し／書き込みを指示するリ
ード／ライト信号Ｒ／Ｗ１、後述するBMアドレ
スカウンタ４２をクリアするクリア信号CLRな
どGCU２４内の各部を制御する各種コントロー
ル信号を出力する。
３５はモード情報をラツチするモードレジスタ
である。モードレジスタ３５は、GM２２に対す
るグラフイツクデータ列の読み出し／書き込みが
CRTモニタ２１の表示画面のＸ方向に対応する
ことを指示するモードビツトMX、同じくＹ方向
に対応することを指示するモードビツトMYを有
している。３６はモードビツトMYおよび後述す
る信号CLK１に応じてGM２２に対するＸ座標ア
ドレスＸを発生するＸアドレスカウンタ部、３７
はモードビツトMYおよび信号CLK１に応じて
GM２２に対するＹ座標アドレスＹを発生するＹ
アドレスカウンタ部である。Ｘアドレスカウンタ
部３６、Ｙアドレスカウンタ部３７は、指定され
たグラフイツクデータ列の最終データの読み出
し／書き込み用アドレスの発生を検出し、終了信
号END１，END２を出力する機能を有してい
る。
である。モードレジスタ３５は、GM２２に対す
るグラフイツクデータ列の読み出し／書き込みが
CRTモニタ２１の表示画面のＸ方向に対応する
ことを指示するモードビツトMX、同じくＹ方向
に対応することを指示するモードビツトMYを有
している。３６はモードビツトMYおよび後述す
る信号CLK１に応じてGM２２に対するＸ座標ア
ドレスＸを発生するＸアドレスカウンタ部、３７
はモードビツトMYおよび信号CLK１に応じて
GM２２に対するＹ座標アドレスＹを発生するＹ
アドレスカウンタ部である。Ｘアドレスカウンタ
部３６、Ｙアドレスカウンタ部３７は、指定され
たグラフイツクデータ列の最終データの読み出
し／書き込み用アドレスの発生を検出し、終了信
号END１，END２を出力する機能を有してい
る。
３８はＸアドレスカウンタ部３６、Ｙアドレス
カウンタ部３７からの終了信号END１，END２
の論理和をとり、終了信号ENDを出力するオア
ゲート（以下、ORと称する）、３９はOR３８か
ら出力される終了信号END、Ｉ／Ｏデコーダ３
４から出力される起動信号START、リード／ラ
イト信号Ｒ／Ｗ１に基づいてGM２２および後述
するBM４１に対するアドレス制御を行なうため
の各種コントロール信号を発生するアドレスコン
トロール回路である。これらのコントロール信号
としては、Ｘアドレスカウンタ部３６およびＹア
ドレスカウンタ部３７のカウント動作を許可する
ためのイネーブル信号EN、GM２２に対する読
み出し／書き込みを指示するリード／ライト信号
Ｒ／Ｗ２、後述するBM４１に対する読み出し／
書き込みを指示するリード／ライト信号Ｒ／Ｗ
３、およびBMアドレスカウンタ４２をインクリ
メントするカウントアツプ信号UPがある。４０
はクロツク信号CLKと上記イネーブル信号ENと
の論理積をとり、前記信号CLK１を出力するア
ンドゲート（以下、ANDと称する）、４１はグラ
フイツクデータ列を一時格納するバツフアメモリ
（以下、BMと称する）、４２はBM４１をアドレ
ツシングするためのアドレスを発生するBMアド
レスカウンタである。BM４１、Ｘアドレスカウ
ンタ部３６、Ｙアドレスカウンタ部３７などは
GCUバス２６に接続されている。また、４３は
データレジスタ３２、モードレジスタ３５、Ｘア
ドレスカウンタ部３６、Ｙアドレスカウンタ部３
７、更には図示せぬCRTコントローラなどを接
続する内部データバスである。
カウンタ部３７からの終了信号END１，END２
の論理和をとり、終了信号ENDを出力するオア
ゲート（以下、ORと称する）、３９はOR３８か
ら出力される終了信号END、Ｉ／Ｏデコーダ３
４から出力される起動信号START、リード／ラ
イト信号Ｒ／Ｗ１に基づいてGM２２および後述
するBM４１に対するアドレス制御を行なうため
の各種コントロール信号を発生するアドレスコン
トロール回路である。これらのコントロール信号
としては、Ｘアドレスカウンタ部３６およびＹア
ドレスカウンタ部３７のカウント動作を許可する
ためのイネーブル信号EN、GM２２に対する読
み出し／書き込みを指示するリード／ライト信号
Ｒ／Ｗ２、後述するBM４１に対する読み出し／
書き込みを指示するリード／ライト信号Ｒ／Ｗ
３、およびBMアドレスカウンタ４２をインクリ
メントするカウントアツプ信号UPがある。４０
はクロツク信号CLKと上記イネーブル信号ENと
の論理積をとり、前記信号CLK１を出力するア
ンドゲート（以下、ANDと称する）、４１はグラ
フイツクデータ列を一時格納するバツフアメモリ
（以下、BMと称する）、４２はBM４１をアドレ
ツシングするためのアドレスを発生するBMアド
レスカウンタである。BM４１、Ｘアドレスカウ
ンタ部３６、Ｙアドレスカウンタ部３７などは
GCUバス２６に接続されている。また、４３は
データレジスタ３２、モードレジスタ３５、Ｘア
ドレスカウンタ部３６、Ｙアドレスカウンタ部３
７、更には図示せぬCRTコントローラなどを接
続する内部データバスである。
第４図はＸアドレスカウンタ部３６の構成を示
す。同図において、５１は前記信号CLK１とモ
ードビツトMXとの論理積をとるAND（アンドゲ
ート）、５２はAND５１の出力に応じてインクリ
メントし、GM２２に対するＸ座標アドレスＸを
発生するＸアドレスカウンタである。Ｘアドレス
カウンタ５２にはGM２２内の指定された転送元
（ソース）領域または転送先（デステイネーシヨ
ン）領域の先頭位置のＸ座標アドレスがμP２３
からバス２５、データレジスタ３２および内部デ
ータバス４３経由で初期設定される。５３は同じ
く最終位置のＸ座標アドレスが初期設定されるＸ
アドレスレジスタである。５４はＸアドレスカウ
ンタ５２の出力（Ｘ）とＸアドレスレジスタ５３
の出力（X′）との一致を検出する一致検出回路、
５５は一致検出回路５４の出力と前記モードビツ
トMXとの論理積をとり、前記終了信号END１を
出力するAND（アンドゲート）である。
す。同図において、５１は前記信号CLK１とモ
ードビツトMXとの論理積をとるAND（アンドゲ
ート）、５２はAND５１の出力に応じてインクリ
メントし、GM２２に対するＸ座標アドレスＸを
発生するＸアドレスカウンタである。Ｘアドレス
カウンタ５２にはGM２２内の指定された転送元
（ソース）領域または転送先（デステイネーシヨ
ン）領域の先頭位置のＸ座標アドレスがμP２３
からバス２５、データレジスタ３２および内部デ
ータバス４３経由で初期設定される。５３は同じ
く最終位置のＸ座標アドレスが初期設定されるＸ
アドレスレジスタである。５４はＸアドレスカウ
ンタ５２の出力（Ｘ）とＸアドレスレジスタ５３
の出力（X′）との一致を検出する一致検出回路、
５５は一致検出回路５４の出力と前記モードビツ
トMXとの論理積をとり、前記終了信号END１を
出力するAND（アンドゲート）である。
第５図はＹアドレスカウンタ部３７の構成を示
す。図から明らかな如く、第５図に示すＹアドレ
スカウンタ部３７のハードウエア構成は基本的に
第４図と同一である。
す。図から明らかな如く、第５図に示すＹアドレ
スカウンタ部３７のハードウエア構成は基本的に
第４図と同一である。
したがつて、第５図の構成については説明を省
略する。なお、必要があれば、第４図の構成の説
明において、符号５１〜５５を符号６１〜６５
に、MXをMYに、ＸをＹに、X′をY′に、END１
をEND２にそれぞれ置き替えて理解されたい。
略する。なお、必要があれば、第４図の構成の説
明において、符号５１〜５５を符号６１〜６５
に、MXをMYに、ＸをＹに、X′をY′に、END１
をEND２にそれぞれ置き替えて理解されたい。
次に、この発明の一実施例の動作を、従来例と
同様に第２図に示す如きGM（グラフイツクメモ
リ）内データ転送（画面移動）を例にとつて説明
する。まず、μP２３は転送対象グラフイツクデ
ータ列のGM２２内格納先頭Ｘ座標アドレスX0、
同Ｙ座標アドレスY0をマイクロプロセツサバス
２５経由で順次GCU２４に転送する。アドレス
X0，Y0はデータレジスタ３２、内部データバス
４３を介してＸアドレスカウンタ部３６のＸアド
レスカウンタ５２、Ｙアドレスカウンタ部３７の
Ｙアドレスカウンタ６２に順に初期設定される。
次に、μP２３は転送対象グラフイツクデータ列
のGM２２内格納最終Ｘ座標アドレスX′0、同Ｙ
座標アドレスY′0（＝Y0）を順次GCU２４に転送
する。アドレスX′0，Y′0（＝Y0）はＸアドレスカ
ウンタ部３６のＸアドレスレジスタ５３、Ｙアド
レスカウンタ部３７のＹアドレスレジスタ６３に
順にセツトされる。また、μP２３はモード情報
をGCU２４に転送する。このモード情報はモー
ドレジスタ３５にセツトされる。X0≠X′0，Y0＝
Y′0であるこの例では、モード情報のモードビツ
トMX，MYはそれぞれ“１”，“０”である。
同様に第２図に示す如きGM（グラフイツクメモ
リ）内データ転送（画面移動）を例にとつて説明
する。まず、μP２３は転送対象グラフイツクデ
ータ列のGM２２内格納先頭Ｘ座標アドレスX0、
同Ｙ座標アドレスY0をマイクロプロセツサバス
２５経由で順次GCU２４に転送する。アドレス
X0，Y0はデータレジスタ３２、内部データバス
４３を介してＸアドレスカウンタ部３６のＸアド
レスカウンタ５２、Ｙアドレスカウンタ部３７の
Ｙアドレスカウンタ６２に順に初期設定される。
次に、μP２３は転送対象グラフイツクデータ列
のGM２２内格納最終Ｘ座標アドレスX′0、同Ｙ
座標アドレスY′0（＝Y0）を順次GCU２４に転送
する。アドレスX′0，Y′0（＝Y0）はＸアドレスカ
ウンタ部３６のＸアドレスレジスタ５３、Ｙアド
レスカウンタ部３７のＹアドレスレジスタ６３に
順にセツトされる。また、μP２３はモード情報
をGCU２４に転送する。このモード情報はモー
ドレジスタ３５にセツトされる。X0≠X′0，Y0＝
Y′0であるこの例では、モード情報のモードビツ
トMX，MYはそれぞれ“１”，“０”である。
μP２３はX0，Y0，X′0，Y′0（＝Y0）およびモ
ード情報の設定コマンドの転送を終了すると、転
送対象グラフイツクデータ列のGM２２からの読
み出しを指定するリードコマンドをマイクプロセ
ツサバス２５経由でGCU２４に転送する。この
コマンドはコマンドレジスタ３１にラツチされ
る。Ｉ／Ｏコントロール回路３３はコマンドレジ
スタ３１にラツチされたリードコマンドに応じて
ビジー状態を示すノツト・レデイー信号NRYを
ONする。この信号NRYはマイクロプロセツサ
バス２５経由でμP２３に転送される。一方、
Ｉ／Ｏデコーダ３４はコマンドレジスタ３１にラ
ツチされたリードコマンドに応じ、有効な起動信
号START、クリア信号CLR、およびGM２２か
らの読み出しを指定するリード／ライト信号Ｒ／
Ｗ１を出力する。
ード情報の設定コマンドの転送を終了すると、転
送対象グラフイツクデータ列のGM２２からの読
み出しを指定するリードコマンドをマイクプロセ
ツサバス２５経由でGCU２４に転送する。この
コマンドはコマンドレジスタ３１にラツチされ
る。Ｉ／Ｏコントロール回路３３はコマンドレジ
スタ３１にラツチされたリードコマンドに応じて
ビジー状態を示すノツト・レデイー信号NRYを
ONする。この信号NRYはマイクロプロセツサ
バス２５経由でμP２３に転送される。一方、
Ｉ／Ｏデコーダ３４はコマンドレジスタ３１にラ
ツチされたリードコマンドに応じ、有効な起動信
号START、クリア信号CLR、およびGM２２か
らの読み出しを指定するリード／ライト信号Ｒ／
Ｗ１を出力する。
BMアドレスカウンタ４２はＩ／Ｏデコーダ３
４からのクリア信号CLRによつてクリアされる。
また、アドレスコントロール回路３９はＩ／Ｏデ
コーダ３４からの起動信号STARTによつて起動
される。しかしてアドレスコントロール回路３９
は、Ｉ／Ｏデコーダ３４からの上記リード／ライ
ト信号Ｒ／Ｗ１に応じ、GM２２に対してデータ
読み出しを指定するリード／ライト信号Ｒ／Ｗ２
およびBM４１に対してデータ書き込みを指定す
るリード／ライト信号Ｒ／Ｗ３を出力する。ま
た、アドレスコントロール回路３９はＸアドレス
カウンタ部３６およびＹアドレスカウンタ部３７
のカウント動作を許可するイネーブル信号EN、
更にはBMアドレスカウンタ４２をインクリメン
トするカウントアツプ信号UPを出力する。
４からのクリア信号CLRによつてクリアされる。
また、アドレスコントロール回路３９はＩ／Ｏデ
コーダ３４からの起動信号STARTによつて起動
される。しかしてアドレスコントロール回路３９
は、Ｉ／Ｏデコーダ３４からの上記リード／ライ
ト信号Ｒ／Ｗ１に応じ、GM２２に対してデータ
読み出しを指定するリード／ライト信号Ｒ／Ｗ２
およびBM４１に対してデータ書き込みを指定す
るリード／ライト信号Ｒ／Ｗ３を出力する。ま
た、アドレスコントロール回路３９はＸアドレス
カウンタ部３６およびＹアドレスカウンタ部３７
のカウント動作を許可するイネーブル信号EN、
更にはBMアドレスカウンタ４２をインクリメン
トするカウントアツプ信号UPを出力する。
AND４０は、アドレスコントロール回路３９
から有効なイネーブル信号ENが出力されている
期間中、クロツク信号CLKを信号CLK１としＸ
アドレスカウンタ部３６およびＹアドレスカウン
タ部３７に出力する。Ｘアドレスカウンタ部３６
内のAND５１は上記信号CLK１をモードレジス
タ３５からの論理“１”のモードビツトMXに応
じてＸアドレスカウンタ５２に出力する。これに
より、Ｘアドレスカウンタ５２はX0，X0＋１，
X0＋２，…の如く連続的にインクリメントされ
る。一方、Ｙアドレスカウンタ部３７内のAND
６１は、論理“０”のモードビツトMYに応じて
信号CLK１のＹアドレスカウンタ６２への出力
を禁止する。したがつてＹアドレスカウンタ６２
の出力（Ｙ座標アドレスＹ）は常に初期値Y0と
なる。Ｘアドレスカウンタ５２の出力Ｘ（X0，X0
＋１，X0＋２，…）およびＹアドレスカウンタ
６２の出力Ｙ（Y0，Y0，Y0，…）の連結情報は
GCUバス２６経由でGM２２に転送される。ま
た、GM２２には、アドレスコントロール回路３
９からの上記データ読み出しを指定するリード／
ライト信号Ｒ／Ｗ２が、GCUバス２６経由で転
送される。しかして、GM２２は上記連結情報に
よつてアドレツシングされ、CRTモニタ２１の
表示画面の座標（X0，Y0）、（X0＋１，Y0）（X0
＋２，Y0），…に対応する位置（ポイント）のグ
ラフイツクデータが順に読み出される。このデー
タはGCUバス２６経由でBM４１に転送される。
から有効なイネーブル信号ENが出力されている
期間中、クロツク信号CLKを信号CLK１としＸ
アドレスカウンタ部３６およびＹアドレスカウン
タ部３７に出力する。Ｘアドレスカウンタ部３６
内のAND５１は上記信号CLK１をモードレジス
タ３５からの論理“１”のモードビツトMXに応
じてＸアドレスカウンタ５２に出力する。これに
より、Ｘアドレスカウンタ５２はX0，X0＋１，
X0＋２，…の如く連続的にインクリメントされ
る。一方、Ｙアドレスカウンタ部３７内のAND
６１は、論理“０”のモードビツトMYに応じて
信号CLK１のＹアドレスカウンタ６２への出力
を禁止する。したがつてＹアドレスカウンタ６２
の出力（Ｙ座標アドレスＹ）は常に初期値Y0と
なる。Ｘアドレスカウンタ５２の出力Ｘ（X0，X0
＋１，X0＋２，…）およびＹアドレスカウンタ
６２の出力Ｙ（Y0，Y0，Y0，…）の連結情報は
GCUバス２６経由でGM２２に転送される。ま
た、GM２２には、アドレスコントロール回路３
９からの上記データ読み出しを指定するリード／
ライト信号Ｒ／Ｗ２が、GCUバス２６経由で転
送される。しかして、GM２２は上記連結情報に
よつてアドレツシングされ、CRTモニタ２１の
表示画面の座標（X0，Y0）、（X0＋１，Y0）（X0
＋２，Y0），…に対応する位置（ポイント）のグ
ラフイツクデータが順に読み出される。このデー
タはGCUバス２６経由でBM４１に転送される。
BMアドレスカウンタ４２は、アドレスコント
ロール回路３９からの上記カウントアツプ信号
UPにより、上記信号CLK１に周期して０，１，
２，…の如く連続的にインクリメントされる。
BMアドレスカウンタ４２の出力はBM４１に導
かれる。また、BM４１には上述したようにアド
レスコントロール回路３９からの上記データ書き
込みを指定するリード／ライト信号Ｒ／Ｗ３が導
かれる。しかして、BM４１はBMアドレスカウ
ンタ４２の出力によつてアドレツシングされ、そ
の先頭番地より順に上記座標（X0，Y0），（X0＋
１，Y0），（X0＋２，Y0），…に対応する位置の
グラフイツクデータが書込まれる。
ロール回路３９からの上記カウントアツプ信号
UPにより、上記信号CLK１に周期して０，１，
２，…の如く連続的にインクリメントされる。
BMアドレスカウンタ４２の出力はBM４１に導
かれる。また、BM４１には上述したようにアド
レスコントロール回路３９からの上記データ書き
込みを指定するリード／ライト信号Ｒ／Ｗ３が導
かれる。しかして、BM４１はBMアドレスカウ
ンタ４２の出力によつてアドレツシングされ、そ
の先頭番地より順に上記座標（X0，Y0），（X0＋
１，Y0），（X0＋２，Y0），…に対応する位置の
グラフイツクデータが書込まれる。
このようにして、GM２２内の転送対象グラフ
イツクデータ列が先頭データより順にBM４１に
書込まれている状態で、Ｘアドレスカウンタ５２
の出力ＸがX′0（＝X0＋ｎ−１）、即ち転送対象グ
ラフイツクデータ列のGM２２内格納最終Ｘ座標
アドレスに一致するようになつたものとする。こ
の場合、一致検出回路５４は一致を検出する。
AND５５は一致検出回路５４が一致を検出し、
且つモードビツトMXが論理“１”の場合、有効
な終了信号END１を出力する。OR３８はこの信
号END１を終了信号ENDとしてそのまま出力す
る。この終了信号ENDはアドレスコントロール
回路３９に導かれる。アドレスコントロール回路
３９はOR３８からの終了信号ENDにより（転送
対象グラフイツクデータ列のGM２２からBM４
１への一時格納処理が終了したものと判断し）動
作を停止する。
イツクデータ列が先頭データより順にBM４１に
書込まれている状態で、Ｘアドレスカウンタ５２
の出力ＸがX′0（＝X0＋ｎ−１）、即ち転送対象グ
ラフイツクデータ列のGM２２内格納最終Ｘ座標
アドレスに一致するようになつたものとする。こ
の場合、一致検出回路５４は一致を検出する。
AND５５は一致検出回路５４が一致を検出し、
且つモードビツトMXが論理“１”の場合、有効
な終了信号END１を出力する。OR３８はこの信
号END１を終了信号ENDとしてそのまま出力す
る。この終了信号ENDはアドレスコントロール
回路３９に導かれる。アドレスコントロール回路
３９はOR３８からの終了信号ENDにより（転送
対象グラフイツクデータ列のGM２２からBM４
１への一時格納処理が終了したものと判断し）動
作を停止する。
OR３８からの終了信号ENDはＩ／Ｏコントロ
ール回路３３にも導かれる。Ｉ／Ｏコントロール
回路３３は終了信号ENDに応じ、前記ノツト・
レデイー信号NRYをオフにする。μP２３は信号
NRYがオフになつたことを検出すると、上記転
送対象グラフイツクデータ列の転送先となるGM
２２内転送先領域の先頭Ｘ座標アドレスX1、同
Ｙ座標アドレスY1，GM２２内転送先領域の最終
Ｘ座標アドレスX′1、同Ｙ座標アドレスY′1（＝
Y1）、モード情報の設定処理を、前述した場合と
同様に行なう。なお、X1≠X′1，Y0＝Y′1である
この例では、モード情報のモードビツトMX，MY
は前述した場合と同様にそれぞれ“１”，“０”で
ある。
ール回路３３にも導かれる。Ｉ／Ｏコントロール
回路３３は終了信号ENDに応じ、前記ノツト・
レデイー信号NRYをオフにする。μP２３は信号
NRYがオフになつたことを検出すると、上記転
送対象グラフイツクデータ列の転送先となるGM
２２内転送先領域の先頭Ｘ座標アドレスX1、同
Ｙ座標アドレスY1，GM２２内転送先領域の最終
Ｘ座標アドレスX′1、同Ｙ座標アドレスY′1（＝
Y1）、モード情報の設定処理を、前述した場合と
同様に行なう。なお、X1≠X′1，Y0＝Y′1である
この例では、モード情報のモードビツトMX，MY
は前述した場合と同様にそれぞれ“１”，“０”で
ある。
μP２３はX1，Y1，X′1，Y′1（＝Y1）およびモ
ード情報の設定コマンドの転送を終了すると、転
送対象グラフイツクデータ列のGM２２への書き
込みを指定するライトコマンドをマイクロプロセ
ツサバス２５経由でGCU２４に転送する。この
コマンドはコマンドレジスタ３１にラツチされ
る。Ｉ／Ｏコントロール回路３３はコマンドレジ
スタ３１にラツチされたライトコマンドに応じて
ビジー状態を示すノツト・レデイー信号NRYを
ONする。一方、Ｉ／Ｏデコーダ３４はコマンド
レジスタ３１にラツチされたライトコマンドに応
じ、有効な起動信号START、クリア信号CLR、
およびGM２２への書き込みを指定するリード／
ライト信号Ｒ／Ｗ１を出力する。
ード情報の設定コマンドの転送を終了すると、転
送対象グラフイツクデータ列のGM２２への書き
込みを指定するライトコマンドをマイクロプロセ
ツサバス２５経由でGCU２４に転送する。この
コマンドはコマンドレジスタ３１にラツチされ
る。Ｉ／Ｏコントロール回路３３はコマンドレジ
スタ３１にラツチされたライトコマンドに応じて
ビジー状態を示すノツト・レデイー信号NRYを
ONする。一方、Ｉ／Ｏデコーダ３４はコマンド
レジスタ３１にラツチされたライトコマンドに応
じ、有効な起動信号START、クリア信号CLR、
およびGM２２への書き込みを指定するリード／
ライト信号Ｒ／Ｗ１を出力する。
BMアドレスカウンタ４２はＩ／Ｏデコーダ３
４からのクリア信号CLRによつてクリアされる。
また、アドレスコントロール回路３９はＩ／Ｏデ
コーダ３４からの起動信号STARTによつて起動
される。このときのアドレスコントロール回路３
９の動作は、GM２２に対してデータ書き込みを
指定するリード／ライト信号Ｒ／Ｗ２およびBM
４１に対してデータ読み出しを指定するリード／
ライト信号Ｒ／Ｗ３を出力する点を除いて、前述
したリードコマンドの場合と同様である。したが
つて、ライトコマンドの場合には、BM４１は
BMアドレスカウンタ４２の出力によつてアドレ
ツシングされ、その先頭番地より順に（前記リー
ドコマンドに従つて当該BM４１に一時格納され
ていた）前記転送対象グラフイツクデータ列が読
み出される。BM４１から読み出される転送対象
グラフイツクデータ列は先頭データより順に
GCUバス２６経由でGM２２に転送される。GM
２２はＸアドレスカウンタ５２の出力Ｘ（X1，X1
＋１，X1＋２，…）およびＹアドレスカウンタ
６２の出力Ｙ（Y1，Y1，Y1，…）の連結情報に
よつてアドレツシングされる。この結果、CRT
モニタ２１の表示画面の座標（X1，Y1）（X1＋
１，Y1），（X1＋２，Y1），…に対応するGM２２
内各アドレス位置に、上記転送対象グラフイツク
データ列が先頭データより順に書き込まれる。
４からのクリア信号CLRによつてクリアされる。
また、アドレスコントロール回路３９はＩ／Ｏデ
コーダ３４からの起動信号STARTによつて起動
される。このときのアドレスコントロール回路３
９の動作は、GM２２に対してデータ書き込みを
指定するリード／ライト信号Ｒ／Ｗ２およびBM
４１に対してデータ読み出しを指定するリード／
ライト信号Ｒ／Ｗ３を出力する点を除いて、前述
したリードコマンドの場合と同様である。したが
つて、ライトコマンドの場合には、BM４１は
BMアドレスカウンタ４２の出力によつてアドレ
ツシングされ、その先頭番地より順に（前記リー
ドコマンドに従つて当該BM４１に一時格納され
ていた）前記転送対象グラフイツクデータ列が読
み出される。BM４１から読み出される転送対象
グラフイツクデータ列は先頭データより順に
GCUバス２６経由でGM２２に転送される。GM
２２はＸアドレスカウンタ５２の出力Ｘ（X1，X1
＋１，X1＋２，…）およびＹアドレスカウンタ
６２の出力Ｙ（Y1，Y1，Y1，…）の連結情報に
よつてアドレツシングされる。この結果、CRT
モニタ２１の表示画面の座標（X1，Y1）（X1＋
１，Y1），（X1＋２，Y1），…に対応するGM２２
内各アドレス位置に、上記転送対象グラフイツク
データ列が先頭データより順に書き込まれる。
このようにして、BM４１に一時格納されてい
た転送対象グラフイツクデータ列が先頭データよ
り順にGM２２に書き込まれている状態で、Ｘア
ドレスカウンタ５２の出力ＸがX′1（＝X1＋ｎ−
１）、即ち転送対象グラフイツクデータ列の転送
先となるGM２２内転送先領域の最終Ｘ座標アド
レスに一致するようになつたものとする。この場
合、一致検出回路５４が一致を検出し、且つMX
＝“１”であることから、AND５５から終了信号
END１が出力される。この信号END１はOR３
８を介し終了信号ENDとしてアドレスコントロ
ール回路３９およびＩ／Ｏコントロール回路３３
に導かれる。アドレスコントロール回路３９は
OR３８からの終了信号ENDにより（GM２２内
データ転送が終了したものと判断し）動作を停止
する。一方、Ｉ／Ｏコントロール回路３３はOR
３８からの終了信号ENDにより前記ノツト・レ
デイー信号NRYをオフにする。μP２３は信号
NRYがオフになつたことを検出することにより、
GM２２内データ転送が終了したことを判断す
る。
た転送対象グラフイツクデータ列が先頭データよ
り順にGM２２に書き込まれている状態で、Ｘア
ドレスカウンタ５２の出力ＸがX′1（＝X1＋ｎ−
１）、即ち転送対象グラフイツクデータ列の転送
先となるGM２２内転送先領域の最終Ｘ座標アド
レスに一致するようになつたものとする。この場
合、一致検出回路５４が一致を検出し、且つMX
＝“１”であることから、AND５５から終了信号
END１が出力される。この信号END１はOR３
８を介し終了信号ENDとしてアドレスコントロ
ール回路３９およびＩ／Ｏコントロール回路３３
に導かれる。アドレスコントロール回路３９は
OR３８からの終了信号ENDにより（GM２２内
データ転送が終了したものと判断し）動作を停止
する。一方、Ｉ／Ｏコントロール回路３３はOR
３８からの終了信号ENDにより前記ノツト・レ
デイー信号NRYをオフにする。μP２３は信号
NRYがオフになつたことを検出することにより、
GM２２内データ転送が終了したことを判断す
る。
なお、前記実施例では表示画面上のＸ方向（行
方向、横方向）の画面の移動に必要なGM内デー
タ転送について説明したが、Ｙ方向（列方向、縦
方向）の画面の移動に必要なGM内データ転送に
ついても同様に実施できる。この場合には、MX，
MYとして“０”，“１”を与えることにより、Ｙ
アドレスカウンタ６２をカウント動作させればよ
い。また、前記実施例では、Ｘ（Ｙ）アドレスカ
ウンタが最終Ｘ（Ｙ）座標アドレスに一致するこ
とで転送終了を判断しているが、これに限らな
い。例えば、転送対象データ数が初期設定され、
１データ転送毎に−１されるカウンタを設け、当
該カウンタの出力がゼロになることを検出するこ
とで転送終了を判断することも可能である。
方向、横方向）の画面の移動に必要なGM内デー
タ転送について説明したが、Ｙ方向（列方向、縦
方向）の画面の移動に必要なGM内データ転送に
ついても同様に実施できる。この場合には、MX，
MYとして“０”，“１”を与えることにより、Ｙ
アドレスカウンタ６２をカウント動作させればよ
い。また、前記実施例では、Ｘ（Ｙ）アドレスカ
ウンタが最終Ｘ（Ｙ）座標アドレスに一致するこ
とで転送終了を判断しているが、これに限らな
い。例えば、転送対象データ数が初期設定され、
１データ転送毎に−１されるカウンタを設け、当
該カウンタの出力がゼロになることを検出するこ
とで転送終了を判断することも可能である。
以上詳述したようにこの発明によれば、一連の
グラフイツクデータ列のグラフイツクメモリ内転
送処理が、上位装置から独立して連続的に行なえ
る。したがつて、グラフイツクメモリ内データ転
送の高速化が図れ、高速画面移動が可能となる。
グラフイツクデータ列のグラフイツクメモリ内転
送処理が、上位装置から独立して連続的に行なえ
る。したがつて、グラフイツクメモリ内データ転
送の高速化が図れ、高速画面移動が可能となる。
第１図は従来のグラフイツク表示装置の概略構
成を示すブロツク図、第２図は領域間コピー（画
面移動）を説明する図、第３図はこの発明の一実
施例に係るグラフイツク表示装置の構成を示すブ
ロツク図、第４図は第３図に示すＸアドレスカウ
ンタ部の内部構成を示すブロツク図、第５図は第
３図に示すＹアドレスカウンタ部の内部構成を示
すブロツク図である。 ２１…CRTモニタ、２２…グラフイツクメモ
リ（GM）、２３…マイクロプロセツサ（μP、上
位装置）、２４…グラフイツクコントロールユニ
ツト（GCU）、３６…Ｘアドレスカウンタ部、３
７…Ｙアドレスカウンタ部、３９…アドレスコン
トロール回路、４１…バツフアメモリ（BM）、
４２…BMアドレスカウンタ、５４，６４…一致
検出回路。
成を示すブロツク図、第２図は領域間コピー（画
面移動）を説明する図、第３図はこの発明の一実
施例に係るグラフイツク表示装置の構成を示すブ
ロツク図、第４図は第３図に示すＸアドレスカウ
ンタ部の内部構成を示すブロツク図、第５図は第
３図に示すＹアドレスカウンタ部の内部構成を示
すブロツク図である。 ２１…CRTモニタ、２２…グラフイツクメモ
リ（GM）、２３…マイクロプロセツサ（μP、上
位装置）、２４…グラフイツクコントロールユニ
ツト（GCU）、３６…Ｘアドレスカウンタ部、３
７…Ｙアドレスカウンタ部、３９…アドレスコン
トロール回路、４１…バツフアメモリ（BM）、
４２…BMアドレスカウンタ、５４，６４…一致
検出回路。
Claims (1)
- １ グラフイツクデータを格納するグラフイツク
メモリを備えたグラフイツク表示装置において、
上位装置によつて指定される転送対象グラフイツ
クデータ列の上記グラフイツクメモリ内格納先頭
アドレスを連続的にカウント更新し、当該格納先
頭アドレスから始まる上記グラフイツクデータ列
を上記グラフイツクメモリから読み出す手段と、
この手段によつて読み出された上記グラフイツク
データ列を一時格納するバツフアメモリと、この
バツフアメモリへの上記グラフイツクデータ列の
格納終了を判断する手段と、この手段による格納
終了判断の後、上記バツフアメモリに一時格納さ
れた上記グラフイツクデータ列を上記バツフアメ
モリから連続的に読み出す手段と、この手段によ
つて読み出された上記グラフイツクデータ列を、
上記上位装置によつて指定される上記グラフイツ
クメモリ内転送先領域の先頭アドレスを連続的に
カウント更新することにより、当該先頭アドレス
から始まる上記グラフイツクメモリ内転送先領域
に書き込む手段とを具備することを特徴とするグ
ラフイツクメモリ内データ転送方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58182638A JPS6073682A (ja) | 1983-09-30 | 1983-09-30 | グラフイツクメモリ内デ−タ転送方式 |
| US06/655,158 US4706213A (en) | 1983-09-30 | 1984-09-27 | Graphic memory system for interarea transfer of X-Y coordinate data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58182638A JPS6073682A (ja) | 1983-09-30 | 1983-09-30 | グラフイツクメモリ内デ−タ転送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6073682A JPS6073682A (ja) | 1985-04-25 |
| JPS6365953B2 true JPS6365953B2 (ja) | 1988-12-19 |
Family
ID=16121791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58182638A Granted JPS6073682A (ja) | 1983-09-30 | 1983-09-30 | グラフイツクメモリ内デ−タ転送方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4706213A (ja) |
| JP (1) | JPS6073682A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3437528C2 (de) * | 1983-10-12 | 1994-12-22 | Canon Kk | Datenversetzungssystem |
| US6552730B1 (en) | 1984-10-05 | 2003-04-22 | Hitachi, Ltd. | Method and apparatus for bit operational process |
| US6697070B1 (en) | 1985-09-13 | 2004-02-24 | Renesas Technology Corporation | Graphic processing system |
| JPH0762794B2 (ja) * | 1985-09-13 | 1995-07-05 | 株式会社日立製作所 | グラフイツク表示装置 |
| JPH0715706B2 (ja) * | 1986-03-27 | 1995-02-22 | 日本電気株式会社 | メモリ制御装置 |
| US4837563A (en) * | 1987-02-12 | 1989-06-06 | International Business Machine Corporation | Graphics display system function circuit |
| US4845640A (en) * | 1987-03-11 | 1989-07-04 | Megascan Technology, Inc. | High-speed dual mode graphics memory |
| JPH0679339B2 (ja) * | 1988-04-11 | 1994-10-05 | 株式会社イーゼル | 画像処理方法 |
| DE69031936T2 (de) * | 1989-11-17 | 1998-06-10 | Digital Equipment Corp | System und Verfahren zur Speicherung von Firmware in einem adressunabhängigen Format |
| EP0967588A1 (fr) * | 1998-06-23 | 1999-12-29 | Koninklijke Philips Electronics N.V. | Controleur d'ecran avec circuit d'animation |
| JP4742497B2 (ja) * | 2003-12-16 | 2011-08-10 | セイコーエプソン株式会社 | 情報表示装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5523361B2 (ja) * | 1973-12-28 | 1980-06-23 | ||
| JPS5790740A (en) * | 1980-11-26 | 1982-06-05 | Nec Corp | Information transfer device |
| JPS584470A (ja) * | 1981-07-01 | 1983-01-11 | Hitachi Ltd | メモリ制御装置 |
| US4555775B1 (en) * | 1982-10-07 | 1995-12-05 | Bell Telephone Labor Inc | Dynamic generation and overlaying of graphic windows for multiple active program storage areas |
-
1983
- 1983-09-30 JP JP58182638A patent/JPS6073682A/ja active Granted
-
1984
- 1984-09-27 US US06/655,158 patent/US4706213A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6073682A (ja) | 1985-04-25 |
| US4706213A (en) | 1987-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5299309A (en) | Fast graphics control system capable of simultaneously storing and executing graphics commands | |
| JPH0348370A (ja) | メモリアクセス制御回路 | |
| US5307471A (en) | Memory controller for sub-memory unit such as disk drives | |
| JPS61188582A (ja) | マルチウインドウ書込み制御装置 | |
| JPS6365953B2 (ja) | ||
| JPH0355832B2 (ja) | ||
| CA1231186A (en) | Display control system | |
| US5559533A (en) | Virtual memory hardware cusor and method | |
| WO1992000570A1 (en) | Graphics rendering systems | |
| JPS61252590A (ja) | 表示装置 | |
| US4988985A (en) | Method and apparatus for a self-clearing copy mode in a frame-buffer memory | |
| JP3313527B2 (ja) | グラフィックスコントローラおよびピクセルデータ転送システム | |
| JP2665836B2 (ja) | 液晶表示制御装置 | |
| JPH10510634A (ja) | 表示画面上へのデータのブロックの表示を制御する回路、システム及び方法 | |
| JPS5835592A (ja) | 表示画面分割装置 | |
| JP2773458B2 (ja) | ベクトル制御装置 | |
| JPH0373040A (ja) | キャッシュメモリ | |
| JP2761220B2 (ja) | 三次元図形表示システム | |
| JPH082756Y2 (ja) | 画像処理装置 | |
| JPH0728990A (ja) | グラフィックスメモリアクセス回路 | |
| JPH02900A (ja) | 表示制御装置 | |
| JPS63245716A (ja) | マルチウインドウ表示装置 | |
| JPH0550013B2 (ja) | ||
| JPH0765198A (ja) | 画像メモリ装置 | |
| JPS62231984A (ja) | 表示制御装置 |