JPH02900A - 表示制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はラスクスキャン型陰極線ブラウン管（以下ＣＲ
Ｔという）を用いた表示装置に関し、特にＣＲＴ画面上
における表示装置を任意に変更しながら複数の図形を基
本画面、例えば文章１画像などの表示画面に重ね合せ表
示する表示制御装置に関する。

〔従来の技術〕

文章２図形等の情報が編集、記憶されている表示メモリ
の内容をＣＲＴなどの表示機器に表示す゛る表示装置は
、ＯＡ機器をはじめさまざまな分野に普及し、マンマシ
ンインターフェイスの１つとして情報処理装置に不可決
なものとなっている。

このように表示装置には、ＣＲＴ画面上を規則的に小区
画に区分けし各区画に文字や図形素片を対応させ、文章
や図形をこれらの連なりとして表現する表示方式と、画
面上に表示すべき図形などを表示イメージに直接１対ｌ
に対応した画素の連なりとして表現する表示方式が一般
に広く採用されている。

しかし、最近、普及が著しい低価格のパーソナルコンピ
ュータやテレビゲーム機器では比較的小さな表示対象を
背景画などの基本画面の上に重ね合せて任意の位置に表
示したり、任意の位置に少しずつ移動させるといった従
来の表示方式とは全く異質な多重表示方式が用いられて
おり装置全体の性能をも左右する重要な機能となってい
る。

このように多重表示の制御はまず任意の位置に重ね合せ
て表示する図形（以下、多重図形という）の種類に示す
情報（ここでは、多重図形の表示パターンが格納されて
いる表示メモリのアドレス情報とする）と画面上を論理
的に定義した水平−垂直方向の座標で示した表示位置と
色や輝度等を含む情報を１組の属性情報としてメモリに
格納しておき、表示期間中の各水平走査毎にこの属性情
報を読み出してＣＲＴの走査位置と表示位置から表示す
べき多重図形を検索し、表示処理する。

属性メモリに格納された垂直表示位置情報から、各垂直
走査位置毎に表示すべき多重図形を検出して、対応する
表示パターンを処理することによって、垂直方向の表示
位置を制御し、この表示パターンを輝度信号などの表示
に直接対応した映像信号に変換して出力する際の画素デ
ータの出力タイミングによって水平方向の表示位置を制
御している。また、画面上の表示位置を変えたり、少し
づつ移動させる場合には、中央処理装置（以下、ＣＰＵ
と略す）または、外部入力機器などによって表示位置情
報を変更することで実現している。

このように、多重図形の表示制御では、従来の表示制御
とは異なり表示対象の表示位置が刻々と変化するため、
その過程では、大きさ、形状の異なる複数の図形が様々
な位置に散在し、表示画面は極めて複雑な表示状態とな
る。例えば、同一水平走査線上に多重図形が集中してし
まう状態が生じることがある。このような場合には、１
水平走査期間など限られた期間内に多数の図形の表示処
理、すなわち表示すべき多重図形の表示パターンを表示
メモリから読出して光学的に表示信号に直接対応した画
素データに変換して編集する処理が何度も繰返して行な
われるため、背景画などの表示処理を行なう時間が充分
に確保できなくなり、正常な表示が出来なくなる場合が
ある。

しかし、表示可能な多重図形の最大個数は、表示すべき
多重図形の検索に使用するアドレス指定手段（通常はカ
ウンタで構成されている）によって固定であり、用途に
応じて使用する個数を制限することはできない。また、
ゲーム機器などの用途では、なるべく多数の表示対象が
必要となるため最大個数が使用されるがＯＡ機器などで
は、例えばグラフィックカーソルとして１，２個を使用
するだけで他はほとんど使用しない場合が多く、余剰と
なっている。このような場合にも属性情報をメモリから
読み出すためのアドレス指定手段が固定であるため、未
使用な属性情報も読み出されてしまう。例えば、アドレ
ス指定手段を５ビツトのカウンタとすると多重図形は最
大３２個まで定義でき、利用できるがカウンタは初期値
が１６進表現（以下（Ｈ）と略す）で“００（Ｈ）”か
ら最大値の“ＩＦ（Ｈ）”まで計数し終るまではこの値
に応じた属性情報を順次読み出し、検索する動作は、継
続し、途中で打ち切ることはできない。

従って未使用な図形の属性情報の表示位置情報を有効表
示領域以外に指定し、不要な検出がおこり表示パターン
が間違って表示されないように操作する必要が生じてい
た。また、属性情報を格納するメモリ容量も必要最小限
の図形の分だけではなく未使用分も備えなければならな
い。例えば前述の例では少なくとも３２個分の属性情報
を格納する容量を常に必要としていた。このように属性
情報を読み出すためのアドレス指定手段が固定であると
時間的にも経済的にも無駄が多く、いろいろな面で著し
く不都合となっていた。

〔発明が解決しようとする課題〕

このように従来の表示制御装置では、表示すべき多重図
形を検索するために属性情報を読出すアドレス指定手段
がハードウェアにより固定であるため、同一水平走査線
上に多数の多重図形が集中し、表示が正常に行われなく
なることを回避するために、表示位置や表示サイズから
常時、図形間の位置関係を把握しておき、表示処理を禁
止したり、片寄らないように表示位置の変更時に制限を
得るなど複雑な位置管理をする必要があった。また、最
大個数を全て使用しない場合には未使用の多重図形の表
示位置情報を全て有効表示領域外に指定するなどＣＰＵ
におけるソフトウェア処理の大幅な負担となって、装置
全体の性能を低下させる大きな要因となっていた。さら
に、属性情報を格納するメモリなどの有効活用ができな
いという欠点がある。

本発明の目的は、使用する多重図形の最大数をプログラ
マブルに設定する機能を簡単なハードウェアで実現し、
ＣＰＵにおける処理負担を大幅に軽減でき、また用途に
応じて最適設計が可能な、表示制御装置を提供すること
である。

〔発明の従来技術に対する相違点〕

上述した従来の表示制御装置に対し、本発明は、属性情
報が格納されるメモリ（以下属性メモリという）のアド
レス指定手段におけるアドレス発生方法の変更や、検索
動作の許可、停止などといった動作指示情報をあらかじ
め属性メモリに格納しておき、表示動作時に多重図形を
制御する属性情報の一緒に読み出して、この動作指示情
報に応じてアドレス指定手段の動作制御するという相違
点を有している。

〔課題を解決するための手段〕

本発明の表示制御装置は、１つの表示図形につき少なく
とも図形の種類を示す識別情報と表示位置情報と表示サ
イズ情報および動作指示とを１組の属性情報として複数
組を記憶する属性メモリと、この属性メモリからの各図
形の属性情報を読み出すためにアドレス指定情報を生成
する検索アドレス発生回路と、前記表示位置情報と表示
サイズ情報を基にして表示図形の中から水平走査毎に各
走査線上で表示すべき図形を検出する表示図形検出回路
と、検出された図形の識別情報を基にして表示メモリの
アドレス情報を順次生成し、表示パターンを読み出すア
ドレス発生回路と、■走査線上に表示すべき表示パター
ンを走査線の画素データとして記憶する編集メモリと、
前記属性メモリから前記動作指示情報を読出して動作指
示情報応じて前記検索アドレス発生回路の動作を制御す
る手段と、各水平走査毎の検索動作終了を示す検索終了
信号を発生する手段とを有する。

〔実施例〕

次に、本発明の実施例について、図面を用いて説明する
。

第１図は本発明の表示制御装置の一実施例を示すブロッ
ク図である。

本実施例の表示制御装置は、多重図形の表示パターンを
記憶する表示メモリ１と１つの多重図形につき、その識
別情報１表示位置２表示サイズおよび動作指示情報を１
組とした属性情報を記憶する属性メモリ２と属性情報を
順次読み出すためにアドレス指定する検索アドレス発生
回路３と、表示位置情報から各水平走査で表示すべき多
重図形を検出して検出信号２１を生成する表示図形検出
回路４と検出された多重図形の表示パターンを表示メモ
リｌから読み出すために識別情報を基にして表示メモリ
１とアドレス情報を生成するアドレス発生回路５と表示
パターンを表示信号出力に直接対応した画素データに変
換２編集して記憶する編集メモリ６と表示位置情報およ
び走査位置情報を基にして編集メモリ６のアドレス情報
を生成する編集メモリアドレス制御回路７と、表示メモ
リ１から読出した表示パターンを色、輝度などの情報に
応じて画素データに変換する編集メモリ６の書込み制御
回路８とＣＲＴ１２の走査タイミング信号と走査位置情
報を生成する走査信号発生回路９と走査系に同期して編
集メモリ６から読出した画素データを並列−直列変換す
る映像データレジスタ１０と直列表示信号１３．走査タ
イミング信号および背景画など基本画面の表示信号１４
を混合してＣＲＴｌ　２を直接駆動する映像信号を生成
する映像信号発生回路１１とアドレスライン１９とデー
タ入出カライン２０と、アドレス選択回路１５．１６と
データバスバッファ１７．１８から構される。表示メモ
リｌと属性メモリ２はＣＰＵのアドレスライン１９およ
びデータ入出カライン２０、アドレス選択回路１５，１
６．データバスバッファ１７．１８を介して接続されて
いる。

表示動作に先立ってＣＰＵはこれらの制御ラインを介し
て多重図形の表示パターンを表示メモリ１に、また属性
情報を属性メモリ２にそれぞれ格納する。第２図に本実
施例における属性情報の構成例を示す。１組の属性情報
は図に示すように、垂直表示位置Ｙｐ、水平表示位置Ｘ
ｐ、表示サイズＹｓ、Ｘｓ、識別情報５ＰＤＡ、検索ア
ドレス発生回路の動作指示情報としての検索終了情報Ｆ
Ｎおよび色情報ＣＯＬから構成されている。

編集メモリ６は少なくとも１水平走査線の表示に必要な
画素数に相当する画素データの記憶容量を有し、画素デ
ータを非表示期間に表示タイミングや映像信号レベルな
ど直接表示に対応する画素データに変換２編集して記憶
する。

次に、表示動作制御について説明する。まず、各水平走
査で表示すべき多重図形を属性情報を基にして検索する
ために、検索アドレス発生回路３を動作させ、属性メモ
リ２のアドレス情報を生成する。アドレス選択回路１６
は検索アドレス発生回路３の出力を属性メモリ２のアド
レス指定情報として選択して、属性メモリ２から多重図
形の属性情報を順次読出す。

まず、垂直表示位置Ｙｐ、垂直方向の表示サイズＹｓと
検索終了情報ＦＮを同時に読出して、垂直表示位置Ｙｐ
、表示サイズＹｓを表示図形検出回路４に検索終了情報
ＦＮを検索終了フラグレジスタ２３にそれぞれ取り込む
。

表示図形検出回路４では、垂直表示位置２表示サイズと
走査信号発生回路９の垂直走査位置とを比較して、該走
査線上に少なくともその一部を表示すべきである該当図
形であるか判断し、検出する。ここで検索アドレス発生
回路３は検索終了フラグレジスタ２３の出力、すなわち
、検索終了情報ＦＮの値に応じて、ＦＮが“Ｏ”の場合
には通常動作として内容を更新し、ＦＮが“１″の場合
には、カウント動作を中止し、検索終了信号２２を活性
化して検索動作を終了する。検索終了信号２２はステー
タス信号１割込み信号などしてＣＰＵまたは、装置内部
に多重図形検出動作が終了した状態を知らしめる目的で
使用する。

第３図は検索アドレス発生回路３の論理回路図であり以
下この図を基にして動作を説明する。本実施例の検索ア
ドレス発生回路はカウンタ５０ａ〜５０ｅと２個のアン
トゲ−）５１．５２と２個のオ７ゲー）５３．５４から
構成される。オアゲート５３は走査信号発生回路から供
給される帰線期間信号５５と水平同期期間の開始に発生
する水平同期リセット信号５６を入力しカウンタ５０ａ
〜５０ｅのリセット信号５７を生成する。アンドゲート
５２はカウンタ５０ａ〜５０ｅの各ビットの出力を入力
し、カウント値がＩＦ（Ｈ）になったことを検出する。

アンドゲート５１は、第１図の実施例の表示図形検出回
路４で表示すべき多重図形を検出して表示データ処理し
ている時に発生される検出信号２１と検索終了フラブレ
ジスタの出力信号２４と帰線期間信号５５およびアンド
ゲート５２の信号をそれぞれ反転して入力して、カウン
タ５０ａ〜５０ｅのカウント動作許可状態を発生する。

また、オアゲート５４は、アンドゲート５２の出力と検
出フラグレジスタの出力信号２４を入力し、カウント値
が最大値であるＩＰ（Ｈ）に達したまたは、検索終了情
報ＦＮが“１”の多重図形が読み出されたとき、検索終
了信号２２を発生する。

このように検索アドレス発生回路３は各水平走査毎に第
１個目（この場合はカウント値は“００（Ｈ）”である
）の多重図形の属性情報のアドレス情報から順次発生し
、検索終了情報ＦＮが全て“０′°のときには最大値の
第３２個目の多重図形の属性情報を読出すべくアドレス
情報を発生した後、次の水平走査が開始するまでの検索
動作を停止する。また、途中で検索終了情報ＦＮが“１
　ｎの多重図形が読み出された場合には、その時点で検
索動作を終了する。従って多重図形の検索は検索終了情
報ＦＮがＩＩ　１”′の属性情報を読出すまで行なわれ
、水平走査毎に繰返される。

次に、第１図実施例の表示図形検出回路４で表示すべき
図形が検出された場合には、表示図形検出回路４は検出
信号２１を活性化し、検索アドレス発生回路３における
アドレスの更新を保留して属性メモリ２のアドレス指定
情報を保持する。すなわち、検出された多重図形の表示
データ処理を行なうために表示図形の検索を一時中断す
る。同時に、検出された多重図形の表示データ処理を起
動する。アドレス発生回路５は検出された多重図形の識
別情報５ＰＤＡを取込んで表示メモリ１のアドレス情報
を生成し、アドレス選択回路１５を介して表示メモリ１
をアクセスする。表示メモリ１から読出された表示パタ
ーンは書込み制御回路で属性メモリ２から読出した色情
報００Ｌを付加し、表示タイミングや映像信号レベルな
ど直接表示し対応する画素データに変換１編集され、編
集メモリアドレス制御回路７で水平表示位置Ｘｐを基に
生成したアドレス指定位置の編集メモリ６に格納される
。

検出された多重図形の表示データ処理を終了すると再び
属性情報を読出して検索を開始し、上記動作を繰り返す
ことにより、１水平走査線上に表示すべき多重図形を順
次検索し、画素データを生成して、編集メモリ６に走査
線上に必要な画素データを構成する。

こうして編集メモリ６に編集、記憶された画素データは
、表示期間中に編集メモリアドレス制御回路７で水平走
査情報をアドレス指定情報として選択することによって
順次読出され、映像データレジスタ１０で並列−直列変
換され、直列表示信号１３となる。直列信号１３は映像
信号発生回路１１で背景画の表示信号１４などに混合さ
れて映像信号となりＣＲＴ１２に供給される。

このように本実施例では、表示処理する多重図形の個数
を制限したい場合に、未使用となる最初に図形に相当す
る検索終了情報ＦＮに“′１”を書き込んでおけばこの
図形以降の検索動作は起動されない。従って用途に応じ
て属性メモリの検索終了情報ＦＮを書き換えれば、表示
可能な多重図形の個数を任意に設定できる。例えば、３
２個中、１６個のみ使用する場合に、第１７個目の図形
の検索終了情報ＦＮを“１′にしておけば、１６個につ
いては表示処理が行なわれ、第１７個目の図形の属性情
報を読出した時点で検索動作は終了する。

また、本実施例では、検索アドレス発生回路を構成する
カウンタな具体的に５ビツトのカウンタとして説明した
が本発明はこのビット数に制約されることなく実現でき
ることは言うまでもない。

次に、他の実施例について説明する。

第４図は本発明の第２の実施例のブロック図である。こ
の実施例では、動作情報として続いて検索する多重図形
の属性情報を指定するアドレス情報（以下ネタストアド
レス情報ＮＡという）を図５に示すように定義する。ま
た、ネタストアドレス情報の最上位ピッ）ＳＴＰは検索
終了を示す情報とする。本実施例は、検索アドレス発生
回路３がネタストアドレス情報ＮＡを基にしてアドレス
指定情報を生成することと検索アドレス発生回路３の初
期値を格納するアドレスレジスタ３０を設けていること
が前述の実施例と異なる。それ以外の構成は、前述の実
施例と同様であり、重複する部分は同一の番号を付し、
詳細な説明は省略している。表示動作が開始すると、ま
ず、検索アドレス発生回路３にアドレスレジスタ３０の
出力値を取り込み、属性情報を順次読み出すための第１
回目のアドレスを生成し、アドレス選択回路１６を介し
て属性メモリ２に供給する。このアドレスから読み出さ
れた１組の属性情報の白表示位置Ｙｐ。

表示サイズＹｓは表示図形検出回路４に取込まれ、表示
検出制御に用いられる。同時に検索終了情報ＳＴＰを含
むネタストアドレス情報ＮＡは検索アドレス発生回路３
に供給さｈる。検索アドレス発生回路３では、これらの
情報を基にして続いて検索する多重図形の属性情報を読
み出すためのアドレス指定情報及び検索終了信号２２を
生成する。

第６図に、本実施例におけるアドレスレジスタ３０と検
索アドレス発生回路３の部分の論理回路図を示す。アド
レスレジスタ３０は５ビツトのラッチ回路３０ａ〜３０
ｅで構成され、ＣＰＵＩからの書き込み信号６４により
データ入出カライン２０上のデータをラッチする。アド
レスレジスタ３０には、表示開始までにＣＰＵ１により
属性情報を読み出すための第１回目のアドレスを格納す
る、検索アドレス発生回路３は、選択回路７０とラッチ
回路６０ａ〜６０ｅ、ＳＴＰラッチ回路６５とアンドゲ
ート６１．反転回路６２から構成される。選択回路７０
はラッチ回路６０ａ〜６０ｅへの入力をアドレスレジス
タ３０の出力と属性メモリ２の出力（即ちネクストアド
レス情報ＮＡ）とから選択する回路で水平同期リセット
信号５６がアクティブの期間には、トランスファゲート
７１ａ〜７１ｅがオンし属性メモリ２の出力値をそれぞ
れ選択する。ＳＴＰラッチ回路６５にはクロックとして
基本クロック６３の反転信号が反転回路６２により供給
されており基本クロックのロウレベル期間に、検索終了
情報ＳＴＰをラッチ０する。また、ＳＴＰラッチ回路６
５は水平同期リセット信号５６によりリセットされる。

アンドゲート６１は、検出信号２１の反転信号、ＳＴＰ
ラッチ回路６５の出力信号即ち、検索終了信号２２の反
転信号の基本クロック６３とを入力して選択回路７０の
出力値をラッチ回路６０ａ〜６０ｅに一斉に取込むラッ
チクロック信号６６を生成する。

このように検索アドレス発生回路３ではまず、水平同期
リセット信号５６がアクティブの期間にアドレスレジス
タ３０の出力値を取込み属性情報を読み出すための第１
回目のアドレスを生成し、次にこの先頭アドレスを基に
して属性メモリ２から読み出されたネクストアドレス情
報ＮＡを取込み、続いて検索すべき多重図形の属性情報
のアドレス指定情報を生成するというようにして順次繰
返す。

ここで、該走査線上に表示すべき多重図形が検索され、
検出信号２１が活性化するとアンドゲート６１の出力値
はロウレベルとなり、ラッチクロック信号６６は発生せ
ずラッチ回路６０ａ〜６０ｅの出力値を、検出された多
重図形の表示データ処理が終了し、検出信号２１がリセ
ットされるまで保持する。また、５ＴＰ＝１のネタスト
アドレス情報即ち、検索終了情報を検知すると、検索終
了信号２２を活性化し、検索動作を終了する。検索終了
信号２２０反転信号はアンドゲート６１に入力しており
検索終了状態でも、ラッチクロック信号６６は発生せず
、アドレス生成動作は停止する。

次に検索動作の具体例について、第７図、第８図を用い
て説明する。まず、表示開始までにアドレスレジスタ３
０に属性情報の検索の第１回目のアドレスとしてｎを設
定する。表示動作が開始すると、水平同期リセット期間
に検索アドレス発生回路３はアドレスレジスタ３０の出
力値（ｎ）を取込み、ｎをアドレス指定情報として出力
し、第ｎ組の属性情報を読み出す。第ｎ組のＮＡには第
７図に示すようにｎ＋１が書き込まれており、検索アド
レス発生回路３はｎ＋１を取込みｎ＋１を次のアドレス
指定情報として出力し、第ｎ＋１組の属性情報を読み出
す。以下同様にしてＮＡに従って属性情報を読み出す。

第ｎ＋２ｉの属性情報を読み出したところで、表示検出
制御により表示すべき多重図形として検出され、検出信
号２１が活性化するため、アドレス指定情報は所定の表
示データ処理が終了するまでｎ＋２を保持する。

検出信号２１が非活性化すると第ｎ＋２組のＮＡ（ｎ＋
４）を取込み、ｎ＋４を次のアドレス指定情報として出
力し、再びＮＡに応じたアドレス指定情報の生成、属性
情報の読出しを繰返す。このヨウにして、第ｎ＋８組を
読出したところでＮＡのＳＴＰが１°′のため検出動作
を終了する。以上の動作タイミングを第８図に示してい
る。このように、第７図に示す属性情報の例では、第ｎ
＋３組、第ｎ＋７組の属性情報の読み出し、検索をスキ
ップし、第ｎ＋８組までで検索動作を終了させることが
できる。以上のように本実施例ではアドレスレジスタ３
０または、ネクストアドレス情報を書き換えるだけで属
性メモリのアドレス指定情報を任意に更新、変更できる
ため、表示データ処理する多重図形の個数、組合わせや
処理する順番を自由に換えられ、極めて融通性の高いも
のとなっている。

〔発明の効果〕

以上説明したように本発明は属性メモリに検索動作を規
定する情報を格納しておき、この情報に応じて検索動作
を制御することによって次のような効果がある。

■　表示処理する多重図形の最大数をプログラマブルに
制御でき多重図形の表示処理以外の他の期間を背景画な
どの表示処理、表示メモリや属性メモリの書き換え処理
などに割当てることができるため、トータルの表示処理
を最適化できる。

■　必要最少限の属性情報を定義するだけでよく、未使
用分にも属性メモリを割当て、確保しておくといった無
駄を省けるためメモリの有効利用ができる。

■　属性メモリのアドレス発生回路をカウンタ回路では
なく、ラッチ回路などの極めて簡単なハードウェアで実
現することが可能となるなどハードウェアの最適設計が
できる。

■　ネクストアドレス情報を属性メモリに格納しておく
ことによって属性メモリのアドレス情報を任意に更新、
変更できるため、表示処理する多重図形の組合せや順番
を変える場合にも従来のように属性情報の並びに全てＣ
ＰＵが書き換える必要がなく、ソフトウェア処理の負担
を軽減し、装置全体に性能を著しく向上できる。

■　属性メモリから属性情報を読み出すための開始アド
レスを指定するなどといった回路が容易に構成でき、ハ
ードウェアの拡張性が極めて高い

【図面の簡単な説明】

第１図は、本発明の表示制御装置の一実施例のブロック
図、第２図は第１図実施例の１組の属性情報の内容を示
す図、第３図は第１図実施例の検索アドレス発生回路の
論理回路図、第４図は、本発明の第２実施例のブロック
構成図、第５図は第２実施例の１組の属性情報の内容を
示す図、第６図は、第２実施例の検索アドレス発生回路
とアドレスレジスタ部分の論理回路図、第７図は第２実
施例における属性情報の構成例を示す図、第８図は、第
２図実施例における動作タイミング図である。 １・・・・・・表示メモリ、２・・・・・・属性メモリ
、３・・・・・・検索アドレス発生回路、４・・・・・
・表示図形検出回路、５・・・・・・アドレス発生回路
、６・・・・・・編集メモリ、７・・・・・・編集メモ
リアドレス制御回路、８・・・・・・書込み制御回路、
９・・・・・・走査信号発生回路、１０・・・・・・映
像データレジスタ、１１・・・・・・映像信号発生回路
、１２・・・・・・ＣＲＴ、１３・・・・・・直列表示
信号、１４・・・・・・背景画表示信号、１５．１６・
・・・・・アドレス選択回路、１７．１８・・・・・・
データバッファ、１９・・・・・・アドレスライン、２
０・・・・・・データ入出カライン、２１・・・・・・
検出信号、２２・・・・・・検索終了信号、２３・・・
・・・検索終了フラグレジスタ、２４・・・・・・検索
終了フラグレジスタ出力信号、３０・・・・・・アドレ
スレジスタ、３０ａ、３０ｂ、３０ｃ、３０ｄ、３０ｅ
−アドレスレジスタの各ビット、５０ａ、５０ｂ。 ５０ｃ、５０ｄ、５０ｅ・・・・・・カウンタの各ビッ
ト、５１．５２．６１・・・・・・アンドゲート、５３
．５４・・・・・・オアゲート、５５・・・・・・帰線
期間信号、５６・・・・・・水平同期リセット信号、５
７・・・・・・リセット信号、５８・・・・・・カウン
トクロック、６０ａ、６０ｂ、６０ｃ、６０ｄ、６０ｅ
・・・・・・ラッチ回路の各ビット、６２・・・・・・
反転回路、６３・・・・・・基本クロック信号、６４・
・・・・・書き込み信号、６５・・・・・・ＳＴＰラッ
チ回路、６６・・・・・・ラッチクロック信号、７０・
・・・・・選択回路、７１ａ、７１ｂ、７１ｃ、７１ｅ
、７２ａ。 ７２ｂ、７２ｃ、７２ｄ、７２ｅ−・−・・・トランス
ファーゲート。 代理人　弁理士　　内　原　　　晋 箔３図 ｙ５ｓ図

Claims (1)

【特許請求の範囲】
1. 表示メモリに記憶されている図形の表示パターンを読み
   出して表示機器への映像信号を発生する表示制御装置で
   あって、１つの表示図形につき、少なくとも種類を示す
   識別情報と表示位置情報と表示サイズ情報および動作指
   示情報とを１組の属性情報として複数組を記憶する属性
   メモリと、該属性メモリからの各図形の属性情報を読み
   出すためにアドレス指定情報を生成する検索アドレス発
   生回路と、前記表示位置情報と表示サイズ情報を基にし
   て表示図形の中から水平走査毎に各走査線上で表示すべ
   き図形を検索する表示図形検出回路と、検出された図形
   の識別情報を基にして前記表示メモリのアドレス情報を
   順次生成し、表示パターンを読み出すアドレス発生回路
   と、１走査線上に表示すべき表示パターンを走査線の画
   素データとして記憶する編集メモリと、表示図形の検索
   時に前記属性メモリから前記動作指示情報を読み出して
   該動作指示情報に基いて前記検索アドレス発生回路の動
   作を制御する手段と、各水平走査毎の表示すべき図形の
   検索動作終了を示す検索終了信号を発生する手段とを有
   することを特徴とする表示制御装置。