JP2912765B2 - 表示システム - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＬＣＤ（液晶表示装
置）などを用いてキャラクタ情報やグラフィック情報の
表示を行なう表示システムに関する。

【０００２】

【従来の技術】この種の表示システムの従来構成を図１
２に示す。図１２において、２１はシステムの中央処理
装置（ＣＰＵ）、２２はＣＰＵ２１のプログラムや各種
データの格納のためのＲＯＭ／ＲＡＭ、２３はＣＰＵバ
スである。２４はＬＣＤ、２５は表示制御装置、３１は
ドットパターンを格納するグラフィックＲＯＭ、２９は
文字コードを格納するキャラクタＲＡＭ、３０は文字コ
ードをドットパターンに変換するためのＣＧＲＯＭ、３
２は文字のアトリビュート（表示画面上での装飾）のた
めの制御情報を文字対応に格納するアトリビュートＲＡ
Ｍである。

【０００３】表示制御装置２５は表示開始ポインタ２
６、表示アドレス発生部２７及びバス選択部２８からな
り、例えば１チップＬＳＩとして実現される。

【０００４】この表示システムの動作の概略は以下の通
りである。表示制御部２５において、表示アドレス発生
部２７は、ＣＰＵ２１から設定された表示開始ポインタ
２６の値をベース値として、カラム方向とラスタ方向の
オフセット値を加算することによってｎ＋１ビットの表
示アドレス信号を発生する。バス選択部２８は、このｎ
＋１ビットの表示アドレス信号をＲＡＭ２９，３１，３
２及びＣＧＲＯＭ３０へ分配する。

【０００５】グラフィックＲＡＭ３１は、表示アドレス
信号の全ビット（ビット０〜ｎ）によってアドレッシン
グされることにより、格納しているドットパターンを出
力する。キャラクタＲＡＭ２９とアトリビュートＲＡＭ
３２は、表示アドレス信号のビット５〜ｎによってアド
レッシングされることにより、文字コードとそれに対応
したアトリビュート情報を同時に出力する。ＣＧＲＯＭ
３０は、キャラクタＲＡＭ２９の出力文字コードを文字
選択アドレス、表示アドレス信号のビット０〜４をラス
タススキャンアドレスとして、文字コードに対応する文
字をドットパターンに展開し出力する。

【０００６】図１３は文字ドットパターン展開を説明す
るための図であって、（ａ）はＣＧＲＯＭ３０の入出力
信号名を示し、また（ｂ）はＣＧＲＯＭ３０内の一つの
文字の１６×１６ドットパターンとラスタスキャンアド
レス信号（Ａ０〜Ａ４）の関係及び出力信号（Ｄ０〜Ｄ
７）を示している。

【０００７】表示制御部３３は、アトリビュートＲＡＭ
３２から入力したアトリビュート情報に従って、ＣＧＲ
ＯＭ３０からの入力ドットパターンにアトリビュート処
理を施する。そして、アトリビュート処理後の文字ドッ
トパターンデータと、グラフィックＲＡＭ３１からの入
力グラフィック情報との論理和データを、表示データと
してＬＣＤ２４へ転送する（２値表示の場合）。なお、
この表示制御部３３からＬＣＤ２４に対し、フレーム同
期信号、ライン同期信号、表示データの転送クロック信
号も送出される。

【０００８】また表示制御部３３は、いわゆるフレーム
間引き法によりグラフィック情報の階調表示を行なうこ
とができる。このフレーム間引き法については、例えば
日経エレクトロニクス（１９８７年１１月２日）の第１
３５頁から第１３６頁に述べられている。

【０００９】この階調表示に関係した表示制御部３３の
従来構成を図１４に示す。グラフィックＲＡＭ３１から
２バイトのデータが１バイトずつ続けて読み込まれ、先
の１バイトはフリップフロップ群３５を介してセレクタ
群３６に入力し、後の１バイトは直接的にセレクタ群３
７に入力する。そして、フレーム切替信号に従って各セ
レクタ群３６，３７により入力データの隣合う２ビット
の一方が選択されることにより、１バイトのＬＣＤ転送
データが得られる。

【００１０】各セレクタ群３６，３７によるビット選択
とフレーム切替信号及びフレーム同期信号との関係及び
表示濃度を図１５に示す。この図から、３フレーム周期
で４階調の表示が可能であることを理解できるであろ
う。

【００１１】次に、ＣＰＵ２１から各ＲＡＭ２９，３
１，３２へのアクセスについて説明する。バス選択部２
８によってＣＰＵバス２３のアドレス信号（ｎ＋１ビッ
ト）が選択されＲＡＭ２９，３１，３２と接続される。
またＣＰＵバス２３のデータ信号は、ＣＰＵ２１が指定
したＲＡＭ２９，３１，３２の一つとバス選択部２８の
データバスバッファ２８Ａ，２８Ｂ，２８Ｃを介し接続
される。このようなアドレス信号とデータ信号の接続の
後、ＣＰＵ２１は指定したＲＡＭ２９，２１，３２の書
き込みまたは読み出しを行なう。

【００１２】さて、表示制御装置２５は定周期で表示動
作→ＲＡＭ２９，３１，３２のリフレッシュ動作→アイ
ドル→表示動作→．．．を繰り返しているが、これとは
非同期にＣＰＵ２１はＲＡＭ２９，３１，３２のアクセ
スを行なうため、アイドル状態以外でＣＰＵ２１からア
クセスがあると、ＲＡＭ２９，３１，３２のバス使用権
の競合が起こる。この競合を避けるため、ＣＰＵ２１が
ＲＡＭ２９，３１，３２のアクセスを行なった時に表示
制御装置２５が表示動作中またはリフレッシュ動作中で
あると、バス選択部２８よりＣＰＵ２１に対してビジー
信号を送出し、その解除までＣＰＵ２１の動作を停止さ
せる方法が一般に採用されている。

【００１３】

【発明が解決しようとする課題】しかし、上述の従来構
成によれば、次のような問題点があった。

【００１４】（１）ＣＰＵ２１側で文字毎にアトリビュ
ート情報を指定し、これをアトリビュートＲＡＭ３２に
格納するため、アトリビュートＲＡＭ３２として１画面
のキャラクタ数相当の、かなり大容量のＲＡＭが必要で
ある。

【００１５】（２）ＲＡＭ２９，３１，３２のバス競合
時、ＣＰＵ２１は動作を停止しＲＡＭ２９，３１，３２
の内容更新ができない。これは表示内容の更新速度の低
下を招き、ひいてはシステムのパフォーマンスが低下す
る。

【００１６】（３）ＣＧＲＯＭ３０に登録されていない
文字（外字）を表示しようとする場合、ＣＰＵ２１はＲ
ＯＭ／ＲＡＭ２２のＲＯＭ領域に格納されている対応ド
ットパターンをグラフィックデータとしてグラフィック
ＲＡＭ３１へ転送する必要がある。このように、ＣＧＲ
ＯＭ３０に登録されている文字と登録されていない外字
とで表示処理系が異なってしまうため、ソフトウエア効
率が悪化する。

【００１７】（４）ＣＰＵ２１がＣＧＲＯＭ３０の内容
を読み込むことができないため、ＣＧＲＯＭ３０の登録
文字に対する文字装飾をソフトウエアにより行なうこと
ができず、この点でアプリケーションの拡張性が低い。

【００１８】（５）表示制御装置２５の入出力アドレス
信号が２（ｎ＋１）本と多い。このことは、回路規模を
増大させるだけでなく、表示制御装置２５をＬＳＩ化し
た場合に入出力ピン数の増加を招く。例えば、ＲＡＭ容
量を１２８Ｋバイトとした場合、そのアドレス信号は１
７ビットとなるから、アドレス信号のために合計３４本
もの入出力ピンが必要となってしまい、ＬＳＩパッケー
ジが大型化する。

【００１９】（６）表示アドレス発生部２７によって生
成したアドレス信号はグラフィックＲＡＭ３１とキャラ
クタＲＡＭ２９に共通に与えられるため、表示開始ポイ
ンタ２６を更新するとグラフィック情報とキャラクタ情
報が同時にスクロールされてしまい、それぞれ個別にス
クロール制御を行なうことができない。

【００２０】なお、キャラクタ情報とグラフィック情報
のスクロール制御を独立に行なうために、キャラクタＲ
ＡＭ２９とグラフィックＲＡＭ３１のアドレス信号を分
離することが考えられる。しかし、必要なアドレス信号
がさらにｎ＋１本増え、合計３×（ｎ＋１）本にもなる
ため、得策でない。

【００２１】（７）グラフィック情報の回転表示を行な
うには、ソフトウエアによってグラフィックＲＡＭ３１
を書き換える必要があり、処理に時間がかかる。

【００２２】（８）階調表示の場合、グラフィックＲＡ
Ｍ３１から２バイトのデータを読み込んで１バイト分の
表示データを作成するため、グラフィックＲＡＭ３１の
アクセスタイミングを２値表示の場合の２倍高速にする
必要がある。そのためグラフィックＲＡＭ３１として高
価な高速ＲＡＭを用いる必要がある。また、このＲＡＭ
のアクセス速度が不足すると階調表示ができない。

【００２３】（９）１６×１６ドットのフォントの場
合、ＪＩＳ第１水準及び第２水準に対応しようとすると
ＣＧＲＯＭ３０の必要容量は２Ｍビットとなり、キャラ
クタＲＡＭ２９の出力信号は１３本必要となる。したが
って、キャラクタＲＡＭ２９及びアトリビュートＲＡＭ
３２としてそれぞれ、×８ビットのＲＡＭなら２個、×
４ビットのＲＡＭなら４個が必要となり、キャラクタ表
示関連のＲＡＭコストが増加する。

【００２４】（１０）ファクシミリ画像の表示が考慮さ
れていないため、ファクシミリ画像を表示したい場合、
ソフトウエアで予め縮小及び階調変換を行なった画像デ
ータをグラフィックＲＡＭ３１に書き込むしかなく、表
示に時間がかかる。

【００２５】本発明は、上述のような問題点に鑑み、よ
り高性能の表示システム及び表示制御装置を提供しよう
とするものであって、特に前記（１）、（６）、（７）
及び（８）の問題点について改善した表示システムを提
供することを目的とする。

【００２６】

【課題を解決するための手段】上述の課題を解決するた
め、本発明によれば表示システムは次に述べるような構
成とされる。

【００２７】本発明の表示システムは、表示装置と、こ
の表示装置に対応して第１画面領域と第２画面領域とに
より定義され、表示データを記憶するＶＲＡＭと、前記
表示装置へその画面走査と同期して前記ＶＲＡＭ内の表
示データを前記表示装置へ転送し表示させる制御を行な
う表示制御装置と、２値表示モードと階調表示モードと
のモード指定に基づき、前記表示制御装置を制御する中
央処理装置とを具備し、前記中央処理装置は前記２値表
示モードが指定された場合、前記第１画面領域にはキャ
ラクタ情報のドットパターンデータを、前記第２画面領
域グラフィック情報のドットパターンデータを記憶させ
ると共に前記表示制御装置により前記第１画面領域のデ
ータと前記第２画面領域のデータとを論理和して前記表
示装置へ転送し、また、前記階調表示モードが指定され
た場合には、前記第１画面領域と前記第２画面領域とを
均等に割り当てると共に前記表示制御装置により前記第
１画面領域のデータまたは前記第２画面領域のデータを
前記表示装置のフレーム単位で選択して前記表示装置へ
転送することを特徴とする。

【００２８】

【００２９】

【００３０】

【００３１】

【００３２】

【００３３】

【００３４】

【００３５】

【００３６】

【作用】本発明によれば、２値表示モードが指定された
場合に、キャラクタ情報と罫線等のグラフィック情報を
重ねて表示し、グラフィック情報を固定したままキャラ
クタ情報のスクロールもしくは表示切り替えが可能であ
るため、作表あるいは表編集等の場合に都合がよい。ま
た、階調表示モードが指定された場合に、表示装置の各
フレームで、ＶＲＡＭの第１画面領域または第２画面領
域のいずれか一方のデータを表示装置の画面走査に同期
して、そのまま表示装置へ転送することで階調表示が行
なわれるため、ＶＲＡＭは表示装置の画面走査に追従し
てデータ読み出しが可能なアクセス速度を持つものであ
ればよく、従来に比べ低速のＶＲＡＭを用いて階調表示
を行なうことができる。

【００３７】

【００３８】

【００３９】

【００４０】

【実施例】以下、本発明の好適な実施例について、図面
を参照しながら説明する。

【００４１】図１は表示システム及び表示制御装置の全
体的構成を示すブロック図である。図２と図３はそれぞ
れ図１の部分詳細図である。

【００４２】図１において、１はシステムのＣＰＵ（中
央処理装置）、２はプログラムやデータを格納するため
のＲＯＭ／ＲＡＭ、３はＣＰＵバスである。４はＬＣ
Ｄ、５は表示制御装置である。この表示制御装置５から
ＬＣＤ４へ、表示データ信号と、その転送クロック信
号、それにラスタスキャンのタイミング制御のためのフ
レーム同期信号及びライン同期信号が送られる（図
３）。表示制御装置５からＬＣＤ４へ１バイト単位で表
示データが転送されるが、各バイトはＬＣＤ４の画面上
の１カラムの横８ドットに対応する。

【００４３】６はドットパターンデータを格納するため
のＶＲＡＭ、７は文字のドットパターン情報を格納して
いるＣＧＲＯＭである。このＣＧＲＯＭ７はＶＲＡＭ６
と共通のＶＲＡＭバス１０に接続されている。表示制御
装置５からは、ダイナミックメモリであるＶＲＡＭ６に
対しＲＡＳ信号とＣＡＳ信号、ライトイネーブル信号と
リードイネーブル信号が与えられ、ＣＧＲＯＭ７に対し
ＣＧチップイネーブル信号とリードイネーブル信号が与
えられる（図３）。

【００４４】表示制御装置５はパラメータレジスタ部１
００、コマンド解析部２００、状態制御部３００、コマ
ンド処理部４００、アトリビュート解析部５００、表示
アドレス発生部６００、表示制御部７００、リード／ラ
イト制御部８００、ＶＲＡＭバス８とのデータ転送のた
めのバスバッファ８０２，８０３からなる。

【００４５】ＶＲＡＭ６の管理方法について説明する。
図９と図１０はそれぞれ２値表示の場合と階調表示の場
合のＶＲＡＭ６の管理マップを示す。図示のように、Ｖ
ＲＡＭ６の空間は第１画面領域Ｒ１、第２画面領域Ｒ
２、固定画面領域Ｒ３、外字登録領域Ｒ４及び画像処理
バッファ領域Ｒ５に分割されて管理される。

【００４６】通常、第１画面領域Ｒ１と第２画面領域Ｒ
２が表示に使用されるが、その管理方法は表示モード
（２値表示／階調表示）によって異なる。

【００４７】２値表示の場合、図９に示されるように、
第１画面領域Ｒ１と第２画面領域Ｒ２の横方向の管理単
位はＬＣＤ４の画面のカラム数（ＣＯＬ）と等しく、ま
た第２画面領域Ｒ２の容量はＬＣＤ４のＲＯＷ×ＣＯＬ
バイトに等しい。ただしＲＯＷはＬＣＤ４のラスタ数で
ある。ＣＰＵ１から指定される表示開始ポインタ値の変
更によって、第１画面領域Ｒ１の表示位置は移動（スク
ロール）するが、第２画面領域Ｒ２の表示位置は移動し
ない（スクロールしない）。

【００４８】第２画面領域Ｒ２の先頭番地Ｆ２ＥＮＴ
は、表示モードによって変更されるもので、２値表示の
場合には Ｆ２ＥＮＴ＝ＭＳＩＺＥ−ＭＥＮＴ−ＣＯＬ＊ＲＯＷ となる。ただし、ＭＳＩＺＥはＶＲＡＭ６のサイズ、Ｍ
ＥＮＴは固定画面領域Ｒ３の先頭番地（固定）である。

【００４９】階調表示の場合、図１０に示されるよう
に、第１画面領域Ｒ１と第２画面領域Ｒ２の横方向の管
理単位は１２８バイトである。この１２８バイトの値は
Ｂ４原稿の１／２幅に相当するファクシミリ画像の幅に
対応する。これは、ファクシミリ画像の階調データを最
大１／２縮小で第１画面領域Ｒ２と第２画面領域Ｒ２に
格納できることを意味する。この表示モードでは、表示
開始ポインタ値を変更すると第１画面領域Ｒ１と第２画
面領域Ｒ２の表示位置が同時に移動する（スクロールす
る）。この表示モードの場合、第２画面領域の先頭番地
Ｆ２ＥＮＴは Ｆ２ＥＮＴ＝（ＭＳＩＺＥ−ＭＥＮＴ）／２ となる。

【００５０】固定画面領域Ｒ３は、表示モードに関係な
く、ＣＰＵ１より固定画面表示を指示した場合にＬＣＤ
４の画面の固定位置（スクロール不可）に表示される領
域である。外字登録領域Ｒ４は、ＣＰＵ１から必要な外
字のドットパターンを登録する領域である。この外字登
録領域Ｒ４に登録した外字は、ＣＧＲＯＭ７の登録文字
と同様の処理で表示させることができる。

【００５１】画像処理バッファ領域Ｒ５は、ファクシミ
リ画像の縮小・階調変換処理を効率的に行なうために用
意された領域である。本実施例にあっては、Ｂ４原稿の
ファクシミリ画像の処理を考慮し、画像処理バッファ領
域Ｒ５は、管理単位がＢ４原稿１ライン分相当の２５６
バイトとされ、８ライン分の容量を持っている。

【００５２】ここで、この表示システムの全体的動作を
説明する。ＣＰＵ１から格別の動作指示がない場合、表
示アドレス発生部６００から発生する表示アドレス信号
によってＶＲＡＭ６がアドレッシングされ、表示データ
が表示制御部７００を介してＬＣＤ４へ転送され表示さ
れる。

【００５３】ＣＰＵ１より２値表示モードが指定された
場合、表示アドレス発生部６００の制御によって、ＶＲ
ＡＭ６の第１画面領域Ｒ１と第２画面領域Ｒ２の内容が
基本クロック（後述）の周期で交互に読み出され、その
論理和データがＬＣＤ４へ転送され表示される。第１画
面領域Ｒ１の読み出し開始番地は、図９に示されている
ように、ＣＰＵ１によってパラメータレジスタ部１００
に設定された表示開始ポインタ値（後述）によって決ま
る。つまり、表示開始ポインタ値を変更することにより
第１画面領域Ｒ１の表示位置のスクロールが可能であ
る。これに対して、第２画面領域Ｒ２の読み出し開始番
地は固定である（図９参照）。したがって、例えば第２
画面領域Ｒ２に罫線や網掛け等のグラフィック情報を格
納し、第１画面領域Ｒ１にキャラクタ情報を格納してお
くことにより、グラフィック情報を固定したままキャラ
クタ情報のスクロールや表示切替を行なうことができ
る。

【００５４】また２値表示モードの場合、ＬＣＤ４の画
面上のＣＰＵ１から指定されたアトリビュート領域（後
述）内のスキャン時に、アトリビュート領域判定部５０
０からの指示により、表示制御部７００は第１画面領域
Ｒ１からの読み出しデータにアトリビュート処理を施
す。したがって、文字対応のアトリビュート情報を記憶
するためのＲＡＭを用意することなく、キャラクタ情報
のアトリビュートが可能である。

【００５５】ＣＰＵ１から階調表示モードが指定された
場合、フレーム毎に第１画面領域Ｒ１または第２画面領
域Ｒ２のいずれか一方が選択され、選択された領域のデ
ータ（階調データ）が読み出されてＬＣＤ４へ転送され
ることにより、フレーム間引き法による階調表示がなさ
れる。このように階調表示時のＶＲＡＭ６のアクセス速
度は２値表示時と変わらないので、ＶＲＡＭ６として比
較的低速のＲＡＭを用いて階調表示を行なうことができ
る。

【００５６】なお、階調表示の場合、第１画面領域Ｒ１
と第２画面領域Ｒ２の同時スクロールが必要である。後
に詳細に説明するように、第２画面領域Ｒ２の読み出し
開始番地は、第１画面領域Ｒ１の表示開始ポインタ値に
領域先頭番地Ｆ２ＥＮＴ（図１０参照）を加算した値と
されるので、表示開始ポインタ値を変更するのみで第
１，第２画面領域Ｒ１，Ｒ２は同時にスクロールする。

【００５７】また、階調表示モードにおいては、ＣＰＵ
１から指定されたアトリビュート領域内では、第１画面
領域Ｒ１と第２画面領域Ｒ２の両方に対してアトリビュ
ート処理が施される。

【００５８】ＣＰＵ１から回転表示が指示された場合、
表示アドレス発生部６００による表示アドレスの生成方
法の切り替えと、表示制御部７００による表示データの
ビット順変換とによって、ＶＲＡＭ６の内容が１８０度
回転した状態で表示される。このようなハードウエアに
より回転表示を行なう方式によれば、ＶＲＡＭ６の内容
を１８０度回転した内容にソフトウエアで書き換える方
式に比べ、高速の回転表示が可能である。

【００５９】ＣＰＵ１はコマンドを発行することによっ
て、ＶＲＡＭ６のクリア、読み出しと書き込み、ＣＧＲ
ＯＭ７の読み出し、ＶＲＡＭ６内のデータ転送やＣＧＲ
ＯＭ７からＶＲＡＭ６へのデータ転送、ファクシミリ画
像データの縮小・階調変換をハードウエア処理によって
高速に行なうことができる。

【００６０】メモリクリアコマンドが発行された場合、
コマンド処理部４００の制御によってＶＲＡＭ６が０ク
リアされる。

【００６１】データライトコマンドが発行された場合、
コマンド処理部４００の制御によって、ＣＰＵ１からの
入力データがＶＲＡＭ６へ書き込まれる。書き込み位置
はＣＰＵ１によって設定されたＶＲＡＭポインタ値によ
って決まる。ＣＧＲＯＭ７に登録されていない外字のド
ットパターンも、このコマンドによって外字登録領域Ｒ
４に登録できる。逆にデータリードコマンドが発行され
た場合、コマンド処理部４００によって、ＶＲＡＭ６の
ＶＲＡＭポインタ値で決まる場所のデータがＣＰＵ１へ
の出力データとして読み出され、これをＣＰＵ１はパラ
メータレジスタ部１００経由で読み出すことができる。

【００６２】文字リードコマンドが発行された場合、Ｃ
Ｇポインタ値（ＣＰＵ１から設定される）によって決ま
るＣＧＲＯＭ７（またはＶＲＡＭ６の外字登録領域Ｒ
４）内の場所から、文字のドットパターンがコマンド処
理部４００によって読み出され、これをＣＰＵ１はパラ
メータレジスタ部１００経由で読み出すことができる。
したがって、ＣＰＵ１は、文字リードコマンドによって
ＣＧＲＯＭ７から文字のドットパターンを読み出し、そ
れをソフトウエアで装飾（拡大、縮小、回転、書体変換
等）を施してからデータライトコマンドでＶＲＡＭ６へ
書き込むことができる。

【００６３】文字転送コマンドが発行された場合、コマ
ンド処理部４００によって、ＣＧポインタ値で決まるＣ
ＧＲＯＭ７内の文字のドットパターンまたはＶＲＡＭ６
の外字登録領域Ｒ４内の外字のドットパターンが読み出
され、これがＶＲＡＭポインタ値で決まるＶＲＡＭ６内
の場所に書き込まれる。各ポインタ値を更新しつつ文字
転送コマンドを連続的に発行することで、ＶＲＡＭ６の
例えば第１画面領域Ｒ１に表示テキストを作成できる。

【００６４】ここで気付くように、ＣＰＵ１（ソフトウ
エア）側からみると、ＣＧＲＯＭ７内の文字も外字領域
Ｒ４内の外字も、全く区別せずに扱うことができるの
で、その取り扱いを区別しなければならなかった従来シ
ステムに比べ、ソフトウエア高率が向上する。また、同
一システムで任意に外字の追加登録が可能であるため、
アプリケーションソフトウエアの拡張性の面でも有利で
ある。さらに、ＣＧＲＯＭ７の読み出しアドレスはＣＧ
ポインタ値を基に表示制御装置５の内部で生成されるた
め、コストのかかるキャラクタＲＡＭを必要としない。

【００６５】画像転送コマンドが発行された場合、コマ
ンド処理部４００によって、画像処理バッファ領域Ｒ５
内の１バイト（１カラムの縦８ドット分）のデータが読
み出され、これをＣＰＵ１からの入力データによって更
新したデータが画像処理バッファ領域Ｒ５の当該バイト
位置に書き込まれる。これが８バイト（８カラム）分、
連続的に実行される。また更新後のデータを縮小した第
１画面と第２画面の階調データが作成され、それぞれ第
１画面領域Ｒ１と第２画面領域Ｒ２のＶＲＡＭポインタ
値で決まる位置へ書き込まれる。したがって、ＣＰＵ１
は、階調表示モードを指定して、画像転送コマンドを発
行しファクシミリ画像データを必要ライン数転送するこ
とで、ファクシミリ画像データをハードウエア処理によ
り高速に縮小して階調表示させることができる。

【００６６】表示制御装置５は定周期（ライン周期）で
表示動作→ＶＲＡＭ６のリフレッシュ動作→アイドル→
表示動作→・・・を繰り返し、これを状態制御部３００
で管理している。ＣＰＵ１からのコマンドの処理中に最
優先のリフレッシュ動作が発生した場合、状態制御部３
００はコマンド処理部４００の処理クロック（コマンド
処理クロック）を停止しコマンド処理を停止させる。し
かし、これは飽くまで表示制御装置５の内部の問題であ
って、この時に従来と違いＣＰＵ１へビジー信号を出さ
ない。表示制御装置５内のコマンド処理が停止しても、
ＣＰＵは停止せず当該コマンド処理が終了するまで他の
処理を実行できるため、システムのパフォーマンスが向
上する。また、従来と異なり表示動作中でもＶＲＡＭ６
の内容更新などのコマンド処理が実行されるため、高速
の表示更新が可能である。

【００６７】以下、表示制御装置５について詳細に説明
する。パラメータレジスタ部１００はＣＰＵ１とのイン
ターフェイス部分であり、図２に示されるように、ＣＰ
Ｕ１００からコマンドコードを設定されるレジスタ１０
１、各種パラメータすなわちＣＧポインタ値、ＶＲＡＭ
ポインタ値、表示開始ポインタ値、アトリビュート領域
の始終点、モード情報（２値／階調表示、回転表示、文
字反転表示、固定画面表示）をそれぞれ設定されるレジ
スタ１０２，１０３，１０４，１０５，１０６と、ＣＰ
Ｕ１とのデータ入出力のためのレジスタ１０７からな
る。

【００６８】ＣＰＵバス３と表示制御装置５との間で接
続されるアドレス信号は、パラメータレジスタ部１００
のレジスタ選択に必要な数ビットのみである。表示制御
装置５の外部アドレス信号は、このＣＰＵバス３との数
ビットとＶＲＡＭバス１０に接続されるアドレス信号だ
けであり、従来より非常に少ない。このようなアドレス
信号数の減少は、表示制御装置５をＬＳＩ化する場合に
外部入出力ピンの削減に大きく貢献する。

【００６９】コマンド解析部２００は、ＣＰＵ１からレ
ジスタ１０１に設定されたコマンドコードを解析し、コ
マンド処理部４００へ動作指示を行なう部分である。こ
のコマンド解析部２００から出る制御信号としては、図
２に示されるように、コマンド処理中にオンするコマン
ド処理中信号、画像転送コマンドに対応した画像転送要
求信号、文字転送コマンドに対応した文字転送要求信
号、文字リードコマンドに対応した文字リード要求信
号、データライトコマンドに対応したデータライト要求
信号、データリードコマンドに対応したデータリード要
求信号、メモリクリアコマンドに対応したメモリクリア
要求信号がある。

【００７０】状態制御部３００は、定周期で表示動作→
リフレッシュ動作→アイドル→表示動作→・・・といっ
た動作状態（図１１の「ステータス」）の制御を行なう
状態制御部３００である。これには、図２に示されるよ
うに、基本クロック信号を作成するための分周回路３０
１、基本クロック信号をカウントする状態カウンタ３０
２、状態カウンタ３０２のカウント値から表示動作、リ
フレッシュ動作、アイドルの各状態を監視する状態監視
回路３０３が含まれる。さらに、状態監視回路３０３の
表示中信号がオンする度にインクリメントすることによ
りラスタカウント値信号を作成するラスタカウンタ３０
４、表示中信号がオンの時（表示動作中）に状態カウン
タ３０２のカウント値をカラムカウント値信号として出
力する論理回路３０５、状態監視回路３０３のリフレッ
シュ中信号がオフの時（表示動作中またはアイドル中）
に基本クロック信号をコマンド処理クロック信号として
出力する、つまりリフレッシュ動作中にコマンド処理ク
ロック信号を抑止する論理回路３０６が含まれる。

【００７１】図１１に、動作状態（ステータス）、基本
クロック信号、コマンド処理クロック信号、カラムカウ
ント値、ラスタカウント値、後述のアトリビュート領域
判定部５００内の比較器出力及びアトリビュート処理イ
ネーブル信号のタイミング関係を示す。

【００７２】コマンド処理部４００は、コマンド解析部
２００より指示されたコマンド処理動作を行なう部分で
ある。これは、図２及び図３に示されるように、メモリ
クリア処理部４０１、データ転送処理部４０２、文字転
送処理部４０３及び画像処理部４０４からなる。

【００７３】メモリクリア処理部４０１は、ＣＰＵ１か
ら指示された時にＶＲＡＭ６の０クリア処理を行なうも
ので、図４に示す内部構成を有する。図４において、４
１０はコマンド処理クロック信号によってインクリメン
トするアドレスカウンタである。ＣＰＵ１からメモリク
リアコマンドが出され、コマンド解析処理部２００から
のメモリクリア要求信号がオンの時に、このアドレスカ
ウンタ４１０が動作し、そのカウント値がバスバッファ
４１１よりクリアアドレス信号として内部アドレスバス
８０８に出力され、また同時にバスバッファ４１２より
クリアデータ（０）が内部データバス８０７へ出力され
る。クリア要求信号のオフにより、アドレスカウンタ４
１０はクリアし停止する。また、メモリクリア要求信号
は、ドライバ４１３，４１４を介して転送中１信号，ラ
イト１信号としても出力される。

【００７４】データ転送処理部４０２は、ＣＰＵ１から
の入力データまたは画像処理部４０４から出力された階
調データを、ＶＲＡＭ６のＣＰＵ１から指定された場所
へ書き込み、あるいはＣＰＵ１から指定されたＶＲＡＭ
６内のデータを読み出しＣＰＵ１へ出力する部分であ
り、図５に示す内部構成を有する。

【００７５】図５において、ＣＰＵ１からデータライト
コマンドが出され、コマンド解析部４００からのデータ
ライト要求信号がオンすると、５ビットのカウンタ４２
０がコマンド処理クロックのカウントを始め、同時にバ
スバッファ４３０が開く。この動作の場合、オフセット
発生回路４２１はカウンタ４２０の出力ビット０〜４の
値をそのままオフセット値として送出し、またセレクタ
４３１は常にＢ入力を選択する。１クロック目でカウン
タ４２０の出力ビット０が”１”１になると、ゲート４
２３の出力がオンするためライト２信号と転送中２信号
がオンし、同時にバスバッファ４２６が開く。加算器４
２１によってＶＲＡＭポインタ値にオフセット値（１）
を加算した値が、ＶＲＡＭアドレスとしてバッファゲー
ト４３０より内部アドレスバス８０８へ出力され、これ
はＶＲＡＭバス１０のアドレスバスへ直接的に転送され
る。同時に、ＣＰＵ１からの入力データの１バイト目が
バスバッファ４２６経由で内部データバス８０７へ出力
され、これはライトデータ用バスバッファ８０２経由で
ＶＲＡＭバス１０のデータバスへ転送される。同様の動
作が繰り返されることによって、ＣＰＵ１からの入力デ
ータを最大８バイト分、連続してＶＲＡＭ６に書き込む
ことができる。

【００７６】ＣＰＵ１からＶＲＡＭ６の外字登録領域Ｒ
４への外字転送も、このデータライト動作によって行な
われる。

【００７７】ＣＰＵ１からデータリードコマンドが出さ
れ、データリード要求信号がオンした場合、データライ
トコマンド処理の場合と同様に、カウンタ４２０の値を
ＶＲＡＭポインタ値に加算することによってＶＲＡＭア
ドレスが生成される。ただし、カウンタ４２０の出力ビ
ット０が”０”の時に、リード２信号と転送中２信号が
オンするとともにバスバッファ４２７が開き、ＶＲＡＭ
６の読み出しが行なわれ、読み出されたデータはデータ
リード用バスバッファ８０３経由で内部データバス８０
６に転送され、さらにバッファゲート４２７経由でＣＰ
Ｕ１への出力データとしてレジスタ１０７へ送られる。

【００７８】ＣＰＵ１より文字転送コマンドが発行され
た場合、文字転送処理部４０３は文字のドットパターン
データを１バイト読み出すたびにＣＧライト要求信号を
オンする。この信号がオンした場合の動作は以下の通り
である。

【００７９】カウンタ４２０は動作せず、バスバッファ
４３０は開く。オフセット発生回路４２１は、文字転送
要求信号がオンしてから初めてＣＧライト要求がオンし
た時には、オフセット値として０を出力し、セレクタ４
３１にＢ入力を選択させ、加算器４２１の出力値をラッ
チ回路４３３にラッチさせ、次にセレクタ４３１をＡ入
力側に切り替える。したがって、ＶＲＡＭポインタ値が
そのままＶＲＡＭアドレスとして出力される。この時の
ＣＧＲＯＭ７（またはＶＲＡＭ６の外字登録領域Ｒ４）
からのリードデータは、文字転送処理部４０３内のバス
バッファ４４６（図６）経由でＶＲＡＭバス１０へ転送
され、ＶＲＡＭ６に書き込まれる。つまり、データ転送
処理部４０３はＶＲＡＭ６の書き込みアドレスを発生す
るのみである。

【００８０】２回目以降のＣＧＲＯＭ要求信号のオン時
には、オフセット発生回路４２１はオフセット値として
＋１を出力し、またセレクタ４３１はＡ入力を選択して
いるため、ＶＲＡＭアドレスが１ずつインクリメントさ
れ、これにより指定されたＶＲＡＭ６の番地にＣＧＲＯ
Ｍ７（またはＶＲＡＭ６の外字登録領域Ｒ４）からのリ
ードデータが書き込まれる。

【００８１】画像処理部４０４は、後述のように、ＣＰ
Ｕ１からの画像転送コマンドの処理時に、ＶＲＡＭ６の
第１画面領域Ｒ１と第２画面領域Ｒ２に転送するための
階調データを、その順で交互に１バイト（縦８ドット）
単位で各８バイト、合計１６バイトを出力し、その際に
階調データライト要求信号をオンする。

【００８２】この階調データライト要求信号がオンした
場合、ライト２信号と転送中２信号がオンし、バスバッ
ファ４３０が開く。カウンタ４２０は動作しない。オフ
セット発生回路４２１は、階調データライト要求信号の
オン後の１クロック目にオフセット値として０を出力
し、２クロック目にオフセット値としてＦ２ＥＮＴを出
力し、３クロック目以降では奇数番クロックでオフセッ
ト値として＋１を出力し偶数番クロックではＦ２ＥＮＴ
を出力する。またオフセット発生回路４２１は、セレク
タ４３１に１クロック目にＢ入力を選択させるが、２ク
ロック目からはＡ入力を選択させ、さらに奇数番クロッ
クではラッチ回路４３３に加算器４３２の出力をラッチ
させるが偶数番クロックではラッチさせない。

【００８３】したがって、１クロック目でＶＲＡＭポイ
ンタ値がそのままＶＲＡＭアドレスとして出力されると
ともにラッチ回路４３３にラッチされ、内部データバス
８０７上の１バイトの階調データがＶＲＡＭ６の第１画
面領域Ｒ１へ書き込まれる。２クロック目でラッチ回路
４３３にラッチされた前回アドレス値にＦ２ＥＮＴを加
算した値がＶＲＡＭアドレスとして出力され、１バイト
の階調データが第２画面領域Ｒ２へ書き込まれる。３ク
ロック目以降は同様にして各画面領域用のＶＲＡＭアド
レスが１ずつインクリメントされる。つまり、奇数番ク
ロックで第１画面領域Ｒ１への階調データの書き込みが
行なわれ、偶数番クロックで第２画面領域Ｒ２への階調
データの書き込みが行なわれる。

【００８４】文字転送処理部４０３は、ＣＰＵ１から指
定されたＣＧＲＯＭ７（または外字登録領域Ｒ４）内の
文字のドットパターンを読み出し、これをデータ転送処
理部４０２のアドレス制御によってＶＲＡＭ６内のＣＰ
Ｕ１から指定された場所へ転送させる処理と、ＣＰＵ１
から指定されたＣＧＲＯＭ７（または外字登録領域Ｒ
４）内の文字のドットパターンを読み出しＣＰＵ１へ出
力する処理を行なう部分であり、図６に示す内部構成を
有する。

【００８５】図６において、ＣＰＵ１から文字転送コマ
ンドが出され、コマンド解析部４００の文字転送要求信
号がオンすると、６ビットのカウンタ４４０がコマンド
処理クロック信号のカウントを始める。

【００８６】カウンタ４４０の出力ビット０が”０”の
時にリード３信号と転送中３信号がオンし、同時にバス
バッファ４５０が開きＣＧポインタ値（文字選択アドレ
ス）とカウンタ４４０の出力ビット１〜５（ラスタアド
レス）がＣＧＲＯＭアドレス信号として出力される。こ
のＣＧＲＯＭアドレス信号により指定される文字のドッ
トパターンの１バイトが、ＣＧＲＯＭ７（またはＶＲＡ
Ｍ６の外字登録領域Ｒ４）より読み出される。

【００８７】カウンタ４４０の出力ビット０が”１”の
時に、ゲート４４３の入力条件が成立してＣＧライト要
求信号及びライト３信号がオンし、同時にバスバッファ
４４６が開き、直前にＣＧＲＯＭ７（または外字登録領
域Ｒ４）から読み出されたドットパターン（リードデー
タ）を、論理選択回路４４５を経由させＣＧＲＯＭデー
タとして内部データバス８０７に出力する。このＣＧＲ
ＯＭデータはデータ転送処理部４０２から出るＶＲＡＭ
アドレスによって指定されたＶＲＡＭ６の番地に書き込
まれる。

【００８８】同様の動作が繰り返されることによって、
一つの文字のドットパターン（３２バイト）の転送が行
なわれる。なお、リード３信号またはライト３信号のい
ずれかがオンした時に、ゲート４４９から出力される転
送中３信号はオンする。

【００８９】論理選択回路４４５は、ＣＰＵ１から文字
反転が指定され、モード情報レジスタ１０６の文字反転
表示信号がオンしている時に、リードデータの論理反転
を行なう回路である。この論理反転によって、文字の白
黒反転表示が可能となる。

【００９０】ＣＰＵ１から文字リードコマンドが出さ
れ、コマンド解析部２００の文字リード要求信号がオン
すると、カウンタ４４０はカウントを開始し、その出力
ビット０が”０”の時にリード３信号と転送中３信号が
オンし、同時にＣＧポインタ値とカウンタ４４０の出力
ビット１〜５の値がバスバッファ４５０からＣＧＲＯＭ
アドレス信号として出力される。このＣＧＲＯＭアドレ
ス信号によって指定されたＣＧＲＯＭ７（または外字登
録領域Ｒ４）の番地のデータが読み出される。

【００９１】カウンタ４４０の出力ビット０が”１”に
なると、ゲート４４４はバスバッファ４４７を開き、直
前にＣＧＲＯＭ７（あるいは外字登録領域Ｒ４）より内
部データバス８０６に読み出されたドットパターンデー
タ（リードデータ）を、ＣＰＵ１への出力データとして
パラメータレジスタ部１００内のレジスタ１０７へ転送
する。このような動作の繰り返しによって、１文字のド
ットパターン（３２バイト）が連続的に読み出され、Ｃ
ＰＵ１への出力データとしてレジスタ１０７ＣＰＵ１へ
転送される。

【００９２】画像処理部４０４は、ＶＲＡＭ６の画像処
理バッファ領域Ｒ５（８ライン相当）の内容をＣＰＵ１
から入力した画像データ（ファクシミリ画像データ）に
より更新しつつ、画像データの縮小と階調変換を行なっ
てＶＲＡＭ６の第１画面領域Ｒ１と第２画面領域Ｒ２へ
転送すべき階調データ（階調表示するための画像デー
タ）を作成する部分である。この画像処理部４０４の内
部構成を図７に示す。

【００９３】図７において、ＣＰＵ１から画像転送コマ
ンドが出され、コマンド解析理部２００の画像転送要求
信号がオンすると、バスバッファ４６２が開く。また分
周回路４６０から出るコマンド処理クロックの１／２分
周クロックのオフ時に、リード４信号と転送中４信号が
オンし、１／２分周クロックのオン時にライト４信号と
転送中４信号がオンする。分周回路４６０から出るコマ
ンド処理クロックの１／４分周クロックをカウントする
アドレスカウンタ４６１の値が、バスバッファ４６２を
介しバッファアドレスとして出力される。

【００９４】１／２分周クロックの１周期において、リ
ード４信号のオン時にバッファアドレスによって指定さ
れる画像処理バッファ領域Ｒ５の番地より１バイト（縦
８ドット分）のデータが読み出され、次のライト４信号
のオン時に、同じアドレスに対してバスバッファ４７３
より出力される１バイトの画像データ（縦８ドット分の
更新後データ）が書き込まれる。

【００９５】画像転送要求信号がオンする都度、この画
像処理バッファ領域に対する読み書きが８サイクル連続
して繰り返される。つまり、画像処理バッファ領域Ｒ５
の連続した８カラムについて、最も古いラインのデータ
が捨てられ、ＣＰＵ１から入力した新しいラインのデー
タが追加される。

【００９６】データシフト回路４６７は、１／２分周ク
ロックに同期して、パラメータレジスタ部１００内のレ
ジスタ１０７よりＣＰＵ１からの入力データを１バイト
（新しいラインの横８ドット分）取り込み、また画像処
理バッファ領域Ｒ５からのリードデータを８バイト分連
続的に取り込む。そして、ＣＰＵ１からの入力データを
シリアル変換し、リードデータの各バイトを、最も古い
ラインに対応したビットを捨てる方向に１ビットだけシ
フトし、入力データの対応した１ビットを加えた１バイ
トのデータを作成し出力する。この１バイトデータは、
最新の１ラインについて内容を更新した１カラム（縦８
ドット）分の画像データであり、これはバスバッファ４
７３より画像データとして出力され、ライト４信号のオ
ン時にリードデータの当該バイトと同じアドレスに書き
込まれる。

【００９７】また、データシフト回路４６７から出力さ
れる更新後のデータは、縮小階調変換部４７１に直接入
力するとともに、フリップフロップ群４６８，４６９，
４７０からなる８ビット×３段のシフトレジスタ上を１
／２分周クロックに同期してシフトされる。その各段の
出力データも縮小階調変換部４７１に入力する。したが
って、縮小階調変換部４７１には、更新後の４（横）×
８（縦）ドットのデータが入力する。縮小階調変換部４
７１は、この入力画像データの演算によって、各カラム
毎に第１画面用と第２画面用に各１バイトの階調データ
を生成して内部に一時蓄積する。そして、階調データを
出力可能になると、階調データライト信号をオンし、第
１画面の階調データと第２画面の階調データをこの順番
で交互に出力する。

【００９８】この階調データはバスバッファ４７２より
順次出力され、前述のようにデータ転送処理部４０２の
アドレス制御によってＶＲＡＭ６の第１画面領域Ｒ１と
第２画面領域Ｒ２に交互に書き込まれる。この時点で
は、画像転送要求信号はオフしているのでバッファアド
レスは出力されず、また図７には制御系が省略されてい
るがアドレスカウンタ４６１のカウントアップは抑止さ
れる。

【００９９】このようにして８カラム分の処理が終了す
ると、再びＣＰＵ１より画像転送コマンドが出され、ま
たデータが転送されるので、画像処理部４０４によって
次の８カラムについてのデータ更新と縮小／階調変換の
処理が行なわれ、続いてデータ転送処理部４０２によっ
て当該８カラムについての階調データの書き込みが行な
われる。同様の処理を１ライン幅に相当する回数だけ繰
り返すと１ラインの処理を終わり、次の１ラインについ
て同様の処理を開始する。

【０１００】このように、ＣＰＵ１からファクシミリ画
像の各ラインのデータを順次入力するのみで、表示制御
装置４００のハードウエアによって、ＶＲＡＭ６内の画
像処理バッファ領域Ｒ５に最新の画像データを８ライン
分バッファリングしつつ、ファクシミリ画像の縮小・階
調変換を高速に実行し、ＶＲＡＭ６の第１画面領域Ｒ１
と第２画面領域Ｒ２に階調データを蓄積することができ
る。この階調データは階調表示することも、２値表示す
ることもできる。

【０１０１】コマンド処理部４００の各部４０１，４０
２，４０３，４０４から出る転送中１，２，３，４信号
は、ゲート４９９で論理和され（またはワイヤードＯＲ
され）、データ転送中信号として表示制御部７００へ与
えられる。

【０１０２】アトリビュート領域判定部５００は、ＣＰ
Ｕ１からレジスタ１０５に設定されたアトリビュート領
域の縦方向の始点及び終点と、状態制御部３００から出
るラスタカウント値との一致を検出するする比較器５０
１，５０２、それぞれの比較出力をＪ，Ｋ入力とするＪ
Ｋフリップフロップ５０５、アトリビュート領域の横方
向の始点及び終点と、状態制御部３００からのカラムカ
ウント値との一致を検出する比較器５０３，５０４、そ
れぞれの比較出力をＪ，Ｋ入力とするＪＫフリップフロ
ップ５０６、それに各ＪＫフリップフロップ５０５，５
０６の出力の論理積信号であるアトリビュート処理イネ
ーブル信号を作成するゲート５０７からなる。このアト
リビュート処理イネーブル信号は、ＣＰＵ１より指定さ
れたアトリビュート領域内の走査中にのみオンする。

【０１０３】表示アドレス発生部６００は、ＬＣＤ４の
画面走査に同期してＶＲＡＭ６のデータを読み出すため
の表示アドレスを発生するもので、図８に示す内部構成
を有する。

【０１０４】図８において、各フレームの開始時にフレ
ーム同期信号によってセレクタ６０２，６０３，６０４
は一時的にＢ入力側に切り替わる。つまり、ＣＰＵ１か
ら指定された表示開始ポインタ値、第２画面オフセット
発生部６０５で発生した第２画面オフセット値、固定画
面オフセット発生部６０６で発生した固定画面オフセッ
ト値（図９，図１０のＭＥＮＴ）がセレクタ６０２，６
０３，６０４の出力側に伝達され、これはライン同期パ
ルスφ１，φ２，φ３でフリップフロップ群６０８，６
０９，６１０にそれぞれセットされる。この直後からフ
レームの終わりまで、セレクタ６０２，６０３，６０４
はＡ入力を選択する。

【０１０５】ＣＰＵ１より２値表示モードが指定され、
モード情報レジスタ１０６の２値表示信号がオンしてい
る場合、最初のライン期間の１クロック目（基本クロッ
ク）でカラムカウント値のビット０は”０”であるので
論理回路６１２の出力Ｓ０が”０”となり、セレクタ６
１３はＡ入力を選択する。したがって、フリップフロッ
プ群６０８にセットされた値（ここでは表示開始ポイン
タ値、一般的には第１画面の各ライン期間の表示アドレ
スのベース値）がセレクタ６１３を介して加算器６１５
へ入力し、セレクタ６１６（回転表示が指定されない場
合はＢ入力を選択している）より入力するカラムカウン
ト値のビット０を除いた値（ここでは０）と加算され、
その結果がアドレス補正回路６１７とバスバッファ６１
７を経由し、表示アドレスとして内部アドレスバス８０
８へ出力される。なお、コマンド処理中信号のオン時以
外ではインバータ６１９がリード５信号をオンしている
ので、バスバッファ６１８は開いている。

【０１０６】２クロック目で、カラムカウント値のビッ
ト０が”１”になり論理回路６１２の出力と０も”１”
となるので、セレクタ６１３によりフリップフロップ群
６０９の値（ここでは図９のＦ２ＥＮＴ、一般的には第
２画面の各ラインの表示アドレスのベース値）が選択さ
れて加算器６１５に入力し、カラムカウント値のビット
０を除いた値（ここでは０）と加算され、その結果が表
示アドレスとして出力される。

【０１０７】同様に３クロック目でフリップフロップ群
６０８の値とカラムカウント値のビット０を除いた値
（ここでは１）を加算した値が表示アドレスとして出力
され、４クロック目でフリップフロップ群６０９の値と
カラムカウント値のビット０を除いた値を加算した値が
表示アドレスとして出力される。

【０１０８】同様の動作によって最初のライン期間の表
示区間の最後のカラムに対する表示アドレスが出力され
た時点で、ライン同期パルスφ１，φ２によって、その
時の表示アドレス値がセレクタ６０２，６０３を介して
フリップフロップ群６０８，６１０にセットされる。第
２ライン期間では、フリップフロップ群６０８，６０９
にセットされた値を表示アドレスのベース値として、第
１，第２画面領域Ｒ１，Ｒ２用の表示アドレスがクロッ
ク毎に交互に生成される。

【０１０９】ＣＰＵ１から固定画面表示が指定されずモ
ード情報レジスタ１０６の固定画面表示信号がオフして
いる場合、フレームの終りまで同様の動作が繰り返され
る。

【０１１０】しかし、固定画面表示が指定され固定画面
表示信号がオンしている場合、ＬＣＤ４の固定画面表示
領域の走査に入ると、ラスタカウント値がある固定値を
超えるため比較器６２２の出力が”１”になり、ゲート
６２３の出力すなわちセレクタ６１３のＳ１入力が”
１”になるため、セレクタ６１３はＣ入力を選択するよ
うになる。したがって、フリップフロップ群６１０の値
をベース値として、これにカラムカウント値のビット０
を除いた値を加算した値が表示アドレスとして出力さ
れ、固定画面領域Ｒ３の内容が読み出されて表示される
ようになる。そして、一つのライン期間の表示区間の最
終の表示アドレスが生成された時点で、ライン同期パル
スφ３がゲート６２６，６２７を通じてフリップフロッ
プ群６１０に与えられるので、その時の表示アドレスが
フリップフロップ群６１０にセットされ、この値をベー
ス値として次ライン期間の表示アドレスが生成される。
なお、固定画面表示領域外の走査中は、フリップフロッ
プ群６１０は固定画面オフセット値を保持している。

【０１１１】ここまでの説明から理解されるように、２
値表示の場合、ＣＰＵ１で表示開始ポインタ値を変更す
ることにより、第１画面領域Ｒ１の表示位置のみ移動
（スクロール）することができる。

【０１１２】次にＣＰＵ１より階調表示が指定され、２
値表示信号がオフしている場合について説明する。この
表示モードの場合、フレーム同期信号を分周回路６２４
で分周することによって、図１５に示されたフレーム切
替信号と同様の信号が作られ、この信号が論理回路６１
２を介してセレクタ６１３へ制御信号ｓ０として与えら
れる。ゆえに、３フレーム中の２フレーム期間にセレク
タ６１３によりＢ入力が選択されるため、フリップフロ
ップ群６０９の値をベース値として第２画面用表示アド
レスが生成されて第２画面領域Ｒ２のデータが表示さ
れ、残りの１フレーム期間にセレクタ６１３によりＡ入
力が選択されるため、フリップフロップ群６０８の値を
ベース値として第１画面用表示アドレスが生成され第１
画面領域Ｒ１のデータが表示される。ただし、固定画面
表示信号がオンしていると、固定画面表示領域では、２
値表示の場合と同様に固定画面用表示アドレスが生成さ
れるため、固定画面領域Ｒ３のデータが表示される。

【０１１３】階調表示モードの場合、第２画面オフセッ
ト発生部６０５は、第２画面領域Ｒ２の先頭番地Ｆ２Ｅ
ＮＴ（図１０）に表示開始ポインタ値を加算した値を第
２画面用オフセット値として出力する。したがって、表
示開始ポインタ値を変更することによって、第１画面領
域Ｒ１と第２画面領域Ｒ２の表示位置を同時に移動（ス
クロール）することができる。

【０１１４】ここで、アドレス補正回路６１７について
説明する。２値表示の場合、第１画面領域Ｒ１はスクロ
ールが可能であるため、加算器６１５で得られた第１画
面用表示アドレス値が第２画面領域Ｒ２の先頭番地Ｆ２
ＥＮＴ（図９）以上になる場合がある。そこで２値表示
モードの場合、アドレス補正回路６１７は、第１画面用
表示アドレス値がＦ２ＥＮＴ以上になると、その値から
Ｆ２ＥＮＴを減算した値を表示アドレス値として出力す
る。なお、アドレス補正回路６１７には、セレクタ６１
３より入力アドレスが第１画面用であるか第２画面領域
であるかを通知される。

【０１１５】階調表示の場合には、第１画面領域Ｒ１と
第２画面領域Ｒ２が同時にスクロールされる。そこで、
アドレス補正回路６１７は第１画面用表示アドレスにつ
いて２値表示の場合と同様の補正を行なうとともに、第
２画面用表示アドレス値が固定画面領域Ｒ３の先頭番地
ＭＥＮＴ（図１０）以上になったときに、その値からＭ
ＥＮＴを減算した値を表示アドレスとする。

【０１１６】表示モードが２値表示、階調表示のいずれ
であっても、ＣＰＵ１から回転表示を指定され、モード
情報レジスタ１０６の回転表示信号がオンしている場合
は、セレクタ６１６はＡ入力を選択する。この場合、カ
ラムカウント値のビット０を除いた各ビットを論理反転
回路６２６により論理反転し、負数（補数）のオフセッ
ト値として加算器６１５に与え、各ラインのベース値と
加算させることにより表示アドレスを生成する。このよ
うに負のオフセット値の加算（オフセット値の減算）へ
の切り替えと、表示制御部７００での表示データのビッ
ト順の変換（後述）によって、ＣＰＵ１側でＶＲＡＭ６
を書き換えることなく、ＶＲＡＭ６の内容の回転表示が
可能である。

【０１１７】なお、ＣＰＵ１から指定できる第２画面領
域Ｒ２用表示開始ポインタを追加することによって、第
１画面領域Ｒ１と第２画面領域Ｒ２を個別にスクロール
可能にすることもできる。

【０１１８】表示制御部７００は、図３に示されるよう
に、ＬＣＤインターフェイス部７０１、論理回路部７０
２、表示データ演算部７０３からなる。

【０１１９】ＬＣＤインターフェイス部７０１は、基本
クロックと同期をとってＬＣＤ４に対するフレーム同期
信号、ライン同期信号及び表示データの転送クロック信
号を発生するとともに、表示アドレス発生部６００に対
するライン同期パルスφ１，φ２，φ３を発生する。

【０１２０】内部データバス８０６に得られるＶＲＡＭ
６からのリードデータは、表示データ演算部７０３を経
由して論理回路部７０２に入力する。表示モードが２値
表示の場合、論理回路部７０２は、第１画面領域Ｒ１か
らのリードデータと第２画面領域Ｒ２からのリードデー
タの論理和データを表示データとして出力する。表示デ
ータ演算部７０３は、アトリビュート領域判定部５００
からのアトリビュート処理イネーブル信号がオンの時
に、第１画面領域リードデータ（キャラクタ情報）にの
みアトリビュート処理を施す。また、回転表示信号がオ
ンの時には、表示データ演算部７０３はリードデータの
ＭＳＢとＬＳＢが逆になるようにビット順を変換する処
理も行なう。

【０１２１】表示モードが階調表示の場合、論理回路部
７０２が第１画面領域Ｒ１と第２画面領域Ｒ２のリード
データの論理和処理を行なわないこと、表示データ演算
部７０３が第１画面領域Ｒ１と第２画面領域Ｒ２からの
リードデータを区別せずにアトリビュート処理やビット
順逆転を行なうことが２値表示の場合と異なる。

【０１２２】また、表示モードと関係なく、コマンド処
理部４００からのデータ転送中信号がオンした時は、コ
マンド処理のためにＶＲＡＭバス１０が使用されるの
で、論理回路部７０２は”白”の表示データを出力す
る。なお、この時は表示アドレス発生部６００内のバッ
ファゲート６１８（図８）は閉じているので、表示アド
レス信号は出ない。

【０１２３】リード／ライト制御部８００は、図３に示
すように、コマンド処理部４００や表示アドレス発生部
６００で発生するライト信号とリード信号、状態制御部
３００で発生するリフレッシュ中信号と表示中信号表示
に応答して、ＶＲＡＭ６及びＣＧＲＯＭ７に対する各種
制御信号を発生し、必要なメモリアクセスを実現する部
分である。また、リフレッシュ中信号のオン中に、ＣＡ
Ｓ信号とＲＡＳ信号を制御し、”ＣＡＳビフォァＲＡＳ
モード”によりＶＲＡＭ６のリフレッシュサイクルを実
行する。

【０１２４】

【発明の効果】以上の説明から明らかなように、本発明
は以下のような効果を有する。（１）表示装置の各フレームで、ＶＲＡＭの第１画面領
域または第２画面領域のいずれか一方のデータ（階調デ
ータ）を、表示装置の画面走査に同期して、そのまま表
示装置へ転送することで階調表示が行なわれる。したが
って、ＶＲＡＭは表示装置の画面走査に追従してデータ
読み出しが可能なアクセス速度を持つものであればよ
く、従来に比べ低速のＶＲＡＭを用いて階調表示を行な
うことができる。 （２）キャラクタ情報と罫線等のグラフィック情報を重
ねて表示し、グラフィック情報を固定したままキャラク
タ情報のスクロールもしくは表示切り替えが可能であ
る。これにより、例えば作表あるいは表編集の操作性が
向上する。

【図面の簡単な説明】

【図１】表示システム及び表示制御装置の全体的構成を
示す図

【図２】図１の部分詳細図

【図３】図１の部分詳細図

【図４】コマンド処理部内のメモリクリア処理部のブロ
ック図

【図５】コマンド処理部内のデータ転送処理部のブロッ
ク図

【図６】コマンド処理部内の文字転送処理部のブロック
図

【図７】コマンド処理部内の画像処理部のブロック図

【図８】表示アドレス発生部のブロック図

【図９】２値表示の場合のＶＲＡＭの管理マップを示す
図

【図１０】階調表示の場合のＶＲＡＭの管理マップを示
す図

【図１１】動作説明用のタイミング図

【図１２】従来の表示システム及び表示制御装置のブロ
ック図

【図１３】（ａ）従来システムのＣＧＲＯＭの入出力信
号の説明図 （ｂ）従来システムのＣＧＲＯＭ内の文字のドットパタ
ーンの説明図

【図１４】従来システムの階調表示に関連した構成を示
すブロック図

【図１５】フレーム間引きによる階調表示の説明のため
のタイミング図

【符号の説明】

１ ＣＰＵ（中央処理装置） ２ ＲＯＭ／ＲＡＭ ３ ＣＰＵバス ４ ＬＣＤ（液晶表示装置） ５ 表示制御装置 ６ ＶＲＡＭ ７ ＣＧＲＯＭ １０ ＶＲＡＭバス １００ パラメータレジスタ部 ２００ コマンド解析部 ３００ 状態制御部 ４００ コマンド処理部 ４０１ メモリクリア処理部 ４０２ データ転送処理部 ４０３ 文字転送処理部 ４０４ 画像処理部 ５００ アトリビュート領域判定部 ６００ 表示アドレス発生部 ７００ 表示制御部 ８００ リード／ライト制御部

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) G09G 3/00 - 5/40

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 表示装置と、この表示装置に対応して第
   １画面領域と第２画面領域とにより定義され、表示デー
   タを記憶するＶＲＡＭと、前記表示装置へその画面走査
   と同期して前記ＶＲＡＭ内の表示データを前記表示装置
   へ転送し表示させる制御を行なう表示制御装置と、２値
   表示モードと階調表示モードとのモード指定に基づき、
   前記表示制御装置を制御する中央処理装置とを具備し、
   前記中央処理装置は前記２値表示モードが指定された場
   合、前記第１画面領域にはキャラクタ情報のドットパタ
   ーンデータを、前記第２画面領域グラフィック情報のド
   ットパターンデータを記憶させると共に前記表示制御装
   置により前記第１画面領域のデータと前記第２画面領域
   のデータとを論理和して前記表示装置へ転送し、また、
   前記階調表示モードが指定された場合には、前記第１画
   面領域と前記第２画面領域とを均等に割り当てると共に
   前記表示制御装置により前記第１画面領域のデータまた
   は前記第２画面領域のデータを前記表示装置のフレーム
   単位で選択して前記表示装置へ転送することを特徴とす
   る表示システム。