JPH0762794B2

JPH0762794B2 - グラフイツク表示装置

Info

Publication number: JPH0762794B2
Application number: JP60201549A
Authority: JP
Inventors: 晃洋桂; 松尾　　茂; 重秋吉田; 博武田; 久志梶原
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1985-09-13
Filing date: 1985-09-13
Publication date: 1995-07-05
Anticipated expiration: 2010-07-05
Also published as: KR870003459A; US5751930A; EP0215428A2; US6538653B1; EP0215428B1; US4947342A; KR960000884B1; DE3689917T2; EP0215428A3; JPS6262390A; DE3689917D1

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は文字や図形を表示するグラフイツク表示装置に
係り、特に文字を画素単位情報として記憶，表示するも
のにおいて、文字の所定の位置への展開を高速処理する
に適したグラフイツク表示装置に関する。

〔発明の背景〕

ラスタスキヤン方式でCRTに文字や図形を表示する方法
として表示装置の各画素に対応する情報を記憶するメモ
リ（ビツトマツプメモリ）を持つ方式（ビツトマツプ方
式と呼ぶ）がある。また、このビツトマツプメモリを持
つ方式はプリンタへの出力を制御する場合にも用いられ
ている。従来、このビツトマツプメモリに文字や図形デ
ータを発生する処理を主としてリフトウエアで行つてい
たが、扱うデータ量が多いため低速であるという問題が
あつた。一方、特にグラフイツク図形発生を高速に行う
分野では専用のハードウエアを用いる方法も一部用いら
れているが高価になるのが難点である。

これに対し、文字や図形データの発生機能をLSIに内蔵
することが行われるようになつてきており、例えば公知
の文献としては、「御法川和夫ほか『座標で描画位置を
指定でき、塗りつぶしやコピーなど豊富なコマンドを持
つCRTコントローラ』日経エレクトロニクス1984年５月2
1日号,pp.221〜254」がある。このLSIを用いれば比較的
低いコストでグラフイツク処理を大幅に高速化できる。
また、このLSIは矩形領域の情報を高速にコピー転送す
る機能を有しており、この機能を文字表示に適用するこ
とができる。なおこのコピー機能の詳細については、本
発明者らが、特願昭59-27155及び特願昭59-209248に提
案している。このコピー機能をビットマツプ文字表示に
適用する方式は従来のソフトウエアによる方式に比較し
てかなり高速化が可能となり、例えば24ドツト×24ドツ
トの漢字1000文字を白黒表示する場合、約0.5〜１秒程
度で全画面を更新できる。しかるに、この方式はカラー
処理の場合に性能が低下するという問題がある。またマ
ンマシン・インタフエースを重視する分野では、全画面
を0.1秒程度で更新する性能が要求されており、上記性
能は十分なものではない。

〔発明の目的〕

本発明の目的は、ビツトマツプ文字表示を高速化するた
め、簡単フオントの高速展開処理を実現するグラフイツ
ク表示装置を提供することにある。

〔発明の概要〕

前期目的を達成するための本発明の特徴は、同一のアド
レス空間に配置された表示領域と文字フオント領域を管
理するプロセツサを設け、システムのデータバスを介し
て転送される文字のコード情報から対応する文字の文字
のフオントパターンが記憶されているアドレスを算出
し、そのフオントパターンを表示領域の所定の位置に転
送するようにしたことである。

本発明に於いては「文字」とは「英字」，「数字」，
「漢字」，「カナ」，「記号」，「基本図形」等の画像
情報の基本単位を示す概念である。

〔発明の実施例〕

以下図面に基づいて本発明の好適な実施例を詳細に説明
する。

第１図は本発明を実施したグラフイツク表示装置の全体
構成概要の一例を示す。図形処理装置（GDP）10,中央処
理装置（CPU）11,メインメモリ12,直接メモリアクセス
コントローラ（DMAC）13,フレームバツフア14,並直列変
換回路15,表示装置（CRT）16,マルチプレクサ17,ラツチ
18,から成る。

中央処理装置11はメインメモリ12に記憶されたプログラ
ムを実行処理しシステム全体を管理制御する。直接メモ
リアクセスコントローラ13は、メインメモリ12と図形処
理装置10あるいは他の入出力装置（図示しない）との間
の直接メモリアクセスを制御する。図形処理装置10は中
央処理装置11あるいはメインメモリ12から転送されるコ
マンドとパラメータ情報を受け取り、あらかじめ定めら
れた処理手順に従つて、フレームバツフア14をアクセス
し文字や図形データを発生する。また図形処理装置14
は、表示装置16を制御する同期タイミング信号の発生及
び所定のタイミングに同期してフレームバツフア14から
順次表示すべき情報を読み出すための制御も司つてい
る。フレームバツフア14から並列に読み出された表示デ
ータは並直列変換回路15で高速の直列信号に変換されて
CRT表示装置16に送られ画面上に表示される。マルチプ
レクサ17はフレームバツフア14のアドレスを、図形処理
装置10あるいは中央処理装置11に接続されたアドレスバ
スのいずれから供給するかを切り換える。ラツチ18はア
ドレスとデータの複合された情報からアドレス情報だけ
を切り出すのに用いられる。

本実施例では特に、フレームバツフア14には表示装置の
各画素に対応するデータを記憶する表示領域と文字のフ
オントデータを記憶する文字フオント領域の両者を含む
ようにしている。また、図形処理装置10では、文字フオ
ント領域の先頭アドレス（FSAH,FSAL）を記憶するレジ
スタと１文字を構成する合計ビツト数（FBN）を記憶す
るレジスタを設けることにより、システムのデータバス
を介して中央処理装置あるいはメインメモリから転送さ
れるパラメータではコード化された文字の番号のみを指
定するだけで対応する文字パターンの記憶されているア
ドレスを算出し得るようにしている。この機能により、
以下に詳述するように、文字処理の高速化が可能となつ
ている。

第２図は図形処理装置10の内部構成を示し、描画プロセ
ツサ101,表示プロセツサ102,タイミングプロセツサ103,
CPUインタフエース106,割込み制御回路105,DMA制御回路
104,デイスプレイインタフエース108,及びバス制御回路
107から成る。描画プロセツサ101は、線や面等の図形発
生やCPUと表示用メモリ間のデータ転送等を制御するも
ので、描画アドレスを出力し表示用メモリの読み書きを
行う。表示プロセツサ102はラスタ走査に従つて順次表
示される表示用メモリの表示アドレスを出力する。タイ
ミングプロセツサ103は、CRTの同期信号や表示タイミン
グや表示と描画の切り替え信号等の各種タイミング信号
を発生する。CPUインタフエース106は、CPUデータバス
と図形処理装置10間の同期化等中央処理装置（CPU）11
とのインタフエースを司る。割込み制御回路105はCPUに
対する割込み要求信号（▲▼）を発生する。直接
メモリアクセス（以下DMAと呼ぶ）制御回路104はDMAコ
ントローラ（以下DMACと呼ぶ）13に対する制御信号のや
りとりを制御する。デイスプレイインタフエース108
は、表示と描画のアドレス切り替え制御等表示用メモリ
及びデイスプレイ装置とのインタフエースを司る。バス
制御回路107は、フレームバツフア用のバスのアクセス
権を制御するもので、外部から要求される信号に対しバ
スの使用を許可するかどうかを制御する。この図形処理
装置10では、描画，表示，タイミングの３プロセツサが
機能分散し並列動作することにより、処理効率を向上し
ている。

第３図は、第２図に示す図形処理装置10の端子配置図を
示したものである。各端子機能は次の通りである。

（１）電源端子（Vcc,Vss）図形処理装置10に電源を供給する端子で、Vssは接地しV
ccには＋5Vを供給する。

（２）システムデータバス（D0〜D15:入出力） CPU11を含む処理システムと図形処理装置10間のデータ
転送に使用する入出力信号である。処理システムのデー
タバス幅に合わせ８ビツトインタフエース,16ビツトイ
ンターフエースの選択が可能である。

（３）リード／ライト（R/：入力） CPU11を含む処理システムと図形処理装置10間のデータ
転送の方向を制御する入力信号である。R/が“High"
レベルのとき図形処理装置10からCPU側への転送が行わ
れ、R/が“Low"のときはCPU側から図形処理装置10側
へのデータ転送となる。ただし、DMA転送のときは、R/
が“High"レベルのときメインメモリ側12から図形処
理装置10へと転送となりR/が“Low"のときは図形処理
装置10からメインメモリ12への転送となる。

（４）チツプセレクト（▲▼：入力） CPU11が図形処理装置10にアクセスするための入力信号
で、▲▼を“Low"とすることにより図形処理装置10
の内部レジスタに対しリード／ライトを実行できる。

（５）レジスタセレクト（RS:入力）図形処理装置10内部のレジスタを選択する入力信号で、
RSが“Low"レベルのときアドレスレジスタ（R/が“Lo
w"レベル）または、ステータレジスタ（R/が“High"
レベル）が選択され、RSが“High"レベルのときはアド
レスレジスタが指定する制御レジスタが選択される。

（６）データ転送アクノリツジ（▲▼：出
力）データ転送の完了を出す出力信号で、非同期バスインタ
フエースでの転送制御信号として使用する。

（７）リセツト（▲▼：入力）図形処理装置10の内部状態をリセツトするための入力信
号である。▲▼に“Low"レベルを入力することに
より、ステータレジスタ（SR）、動作モードレジスタ
（OMR）の上位２ビツト、及びコマンド制御レジスタ（C
CR）が初期化される。それ以外の内部レジスタは影響を
受けない。

（８）割込み要求（▲▼：出力） CPU側にコマンド処理の終了や未定義コマンド検出など
を知らせる割込み要求の出力信号である。

（９）DMA転送要求（▲▼：出力） DMA転送モードでデータ転送を行うとき、DMAに対してデ
ータ転送要求を行うための出力信号である。▲
▼の発生は、DMA転送コマンドの実行やコマンド制御レ
ジスタのDMA転送モードビツト（CDM）を“1"に設定する
ことにより行う。DMA転送モードは、コマンド制御レジ
スタのDMA転送要求制御ビツト（DRC）の設定によりサイ
クルスチールとバーストの２つのモードが選択できる。

（10）DMA転送要求アクノリツジ（▲▼：入
力） ▲▼に対するDMACからの応答入力信号である。
▲▼が“Low"レベルのとき、R/は逆極性でAC
RTCに認識される。DACKは、リセツト後のデータバスの
インタフエースモードを図形処理装置10に設定するのに
も用いられる。▲▼が“Low"レベルから“High"
レベルの信号の立ち上がり時に▲▼が“High"
レベルであると16ビツトインタフエースとして設定さ
れ、以後CPU側とのデータ転送にはD0〜D15が用いられ
る。また、▲▼が“Low"レベルであると８ビツ
トインタフエースとして設定され、以後D0〜D7のみが用
いられ、D8〜D15は無効になる。加えて、アドレスレジ
スタのオートインクリメントモードも16ビツトインタフ
エースモードの場合＋２インクリメント（偶数アドレス
のみ）となり、また、８ビツトインタフエースモードの
場合＋１インクリメントとなる。

（11）ダン（▲▼：入出力） DMA転送の終了を示す入出力信号で、DMAデータ転送実行
中の▲▼は出力となりDMA転送を終了すると“L
ow"レベルになる。DMAコマンド／パラメータ転送実行中
▲▼は入力となりDMACからのデータ転送終了信
号の受け付けを行う。

（12）クロツク（CLK:入力）図形処理装置10の内部動作の基準となる入力信号でCLK
には、フレームバツフア14のメモリアクセスタイミング
（メモリサイクル）のｎ倍（ｎはプログラマブル）の周
波数のクロツクを外部回路の高速ドツトタイミング回路
より入力する。

（13）垂直周期（▲▼：出力） CRTデイスプレイ装置16に垂直同期をかけるための出力
信号である。

（14）水平同期（▲▼：出力） CRTデイスプレイ装置16に水平同期をかけるための出力
信号である。また、動作モードレジスタのSTRが“0"、
またはRAMが“0"に設定されているときは、MADよりリフ
レツシユアドレスが出力されていることを示す出力信号
にもなる。

（15）外部同期（▲▼：入出力）複数台の図形処理装置10の並列動作または外部機器（他
のCRTコントローラ、ビデオ装置など）と図形処理装置1
0が同期動作を行うための入出力信号である。図形処理
装置10が同期動作の基準信号を供給するマスタデバイス
の場合（動作モードレジスタのM/Sが“1"のとき）▲
▼は出力信号となり、ノンインタレースモー
ドでは▲▼を、インタレースシンクモードま
たはインタレースシンク＆ビデオモードでは奇数フイー
ルドの▲▼分離して出力する。また、図形処
理装置10が外部機器などから供給される基準信号に従つ
て動作するスレーブデバイスの場合、▲▼
は入力信号となり、ノンインタレースモードでは▲
▼を、インターレースシンクモードまたはインタ
レースシンク＆ビデオモードでは奇数フイールドの▲
▼を分離して入力することにより同期動作が行
われる。

（16）メモリサイクル（MCYC:出力）図形処理装置10のフレームバツフアに対するアクセスタ
イミングを示す出力信号である。図形処理装置10がアド
レスサイクルのときMCYCは“Low"レベルとなり、データ
サイクルのとき“High"レベルとなる。

（17）アドレスストローブ（AS:出力）表示用メモリアドレスのラツチタイミング出力信号であ
る。▲▼の“Low"レベル時に、MADの出力信号をラ
ツチすることによりアドレスを分離することができる。
また▲▼は表示サイクル期間にフレームバツフア14
よりリードされるデータを、並直列変換回路（シフトレ
ジスタ）15へロードする選択信号にも用いられる。

（18）メモリリード（MRD:出力）描画サイクル時、図形処理装置10と画面メモリ間のデー
タの転送方向を制御する出力信号である。すなわち、図
形処理装置10はMRDが“High"レベルのときはフレームバ
ツフア14からのリードを“Low"レベルのときはフレーム
バツフア14のライトを行う。

（19）ドロウ（▲▼：出力）図形処理装置10が描画サイクルが表示サイクルかを示す
出力信号である。▲▼が“Low"レベルのとき図
形処理装置10は描画サイクルとなり、MADは描画アドレ
スと描画データのマルチプレクス信号となる。また、▲
▼が“High"レベルのときは表示サイクルとな
り、MADよりアドレスサイクル期間表示アドレスが出力
される。

（20）メモリアドレス／データ（MAD15〜MAD0:入出力）フレームバツフア14のアドレス（下位16ビツト）とデー
タ（16ビツト）のマルチプレクス入出力信号である。▲
▼が“Low"レベル期間には、MADよりアドレスが出
力され、▲▼が“Low"レベルで▲▼が“Hi
gh"レベルの期間MADは描画データの入出力を行う16ビツ
トの双方向データバスとなる。また、動作モードレジス
タのRAMに“0"を設定した場合、MADは▲▼が
“Low"レベル期間８ビツトのリフレツシユアドレスを出
力する。

（21）メモリアドレス（MA21〜MA16:出力）メモリアドレス（上位６ビツト）の出力信号である。

（22）表示タイミング（▲▼：出力）画面の表示期間を示す出力信号である。

（23）カーソル表示（▲▼：出力） CRT画面にカーソルを表示するための出力信号である。

（24）フレームメモリバス要求（▲▼：入
力）中央処理装置（CPU）11を含む処理システムが図形処理
装置（GDP）10を介さずに直接フレームバツフア14をア
クセスするためのバス使用要求を行う入力信号である。
図形処理装置（GDP）10は、この入力信号が“Low"レベ
ルになると描画サイクルのみを開放する。

（25）フレームバツフアバス要求応答（▲
▼：出力） ▲▼信号に対する応答出力信号である。この
出力信号が“Low"になる図形処理装置（GDP）10がバス
を開放したことを示す。

（26）デイスプレイアドレスストローブ（▲
▼：出力）画像用デユアルポートメモリをフレームバツフア14に用
いるシステムに於いて、表示のためのアドレス信号をラ
ツチするタイミング信号を出力する。この信号が“Low"
レベルの時、図形処理装置（GDP）10は表示用アドレス
を出力する。

第４図は、中央処理装置（CPU）11からアクセスできる
図形処理装置（GDP）10内部の制御レジスタ、RAMの一覧
を示す。これらの内部レジスタのアクセス方法には、次
の２つの場合がある。

（１）CPUから直接アクセスできるレジスタ第５図は、CPU11から直接アクセスできるレジスタ、RAM
の詳細構成をまとめたものである。アドレスレジスタ
（Write Only）とステータスレジスタ（Read Oniy）はR
Sと▲▼が共に“Low"の条件でアクセスでき、書込
み時はアドレスレジスタが、読出し時はステータレジス
タが選択される。また、第５図のアドレスレジスタ、ス
テータレジスタ以外のレジスタは、アドレスレジスタで
レジスタ番号を指定した後、RSが“High"、▲▼が
“Low"の条件でアクセスすることより読み書きできる。

（２）FIFO経由でアクセスできるレジスタ描画を制御するレジスタ、RAMは、FIFO（First In Firs
t Out）経由でアクセスする。FIFOはそれぞれ８ワード
のライトFIFOとリードFIFOがある。アドレスレジスタで
FIFOエントリを指定して書込み動作を行うとライトFIFO
への書込みとなり、読出し動作を実行するとリードFIFO
からの読出しとなる。ライトFIFOにコマンドを書込む
と、内部では１つのコマンド処理を終了するごとに次の
コマンドがコマンドレジスタに転送される。パターンRA
MはWPTN（ライトパターンRAM）、RPTN（リードパターン
RAM）コマンドを用いてアクセスする。また、描画パラ
メータレジスタには、WPR（ライトパラメータレジス
タ）、RPR（リードパラメータレジスタ）コマンドを用
いてアクセスする。第６図は描画パラメータレジスタの
詳細構成を示す。

次に第５図に基づき、各レジスタの機能を説明する。

（１）アドレスレジスタ（AR:Address Register）アド
レスレジスタ（AR）は、図形処理装置（GDP）10内部の
コントロールレジスタのアドレス（＄00〜＄FF）を指定
するための書込み専用レジスタである。コントロールレ
ジスタにライトまたはリードを行うとき、まずARに該当
する制御レジスタのアドレスを書込む必要がある。RSと
▲▼が“Low"レベルのとき書込みを行うとARが選択
される。

16ビツトインタフエースモードのとき、ARの最下位ビツ
トは無視され、ARは常にワードアドレスになる。また、
８ビツトインタフエースモードのときは、ARが偶数であ
るとコントロールレジスタの“High"バイトデータ、奇
数であると“Low"バイドデータを示す。

ARがR80〜RFFの範囲を示しているとき、制御レジスタの
リードまたはライトに伴つてARの内容は自動的に＋１イ
ンクリメント（８ビツトインタフエース時）または＋２
インクリメント（16ビツトインタフエース時）される。
このため、アドレスが連続する制御レジスタへのアクセ
スには、最初に先頭の制御レジスタのアドレスをARにラ
イトするだけでよい。

（２）ステータスレジスタ（SR:Status Register）ステータスレジスタ（SR）は、図形処理装置（GDP）10
の内部状態を示すリード専用のレジスタである。RSと▲
▼が“Low"レベルのとき読出しを行うとSRが選択さ
れる。FIFOステータスは、ライトFIFOへの書き込み可能
な語数を示す。SRの下位８ビツトが“1"にセツトされた
ときの意味は次の通りである。ビツト４を除き各ビツト
は“1"にセツトされると、割込み発生要因となり、コマ
ンド制御レジスタの割込み許可ビツトによつて割込み発
生が制御される。

◎コマンドエラー（CER:Command ERror;bit7）未定義コマンドあるいは無効パラメータが検出されたこ
とを示す。

ABT（Abort）ビツトを１にセツトすることによりCERは
クリアされる。

◎エリア検出（ARD:Area Detect;bit6）描画領域テストモードの指定に従つてエリアが検出され
たことを示す。リードパラメータレジスタ（RPR）コマ
ンドを実行するかABT（Abort）ビツトを“1"にセツトす
ることによりARDはクリアされる。

◎コマンド終了（CED:Command EnD;bit5）コマンド実行の終了またはコマンドが実行されていない
ことを示す。

Write FIFOにコマンドをライトすることでCEDはクリア
される。

◎エツジ検出（EGD:Eedge Detect;bit4） SRCHコマンドかTDOTコマンドによつて境界色が検出され
たことを示す。

Write FIFOにコマンドをライトすることでEGDはクリア
される。

◎リードFIFOフル（REF:Read FIFO Full;bit3）リードFIFOに８ワード（16バイト）のデータが入つてお
り、これ以上のデータリードコマンドの実行が不可能で
あることを示す。

リードFIFOのデータをリードすると、RFFはクリアされ
る。

◎リードFIFOレデイ（REF:Read FIFO Ready;bit2）リードFIFOにデータが準備されたことを示す。

リードFIFOデータを全てリードすると、RFRはクリアさ
れる。

◎ライトFIFOレデイ（WFR:Write FIFO Ready;bit1）ライトFIFOへのライトが可能であることを示す。

ライトFIFOに８ワード（16バイト）のデータがライトさ
れるWFRはクリアされる。

◎ライトFIFOエンプテイ（WFE:Write FIFO Empty;bit
0）ライトFIFOが空であることを示す。

ライトFIFOにデータをライトするとWFEはクリアされ
る。

（３）FIFOエントリ（FE:FIFO Entry） FIFOエントリ（FE）は、図形処理装置（GDP）10にコマ
ンド／パラメータのライト、図形処理装置（GDP）10よ
りデータのリードを行うためのレジスタである。図形処
理装置（GDP）10はそれぞれ16バイトのリードFIFO、ラ
イトFIFOを内蔵しており、アドレスレジスタにFIFOエン
トリアドレスを設定して、リードを行うとリードFIFO
が、ライトを行うとライトFIFOが選択される。コマンド
／パラメータを、ライトFIFOにライトすることによりコ
マンドは順次実行され、リードコマンド実行後リードデ
ータは順次リードFIFOに準備される。

16ビツトインタフエースモードのときは、アンドレジス
タにFIFOエントリアドレスを設定し、ワード単位でのリ
ード／ライトを行う。また、８ビツトインタフエースの
ときには、アドレスレジスタにFIFOエントリアドレスを
設定し、ライトではHighバイト,Lowバイトの順でデータ
をライトし、リードでは、“High"バイト，“Low"バイ
トの順でリードする。

DMAは転送時はアドレスレジスタの内容にかかわらずリ
ード／ライトFIFOが選択される。

（４）コマンド制御レジスタ（CCR:Command Control Re
gister）コマンド制御レジスタ（CCR）は、コマンド処理と割込
みの許可／禁止を制御するリード／ライト可能なレジス
タである。CCR内の割り込み要求許可ビツトにはステー
タスレジスタの７つの割込み要因に対応した割込み要求
の許可／禁止を設定する。ステータスレジスタのビツト
位置に対応するビツトに“0"を設定すると割込み要求は
禁止、“1"を設定する割込み要求は許可される。したが
つて、IEの設定によりシステムに合つた割込み要求条件
を設定することができる。また、CCRは▲▼入力
によりABTは“1"、他のビツトは“0"に初期化される。

◎グラフイツクビツトモード（GBM:Graphic Bit Mode;bit10〜bit8）グラフイツクビ
ツトモード（GBM）は、図形処理装置（GDP）10で取り扱
う画素データのビツト構成を設定するビツトである。ビ
ツト構成は、５種類が選択でき、システムにあつたカラ
ー（階調）構成を容易に実現することができる。

◎割り込み要求許可）（IE:Interruput Enable;bit7〜bit0） IEに対応してステータスレジスタのビツトが“1"にセツ
トされるとIRQが送出される。

（５）動作モードレジスタ（OMR:Operation Mode Register）動作モードレジスタ（OMR）は、図形処理装置（GDP）10
の動作モードを設定するリード／ライト可能なレジスタ
である。OMRは、図形処理装置（GDP）10の動作の停止／
開始、フレームバツフア14へのアクセスモードの選択な
どシステムに対する重要な設定を行う。

また▲▼入力によりOMRの上位２ビツト（M/S,ST
R）は、“0"にクリアされます。

◎マスタ／スレーブ（M/S:Master/Slave:bit15）マスタ／スレーブビツト（M/S）は、複数の図形処理装
置（GDP）10との並列動作および他のシステム（他のCRT
C、TVシステムなど）と同期動作を行う場合、図形処理
装置（GDP）10が、システムの同期タイミング信号の発
生元であるマスタデバイスになるか、他のシステムの同
期タイミング信号に従属して動作するスレーブデバイス
になるかを設定するビツトである。

◎スタート（STR:Start;bit14）スタートビツト（STR）は、図形処理装置（GDP）10の内
部動作の開始／停止を設定するビツトである。

◎描画優先（ACP:ACcess Prioroty;bit13）描画優先ビツト（ACP）は、図形処理装置（GDP）10がフ
レームバツフア14への処理において、表示期間中に描画
を行うか否かを設定するビツトである。

◎カーソルスキユー（CSK:Cursor Display Skew;bit11
〜bit10）カーソルスキユービツト（CSK）は、▲▼のスキ
ユー（遅れ）量をメモリサイクルを単位として設定す
る。スキユー機能はフレームバツフアをアクセスする時
間分、▲▼をLSI内部で遅延させ、並直列ビデオ
変換器より出力される直列ビデオ信号と位相を合わせる
ための機能である。

◎表示タイミングスキユー（DSK:Disp Skew:bit9〜bit8）表示タイミングスキユービツト（DSK）は、▲
▼のスキユー（遅れ）量をメモリサイクルを単位として
設定する。スキユー機能は、カーソルスキユーと同様の
意味をもつている。

◎RAM（RAM:RAM Mode:bit3,bit2） RAMモードビツト（RAM）は、システムで使用するフレー
ムバツフア14の素子に対してDRAMリフレツシユアドレス
出力の有無を設定する。RAMの“0"設定により▲
▼が“Low"レベルの期間中、MADより８ビツトのDRA
Mリフレツシユアドレスが出力される。

◎グラフイツクアドレスインクリメントモード（GAI:Graphic Address Increment mode;bit6〜bit4）グラフイツクアドレスインクリメントモード（GAI）
は、フレームバツフア14がグラフイツク画面設定されて
いる画面への表示アドレス出力のインクリメントモード
を設定する。１表示サイクルフレームバツフアよりリー
ドするデータを１語固定としてしまうと、GBMで４ビツ
ト／画面を設定した場合、１語あたりで表示できる画素
数は４となり、１ビツト／画素（16画素／語）と同一の
精細度のCRTデイスプレイ等の表示装置に表示を行わせ
ようとすると、GDP10への入力クロツクを４倍にしなけ
ればならない。また、より多色／多階調の応用に対して
は、より高速のクロツクを必要となる。そこで１表示サ
イクルでフレームバツフア14より数ワードのデータをリ
ードすることにより図形処理装置（GDP）10への入力ク
ロツクを高速化することなく高精細度CRTデイスプレイ
装置への対応を行うことができる。たとえばGBMで４ビ
ツト／画素を設定した場合、１表示サイクルフレームバ
ツフア14より16画素分のデータ64ビツト（４ワード）を
リードし、＋４インクリメントで表示アドレスをカウン
トアツプする。１表示サイクルで１語（16ビツト）のリ
ードではGAIに“000"を設定する。これに対し、高精細
度、あるいはマルチカラー／多階調システムで１表示サ
イクルに32/64/128ビツトのデータリードが必要となる
場合、それぞれGAIを“001"/“010"“011"に設定する。

◎フレームバツフアアクセスモード（ACM:ACcess Mode;bit7）フレームバツフアアクセスモード（ACM）は、フレーム
バツフア14へのリード／ライトアクセス方式を選択する
図形処理装置（GDP）10は、システムの構成により２つ
のアクセスモードを備えている。ACMの設定により、表
示期間中の描画処理などの動作が選択できる。

◎ラスタスキヤンモード（RSM）:Raster Scan Mode;bit1〜bit0）ラスタスキヤンモード（RSM）は、図形処理装置（GDP）
10のラスタスキヤンモードを設定する。

ノンインタレースモード設定の場合、偶数フイールドと
奇数フイールドのラスタは重複して走査される。

インタレースシンクモード設定の場合、奇数フイールド
のラスタは、偶数フイールドのラスタを補間するよう走
査される。そして偶数フイールドのラスタと奇数フイー
ルドのラスタに、同一の文字またはグラフイツクパター
ンを表示するように制御する。

インタレースシンク＆ビデオモード設定の場合、ラスタ
走査はインタレースシンクモードと同じであるが、偶数
フイールドのラスタと奇数フイールドのラスタでは異な
る文字または、グラフイツクパターンを表示するように
制御される。

（６）表示制御レジスタ（DCR:Display Control Register）表示制御レジスタ（DCR）は、画面の表示モードおよび
アトリビユート制御情報を設定するリード／ライト可能
なレジスタである。

◎ベース画面イネーブル（BE;Base Enable:bit14）ベース画面イネーブルビツト（BE）は、ベース画面の表
示の許可／禁止を設定する。

◎アトリビユート制御情報（ATR:ATtRibutecontrol;bit
7〜bit0）アトリビユート制御情報ビツト（ATR）は、ユーザ定義
による任意のコードを設定する８ビツトのビツトコード
である。ATRの情報は▲▼が“Low"レベルか
ら“High"レベルへの立ち上がる直前にMAD7〜MAD0より
出力される。ATRの情報は各ラスタごとに出力されるた
め、ATRの内容をダイナミツクに書き換えることで、ラ
スタ単位のアトリビユート制御を行う応用にも利用でき
る。

◎メモリアクセスコントロールレジスタ（MAC:Memory Access Control）描画におけるフレームバツフア14のアクセス時間をCLK
入力信号を単位として設定する。この方法を用いれば、
内部処理速度を落すことなくメモリアクセスを制御でき
る。

（７）ラスタカウントレジスタ（RCR:Raster Count Register）デイスプレイ装置が現在走査中のラスタ番号を記憶して
いるレジスタである。CPU側からは任意の時点でRCRをリ
ードすることができ、現在の走査位置を知ることができ
る。

（８）水平同期レジスタ（HSR:Horizontal Sync.Register）水平走査同期（HC）と水平同期信号パルス幅（HSW）を
メモリサイクルを単位として設定する。

（９）水平表示レジスタ（HDR:Horizontal Display Register）水平表示スタート位置（HDS），水平表示幅（HDW）を設
定する。表示スタート位置はHSYNCの立ち上がりエツジ
から表示開始点までの間隔をメモリサイクル数を単位と
して設定する。表示幅の単位もメモリサイクル数であ
る。

（10）垂直同期レジスタ（VSR）:Vertical Sync Register;R86〜R87）垂直走査同期（VC）をラスタ数で設定する。

（11）垂直表示レジスタ（VDR:Vertical Display Register;R88〜R88）垂直同期パルス幅（VSW），垂直表示スタート位置（VD
S），垂直表示幅（VDW）をラスタ数で設定する。

（12）ブリンク制御レジスタ（BCR:Blink Control Register）ブリンクON（B ON1）とブリンクOFF（B OFF1）の長さを
４フイールドを単位として設定する。このレジスタの設
定により、アトリビユート情報としてブリンクのタイミ
ング信号が▲▼の立ち上がりに同期してMA1
8,MA19に出力される。

（13）グラフイツクカーソルレジスタ（GCR:Graphic Cursor Register;R98〜R9D）グラフイツクカーソルのＸ軸表示開始位置（CXS）,X軸
表示終了位置（CXE）,Y軸表示開始位置（CYS）,Y軸表示
終了位置（CYE）を設定する。Ｘ軸方向（水平方向）は
▲▼の立ち上がりからのメモリサイクル数
で、Ｙ軸方向（垂直方向）は▲▼の立ち上が
りからのラスタ数で定義する。

（14）メモリ幅レジスタ（MWR:Memory Width Register）表示用メモリ上に設定される画面のメモリ幅（MW）を設
定する。MWはメモリアドレス数を単位とする。

（15）表示スタートアドレスレジスタ（SAR:Start Address Register）４ビツトのSAHと16ビツトのSALを接続したもので20ビツ
トの表示開始アドレスを定義する。表示開始アドレスの
制御によつて各方向のスクロールが実現できる。また表
示開始ドツトアドレス（SDA）を設定することができ、
水平スムーススクロールを行うための外部回路を制御す
る情報として、▲▼の立ち上がりに同期して
MAD8〜MAD11の端子に出力される。外部回路ではこの情
報をもとにして並直列変換回路のロードタイミングまた
はロードデータを制御することで水平スムーススクロー
ルを行うことができる。

（16）カーソル定義レジスタ（CDR:Cursor Definition Register）カーソルブリンクのONタイミング（CON）及びOFFタイミ
ング（COFF）を設定する。CON,COFFは▲▼端子に
出力される信号のタイミングを、いずれも４フイールド
期間を単位として設定する。

次に第６図に基づき、描画パラメータレジスタの機能を
説明する。

（１）カラー０レジスタ（CL0:Color0 Register）パターンRAMに記憶された描画データの“0"に対応する
描画色を定義する。

（２）カラー１レジスタ（CL1:Color1 Register）パターンRAMに記憶された描画データの“1"に対応する
描画色を定義する。

（３）色比較レジスタ（CCMP:Color Comparison Register）描画演算の評価色を定義する。条件付描画モードで特定
背景色や描画禁止色を定義するために用いる。

（４）エツジカラーレジスタ（EDG:Rdge Register）サーチコマンド（SRCH）とテストドツトコマンド（TDO
T）の境界色を定義する。このレジスタに指定した色を
境界色として判定する場合とこのレジスタに指定した以
外の色を境界色として判定する場合の２つのモードがあ
る。

（５）パターンRAM制御レジスタ（PRC:Pattern RAM Control）描画に使用するパターンRAMの大きさや、パターンRAMス
キヤンの開始点を定義する。パターン領域として、16ド
ツト×16ドツト以内の任意の領域で設定できる。使用す
るパターンRAMの参照領域は、X,Y方向のパターンスター
ト位置（PSX,PSY），パターンエンド位置（PEX,PEY）で
定義する。パターン拡大係数（PZX,PZY）にはパターン
参照時の拡大係数を定義できる。パターンポイント（PP
X,PPY）はパターンRAMの現在の参照点の位置を記憶して
おり、描画コマンドの発行前に任意の参照開始点を指定
できる。また、パターン拡大カウント（PZCX,PZCY）
は、パターン参照時の拡大倍率をの計数値を示す。

（６）領域定義レジスタ（ADR:Area Detinition Register）描画領域を設定する。XMIN≦Ｘ≦XMAX,YMIN≦Ｙ≦YMAX
の範囲の領域が描画領域として定義される。

（７）フオントエリアスタートアドレスレジスタ（FSA:Font Area Start Address）フレームバツフア14の一部を文字フオントエリアとして
用いるシステムに於いて、そのフオントエリアの開始ア
ドレスを設定する。

（８）フオントエリアメモリ幅レジスタ（FAMW:Font Area Memory Width）文字フオントエリアのメモリ幅を設定する。

（９）フオントビツト数レジスタ（FBN:Font Bit Number）１文字を構成するフオントの総ビツト数を設定する。

（10）キヤラクタスペーシングレジスタ（CBN:Character Spacing）文字を表示エリアに展開する時のＸ方向の文字間隔を設
定する。

（11）フオントサイズレジスタ（FS:Font Size）展開を行う文字の大きさを設定する。FSXにはＸ方向の
フオントビツト数を、FSYにはＹ方向のフオントビツト
数をそれぞれ設定する。

（12）ドローイングポインタ（DP:Drawing Pointer）現在の描画点のリニアアドレスを管理するポインタであ
る。グラフイツク描画コマンドを実行するとカレントポ
インタ（CP）の移動に伴つてドローイングポインタも移
動する。画面番号（DN）、ドローイングポインタアドレ
ス（DRAH,DPAL）、及びドローイングポインタビツトア
ドレス（DPB）を管理する。

（13）カレントポインタ（CP:Currrent Pointer）現在の描画点座標X,Yを示す。

（14）開画モードレジスタ（DM:Drawing Mode）描画を行うモードを設定する。フレームバツフア領域の
描画管理に関する描画領域検出モード、カラーデータの
展開モード、カラーデータ演算モード、線描画時の１画
素の大きさを定義するウインモードがある。

次に、図形処理装置（GDP）10のコマンドについて説明
する。第１表はコマンドの一覧を示す。図形処理装置
（GDP）10は、たとえば前述の日経エレクトロニクス198
4年５月21日号,p221〜p254で言及しているコマンドの一
部と、後述するコマンドが実行できる。

第７図は、PUTコマンドの動作例を示す。PUTコマンド
は、メインメモリ12からフレームバツフア14の画素を単
位とする矩形領域へデータを転送するコマンドである。
フレームバツフア14の転送領域は、カレントポインタと
パラメータLX,LYで相対座標指定される点を対角の２点
とする矩形領域が定義される。データの転送は、Ｘ方向
の一行単位でビツト揃えが行われる。このため、パラメ
ータLXが示すビツト数が、メインメモリ12の１ワードの
ビツト数の倍数になつていない時、第７図の示すように
無効なデータが生ずる。

第８図は、GETコマンドの動作例を示す。

GETコマンドは、フレームバツフア14の画素を単位とす
る矩形領域からメインメモリ12へデータを転送するコマ
ンドである。フレームバツフア14の転送領域は、カレン
トポインタとパラメータLX,LYで相対座標指定される点
を対角の２点とする矩形領域が定義される。データの転
送は、Ｘ方向の一行単位でビツト揃えが行われる。この
ため、パラメータLXが示すビツト数が、メインメモリ12
の１ワードのビツト数の倍数になつていない時、第８図
の示すようにメインメモリに自動的に０が挿入される。

第９図は、ELARCコマンドの動作例を示す。ELARCコマン
ドは、カレントポインタを中心として楕円を描くコマン
ドである。描画範囲は、カレントポインタとパラメータ
Xs,Ysで相対座標指定される点を結ぶ直線と、カレント
ポインタとパラメータXe,Yeで相対座標指定される点を
結ぶ直線に囲まれた範囲である。最大描画範囲は、長軸
か横軸に交叉するまでである。また、演算を開始する点
は軸上の４点をパラメータSPにより指定できる。CPU
は、描画開始点と描画終了点をFIFOを経由して読むこと
ができる。

第10図は、FEFANコマンドの動作例を示す。FEFANコマン
ドは、カレントポインタを中心とした扇形を、パターン
RAMに格納されている図形を用い塗りつぶすコマンドで
ある。このコマンドが持つパラメータは、前記したELAR
Cコマンドと同じ意味を持つ。第11図は、このコマンド
の最大描画範囲の例を示す。

第12図は、FTRIコマンドの動作例を示す。FTRIコマンド
は、カレントポインタとパラメータX1,Y1による絶対座
標指定点とパラメータX2,Y2による絶対座標指定点の各
３点を頂点とする三角形をパタンRAMに記憶してある図
形を用い塗りつぶすコマンドである。このコマンドを組
合わせて用いることにより任意の多角形を模様パターン
で埋めつくすことができる。

第13図は、ZOOMコマンドの動作例を示したものである。
ZOOMコマンドは、パラメータXS,YSで絶対座標指定され
る点と、その点からの相対座標を指定するパラメータLS
X,LSYが示す点を対角の２点とする矩形領域を、カレン
トポインタとパラメータLDX,LDYで相対座標指定される
点を対角の２点とする３矩形領域へ拡大や縮小を行いな
がら転送するコマンドである。Ｘ方向の倍率は、LSXとL
DXの比で表わし、Ｙ方向の倍率は、LSYとLDYの比で表わ
す。これらは互いに独立して設定できる。

第14図は、ROTコマンドの動作例を示したものである。R
OTコマンドは、パラメータXS,YSで絶対座標指定される
点と、その点からの相対座標を指定するパラメータLSX,
LSYが示点を対角の２点とする矩形領域を、カレントポ
インタとパラメータLDX1,LDX2,LDY1,LDY2によつて定義
される領域へ回転を行いながら転送するコマンドであ
る。回転角をθとすると、 LDX1＝LSX×cosθ LDX2＝LSX×sinθ LDY1＝−LSY×sinθ LDY2＝LSY×cosθ として入力する。第15図は、ROTコマンドの補間処理を
示したものである。パラメータＩが０の時は補間を行わ
ないが、Ｉ＝１の時は、転送先の座標位置を決定するポ
インタがＸ座標,Y座標共に更新した際、Ｘ座標のみを更
新した点にその直前の画素データをコピーする。

第16図は、TEXTコマンドの動作例を示したものである。
TEXTコマンドは、フレームバツフア14内の一部を文字フ
オント領域としたシステムに於いて、入力されるコマン
ドコードに対応した文字フオントデータを、フレームバ
ツフア14の表示領域中のカレントポインタの示す位置へ
展開するコマンドである。図形処理装置（GDP）10の内
部レジスタである、フオントエリアのスタートアドレス
を設定するレジスタFSAH,FSALと、フオント領域のメモ
リ幅を設定するレジスタFAMWと、展開する実際の文字幅
を設定するレジスタFSX,FSYと、１文字分の総ビツト数
を設定するレジスタFBNと、Ｘ方向の文字間隔を設定す
るレジスタCHSを予め設定しておく。その後、中央処理
装置（CPU）11は、このコマンドと展開すべき文字数を
設定したパラメータｎに続けて文字コードCNを順次ｎ文
字分転送する。そうすると図形処理装置（GDP）10は、
各文字フオントのアドレスを算出しフオントを展開す
る。

第17図は、TEXTコマンドに於けるカラー展開の一例を示
したものである。これは、２値データであるフオントデ
ータを多値情報であるカラーデータに変換する方法を示
している。図形処理装置（GDP）10の内部レジスタであ
るカラーレジスタ０にはフオントデータの０に対応する
色データを、カラーレジスタ１にはフオントデータの１
に対応する色データをそれぞれ設定する。図形処理装置
（GDP）10は、読み込んだフオントデータを順次検索
し、それに対応する色データをフレームバツフア14に書
き込んで行く。

第18図は、TEXTPSコマンドの動作例を示したものであ
る。TEXTPSは、前記したTEXTコマンドの機能を加えて、
文字単位でＸ方向の展開幅を設定できる。これは、パラ
メータCCの上位バイトにＸ方向の展開幅を設定し、下位
バイトに文字コードを設定することにより制御するもの
である。

第19図は、TEXTコマンド若しくはTEXTPSコマンドを用い
て文字フオント展開を行うシステム構成の例を示す。

第20図及び第21図は、APMVコマンドの動作例を示す。AP
MVコマンドは、現在の描画点を示すカレントポインタ
を、原点からの絶対座標を指定するパラメータX,Yの示
す点に移動させる際、パターンRAMの参照点を指定する
パターンポインタPPX,PPYも同時に移動させるコマンド
である。

第22図及び第23図は、RPMVコマンドの動作例を示す。RP
MVコマンドは、現在の描画点を示すカレントポインタ
を、カレントポインタからの相対座標を指定するパラメ
ータdX,dYの示す点に移動させる際、パターンポインタP
PX,PPYも同時に移動させるコマンドである。

第24図は、SRCHコマンドの走査方向を示す。第25図は、
SRCHコマンドのパラメータEPの意味について示す。SRCH
コマンドは、カレントポインタとパターンポインタを、
パラメータSDの示す方向へ移動させながら、パラメータ
Ｉが指定する境界色を検出し、その検出した点をカレン
トポインタとパターンポインタに設定するコマンドであ
る。パラメータＩが０の時は、境界色はEDGレジスタの
データが境界色になり、Ｉが１の時は、EDGレジスタの
データ以外のデータが境界色になる。パラメータEPは、
走査を行う制限値を示したもので、Ｘ方向を走査する時
は走査範囲の最大Ｘ座標値を、Ｙ方向を走査する時は走
査範囲の最大Ｙ座標値を設定しておく。

第26図は、TDOTコマンドの動作について示す。TDOTは、
カレントポインタの示す色データを読み込み、そのデー
タとパラメータＩが指定する境界値とを内部の比較器を
用いて比較し、結果をステータスレジスタにセツトす
る。パラメータＩが０の時は境界色はEDGレジスタのデ
ータになり、Ｉが１の時は境界色はEDGレジスタのデー
タ以外のデータが境界色になる。

第27図（ａ）は、COPYコマンドの動作例について示す。
COPYコマンドはフレームバツフア14内に於いて、パラメ
ータXS,YSによる原点からの絶対座標位置と、その点か
らのパラメータLX,LYによる相対座標位置とを対角の２
点とする座標軸に平行な矩形領域のデータを、カレント
ポインタを始点とする座標軸に平行な矩形領域へコピー
するコマンドである。第27図（ｂ）は、COPYコマンドの
転送元領域と転送先領域の走査方向を示す。方向の決定
は、パラメータXS,YSの符号による。また、転送元と転
送先の走査方向は共通である。第28図は、COPYコマンド
による語単位の転送モデルを示す。

本実施例における図形処理装置10は以上説明したような
高機能のコマンド体系を処理することができ、CPU11の
処理負担を大幅に軽減できる。この結果グラフイツク表
示装置の高性能化が可能となる。また、この図形処理装
置10をLSIとして提供することにより、グラフイツク表
示装置の低コスト化も合せて可能になる。

次にグラフイツク表示装置を更にコスト低減する例につ
いて説明する。

第29図は、グラフイツク表示装置の別の構成例を示した
ものである。システムは、中央処理装置（CPU）11、メ
インメモリ12、図形処理装置（GDP）10、フレームバツ
フア14、メモリインタフエイスコントローラ（GMIC）2
0、ビデオアトリビユートコントローラ（GUAC）30およ
びCRT等の表示装置16から成る。

中央処理装置11は、図形処理に於いて、図形処理装置10
に対し、図形処理コマンドと、パラメータ情報を転送
し、図形処理装置10を起動する。図形処理装置10は、中
央処理装置11からの指示に従い、あらかじめ定められた
処理手順に従つて、フレームバツフア上に、図形データ
を作成、処理を行う。ここで、グラフイツクメモリイン
タフエイスコントローラ（GMIC）20は、図形処理装置10
のフレームバツフアアクセスに従い、メモリの制御信号
を発生する。フレームバツフア14に作成された図形をCR
T16に表示する場合は、フレームバツフアから表示デー
タを読み出し、グラフイツクビデオアトリビユートコン
トローラ（GUAC）30でビデオ信号に変換され、CRT16へ
送られる。

ここで、グラフイツクメモリインタフエースコントロー
ラ（GMIC）20とグラフイツクビデオアトリビユートコン
トローラ（GVAC）30とは、それぞれ、メモリ制御及びビ
デオ信号制御を主目的としたもので、LSIとして提供さ
れる。第１図では詳細な回路には言及しなかつたが、実
際にはLSIとして提供される図形処理装置（GDP）10のま
わりにはメモリの制御やビデオ信号の制御に多数の論理
ゲートが多数使用される。これに対し、GMIC20とGVAC30
は、GDP10とフレームバツフア14及びCRT16を直接接続で
きる機能を有するものである。以下、両者の機能を詳述
する。

第30図はグラフイツクメモリインタフエイスコントロー
ラ（GMIC）20の内部構成を示し、メモリアドレス制御部
201、アトリビユート制御部202、タイミング制御部20
3、クロツク生成部205、拡大制御部204から成る。メモ
リアドレス制御部201は、図形処理装置10から出力され
るフレームバツフア14のアドレスを、ダイナミツクRAM
の行アドレスと列アドレスを混合した信号として出力す
る。アトリビユート制御部202は図形処理装置10から出
力されるアトリビユート情報を一時記憶しタイミング制
御部203に対し制御情報を提供する。タイミング制御部2
03では、ダイナミツクRAMを制御する各種の信号を発生
する。また、水平スムース・スクロールに対応したビデ
オ信号発生用制御信号を作成する。クロツク生成部205
は、あらかじめ設定される分周レートに基づき、図形処
理装置10へ出力するクロツク信号を生成する。拡大制御
部204は、アトリビユート制御部からの情報に基づい
て、水平拡大表示におけるビデオ生成用制御信号を発生
する。

第31図は、第30図に示すグラフイツクメモリインタフエ
イスコントローラ20の入出力信号を表わしたものであ
る。各信号の機能は、次の通りである。

（１）電源端子（Vcc,Vss）グラフイツクメモリインタフエイスコントローラ20に電
源を供給する端子で、Vssは接地電位、Vccには＋5Vを供
給する。

（２）メモリアドレスバス（MA18〜MA0:入力）図形処理装置10がフレームバツフア14をアクセスするた
めの信号で、図形処理装置10から出力される信号を入力
する。

（３）メモリサイクル（MCYC:入力）図形処理装置10のフレーム・バツフア14に対するアクセ
スタイミングを示す信号で、この信号が“Low"レベルの
とき、アドレスサイクルである事を示す入力信号であ
る。

（４）アドレスストローブ（AS:入力）フレームバツフアアドレスのラツチタイミング入力信号
である。

（５）ドロウ（▲▼：入力）図形処理装置10が、描画サイクルか表示サイクルかを示
す入力信号である。▲▼が“Low"レベルのとき
描画サイクルである事を示し、“High"レベルのとき表
示サイクルである事を示す。

（６）メモリリード（MRD:入力）描画サイクル時、図形処理装置10とフレームバツフア14
間のデータの転送方向を制御する入力信号であり、フレ
ームバツフア14のデータ書き込み制御信号である“WE0
〜3"を生成するために用いるられる。図形処理装置10は
MRDが“High"レベルのときはフレームバツフア14からの
リードを“Low"レベルのときはフレームバツフア14のラ
イトを行う。

（７）水平周期（▲▼：入力）図形処理装置10から出力される信号で、フレームバツフ
ア14のリフレツシユアドレスを出力するタイミングを示
す。また、図形処理装置10が出力するアトレビユート制
御情報をラツチするタイミングを示す信号である。

（８）クロツク（CLK:出力）図形処理装置10の内部動作の基準となる出力信号で、フ
レームバツフア14のメモリアクセスタイミング（メモリ
サイクル）のｎ倍の周波数のクロツクを外部より入力さ
れるDOTCKをCDM0,1により設定された分周レートで分周
し出力する。

（９）インクリメント・モード（IMO,1:入力）インクリメントモードは、表示アドレスのイン信リメン
トモードを設定する。この信号は、図形処理装置のグラ
フイツクアドレスインクリメントモードに対応して設定
する。また、この信号は、ダイナミツクRAMの行アドレ
スおよび列アドレスのマルチプレクスの制御信号として
用いられる。

ここで、積分値＝〔画素当りビツト数〕 ×〔シフドビツト長〕/16 （10）クロツク分周モード（CDM1,0:入力）クロツク分周モードは、外部より入力されるDOTCKを分
周し、図形処理装置10へ出力するCLK信号を作成するた
めの入力信号で、その分周レートを設定する。

ここで、分周比＝〔シフトビツト長〕/n ただし、（11）ドツトクロツク（DOTCK:入力）グラフイツクメモリインタフエイスコントローラの内部
動作の基準となるクロツク入力信号で、１画素表示期間
を１サイクルとする高速クロツク信号である。

（12）シフトクロツク（ZSCK:出力）ビデオ信号発生用の並直列変換器を制御するクロツク信
号である。この信号は、図形処理装置10からのアトリビ
ユート情報である水平拡大倍率に従つて、外部から入力
されるドツトクロツクの周波数を制御し、出力する。

（13）シフタロードタイミング（SLD1,2:出力）シフタロードタイミング信号は、表示用データをビデオ
信号に変換する、並直列変換器へ画像データをセツトす
るタイミングを示す出力信号である。▲▼は、
通常の表示タイミングにおけるロードタイミング信号で
あり、▲▼は、図形処理装置10からアトリビユ
ート情報である水平スムーススクロール量に応じて出力
タイミングが変化するロードタイミング信号である。

（14）RAMモード（DRAM/VRAM:入力）この信号は、フレームバツフア14に使用するRAMのモー
ドを設定する信号である。すなわち、この信号が“Hig
h"レベルであるとき、フレームバツフア14は、ダイナミ
ツクRAMであることを示し、“Low"レベルであるとき
は、シフタ内蔵型デユアルポートメモリ（VRAM）である
ことを示す。

（15）データ転送／出力イネーブル（▲▼／
▼：出力）データ転送／出力イネーブル信号は、図形処理装置10
が、フレームバツフア14をアクセスするときのRAMのア
ウトイネーブル信号であり、RAMからのデータの読み出
しを制御する。また、VRAMモードの場合には、VRAM内の
シフタへのデータの転送を制御する信号をも出力する信
号である。

（16）ラストイネーブル（WE3〜0:出力）ライトイネーブルは、図形処理装置10から描画データを
フレームバツフア14へ書き込み制御を行う信号である。
すなわち、▲▼が“Low"レベルのとき、描画データ
の書き込みを指示する信号である。

（17）アドレス（A2〜0:出力）アドレス信号は、図形処理装置10とフレームバツフア14
間のデータ転送を行う場合のある特定の１語を示すため
のアドレス信号である。この信号を用いることにより、
任意アドレスのデータ転送が可能となる。

（18）RAMアドレス（RAMA7〜0:出力） RAMアドレスは、図形処理装置10が出力する、描画用、
または、表示用フレームバツフアアドレス（メモリアド
レス:MA18〜０）を、インクリメントモードに従つて、
行アドレスと列アドレスに分けて出力する信号である。

（19）カラムアドレスストローブ（CAS:出力）カラム・アドレスストローブは、フレームバツフアへ出
力する列アドレスをラツチするタイミングを示す出力信
号である。

（20）ロウアドレスストローブ（RAS:出力）ロウアドレスストローブは、画面へ出力する行アドレス
をラツチするタイミングを示す、出力信号である。

（21）デイスプレイ（DISP:入力）デイスプレイ信号は、画面の表示期間を示す入力信号で
ある。この信号は、VRAMモードにおいて、データ転送制
御を行うDT/OE信号の生成に用いられる。

（22）シフトビツト長（SBL:入力）シフト・ビツト長は、ビデオ信号生成用ロードタイミン
グ信号（SLD）を作成する場合に用いる信号である。

グラフイツクインタフエイスコントローラ内で扱うアト
リビユート制御情報は、２つのアトリビユート情報があ
り、図形処理装置から入力される。

（１）水平拡大係数（HZ3〜０）この４ビツトで水平拡大表示の拡大表示係数を設定す
る。

（２）水平スムーススクロールドツト数（HSD3〜０）この４ビツトで水平スムース・スクロールドツト数を設
定し、この情報に従つてロードタイミング信号（SLD）
が制御される。

第32図は、グラフイツクビデオアトリビユートコントロ
ーラ（GVAC）30の内部構成を示し、データバスバツフア
301、タイミング制御部302、表示データ用ラツチ303、
並直列変換器304、ビデオ信号出力部305から成る。

データバスバツフア301は、図形処理装置10とフレーム
バツフア14間のデータ転送を外部からの指示に従つて制
御する。タイミング制御部302は、グラフイツクビデオ
アトリビユートコントローラ（GVAC）30内へ各種のタイ
ミングを供給する。表示データ用ラツチ303は、フレー
ムバツフア14から読み出した表示データを一時記憶し、
並列直列変換器304へ表示データを供給する。並列直列
変換器304では、表示用並列データを、外部からのタイ
ミング信号によつて直列変換し、ビデオ信号に変換す
る。ビデオ信号出力部305では、直列変換したデータを
ビデオ信号としてCRT16へ出力する。

第33図は、グリフイツクビデオアトリビユートコントロ
ーラ（GVAC）30の入出力信号を示したものである。各信
号の機能は、次の通りである。

（１）電源（Vcc,Vss）グラフイツクビデオアトリビユートコントローラ（GVA
C）30に電源を供給する端子で、Vssは接地、Vccは＋5V
を供給する。

（２）メモリサイクル（MCYC:入力）図形処理装置10のフレームバツフア14に対するアクセス
タイミングを示す信号で、この信号が“High"レベルの
ときデータサイクルであることを示す入力信号である。

（３）メモリリード（MRD:入力）描画サイクル時、図形処理装置10とフレームバツフア14
間のデータ転送の方向を制御する入力信号である。この
信号は、データバスバツフア部でデータ転送制御信号と
して用いられる。

（４）ドロウ（▲▼：入力）ドロウ信号は、図形処理装置10が描画サイクルか表示サ
イクルかを示す入力信号である。すなわち、この信号が
“Low"レベルのときは描画サイクル、“High"レベルの
ときは表示サイクルであることを示す。

（５）デイスプレイ（DISP:入力）デイスプレイ信号は、画面の表示期間を示す信号であ
る。この信号は、ビデオ信号の出力制御に用いられる。

（６）データバス（D7〜0:入出力）図形処理装置10とフレームバツフア14間のデータ転送を
行うための図形処理装置10側のデータ信号である。この
信号のデータ転送方は、メモリリード（MRD）信号によ
つて制御される。

（７）フレームメモリデータ（FD31〜0:入出力）この信号は、フレームバツフア14側のデータ信号で図形
処理装置10のデータ転送、および表示データの入力信号
である。データの転送方向は、メモリリード（MRD）信
号によつて制御される。

（８）セレクト（SEL2〜0:入力）セレクト信号は、フレームバツフア14側のデータ信号32
ビツトと図形処理装置10側の８ビツトデータのデータ転
送時のデータ選択信号であり、図形処理装置10から入力
される。通常は、アドレス信号の下位ビツト（A2〜A0）
を用いる。

（９）ロードタイミング（SLD:入力）ロードタイミングは、並列直列変換器304へデータをセ
ツトするタイミングを示す信号で、外部より入力され
る。

（10）シフトロツク（SCK:入力）シフトロツクは、並列直列変換器304を制御する外部か
らの入力信号で、並列直列変換を指示するタイミング信
号である。

（11）ビデオ（VIDEO3〜0:出力）並列直列変換器304で変換された表示用ビデオ信号をCRT
16へ出力する信号である。

（12）アクセス・モード（AM1〜0:入力）図形処理装置のフレームバツフア14のアクセスモードを
設定する信号で、表示データのラツチタイミング主成に
用いる。

（13）モード（MOD1〜0:入力）グラフイツクビデオアトリビユートコントローラ内の32
ビツト並列直列変換器304の使用法を規定するモードを
入力する。この設定によりビデオ信号と、並列直列変換
器304、フレームバツフア14とのデータの接続関係が設
定できる。

第34図は、前述グラフイツクメモリインタフエイスコン
トローラ（GMIC）20、グラフイツクビデオアトリビユー
トコントローラ（GVAC）30を用いた場合のグラフイツク
表示装置の接続回路例を示したものである。

GVAC30,GMIC20それぞれにプログラマブルな機能をもた
せる事により、他種多様なシステムに対しても、少ない
部品数で容易にグラフィツクシステムを構成できるとい
う効果がある。

〔発明の効果〕

以上詳細に説明したように本発明によれば、高速の文字
処理性能を有するグラフイツク表示装置を低コストで実
現できるという効果がある。

【図面の簡単な説明】第１図は本発明の１実施例を示すグラフイツク表示装置
の構成を示す図を、第２図は図形処理装置の内部構成図
を、第３図は図形処理装置の端子配列図を、第４図〜第
６図は図形処理装置の内部レジスタを説明する図を、第
７図，第８図はそれぞれPUTコマンド、GETコマンドの説
明図を、第９図はELARCコマンドの説明図を、第10図及
び第11図はFEFANコマンドの説明図を、第12図はFTRIコ
マンドの説明図を、第13図はZOOMコマンドの説明図を、
第14図及び第15図はROTコマンドの説明図を、第16図〜
第19図はTEXTコマンド及びTEXTPSコマンドの説明図を、
第20図〜第23図はAPMVコマンド及びRPMVコマンドの説明
図を、第24図，第25図はSRCHコマンドの説明図を、第26
図はTDOTコマンドの説明図を、第27図，第28図はCOPYコ
マンドの説明図を、第29図は本発明の別の実施例の構成
図を、第30図，第31図はGMICの内部構成と端子をそれぞ
れ示す図、第32図及び第33図はGVACの内部構成と端子を
それぞれ示す図を、第34図はグラフイツク表示装置の回
路図を、それぞれ示す。 10……図形処理装置、11……中央処理装置、12……メイ
ンメモリ、14……フレームバツフア、16……表示装置。

───────────────────────────────────────────────────── フロントページの続き (72)発明者吉田重秋東京都小平市上水本町1450番地株式会社日立製作所武蔵工場内 (72)発明者武田博東京都小平市上水本町1450番地株式会社日立製作所武蔵工場内 (72)発明者梶原久志茨城県日立市幸町３丁目２番１号日立エンジニアリング株式会社内 (56)参考文献特開昭61−200580（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】画像情報を出力する出力部と、上記出力部によって出力される画素に対応する画像情報
を記憶する第１の領域と、複数の画素によって構成され
る記号を含む文字のフォントパターンを記憶する第２の
領域とを含む記憶部と、上記フォントパターンが記憶される上記第２の領域を示
すフォント領域情報と上記フォントパターンの１文字を
構成するビット数を示すフォントビット数情報とを予め
保持する保持部を有し、文字を指定するために外部から
与えられた符号化された文字コード情報と上記フォント
領域情報と上記フォントビット数情報とから上記記憶部
の第２領域に記憶されたフォントパターンのアドレスを
算出し、上記フォントパターンのアドレスによって特定
される上記第２の領域のフォントパターンを上記第１の
領域の所定位置に転送するプロセッサ部とを有すること
を特徴とするグラフィック処理システム。
【請求項２】特許請求の範囲第１項において、上記第２の領域に保持されている複数の画素によって構
成される文字のフォントパターンは、２値情報であるこ
とを特徴とするグラフィック処理システム。
【請求項３】特許請求の範囲第２項において、上記プロセッサ部は、上記フォントパターンのアドレス
によって特定される上記第２の領域の２値情報で構成さ
れるフォントパターンを、予め設定された多値情報に変
換し、上記変換された多値情報を上記第１の領域の所定
位置に転送することを特徴とするグラフィック処理シス
テム。
【請求項４】特許請求の範囲第３項において、上記多値情報は、カラーデータであることを特徴とする
グラフィック処理システム。
【請求項５】特許請求の範囲第１項から第４項のうちの
１項において、上記文字コード情報は、上記文字のフォントパターンの
大きさまたは書体を指定する形状指定情報を有し、上記プロセッサ部は、上記フォントパターンのアドレス
によって特定される上記第２の領域のフォントパターン
を、上記形状指定情報に基づいて変換し、上記変換され
たフォントパターンを上記第１の領域の所定位置に転送
することを特徴とするグラフィック処理システム。
【請求項６】特許請求の範囲第１項から第５項のうちの
１項において、上記出力部は、並直列変換器であることを特徴とするグ
ラフィック処理システム。
【請求項７】特許請求の範囲第１項から第５項のうちの
１項において、上記出力部は、並直列変換器を含む表示装置であること
を特徴とするグラフィック処理システム。
【請求項８】特許請求の範囲第１項から第５項のうちの
１項において、上記出力部は、並直列変換器を含む印字装置であること
を特徴とするグラフィック処理システム。
【請求項９】画像情報を出力する出力部と、上記出力部によって出力される画素に対応する画像情報
を記憶する第１の領域と、複数の画素によって構成され
る記号を含む文字のフォントパターンを記憶する第２の
領域とを含む記憶部と、上記フォントパターンが記憶される上記第２の領域を示
すフォント領域情報と上記フォントパターンの１文字を
構成するビット数を示すフォントビット数情報とを予め
保持する保持部を有し、文字を指定するために外部から
与えられた符号化された文字コード情報と上記フォント
領域情報と上記フォントビット数情報とから上記記憶部
の第２領域に記憶されたフォントパターンのアドレスを
算出し、上記フォントパターンのアドレスによって特定
される上記第２の領域のフォントパターンを読み出し、
上記読み出されたフォントパターンを上記第１の領域の
所定位置に書き込む描画プロセッサ部とを有することを
特徴とするグラフィック処理システム。
【請求項１０】特許請求の範囲第９項において、上記第２の領域に保持されている複数の画素によって構
成される文字のフォントパターンは、２値情報であるこ
とを特徴とするグラフィック処理システム。
【請求項１１】特許請求の範囲第10項において、上記描画プロセッサ部は、上記フォントパターンのアド
レスによって特定される上記第２の領域の２値情報で構
成されるフォントパターンを読み出し、上記読み出され
たフォントデータを予め設定された多値情報に変換し、
上記変換された多値情報を上記第１の領域の所定位置に
書き込むことを特徴とするグラフィック処理システム。
【請求項１２】特許請求の範囲第11項において、上記多値情報は、カラーデータであることを特徴とする
グラフィック処理システム。
【請求項１３】特許請求の範囲第９項から第12項のうち
の１項において、上記文字コード情報は、上記文字のフォントパターンの
大きさまたは書体を指定する形状指定情報を有し、上記描画プロセッサ部は、上記フォントパターンのアド
レスによって特定される上記第２の領域のフォントパタ
ーンを読み出し、上記読み出されたフォントパターンを
上記形状指定情報に基づいて変換し、上記変換されたフ
ォントパターンを上記第１の領域の所定位置に書き込む
ことを特徴とするグラフィック処理システム。
【請求項１４】特許請求の範囲第９項から第13項のうち
の１項において、上記出力部は、並直列変換器であることを特徴とするグ
ラフィック処理システム。
【請求項１５】特許請求の範囲第９項から第13項のうち
の１項において、上記出力部は、並直列変換器を含む表示装置であること
を特徴とするグラフィック処理システム。
【請求項１６】特許請求の範囲第９項から第13項のうち
の１項において、上記出力部は、並直列変換器を含む印字装置であること
を特徴とするグラフィック処理システム。
【請求項１７】アドレス及びデータを伝送するシステム
バスと、上記システムバスに接続され、少なくともプログラムを
記憶するメインメモリと、上記システムバスに接続され、上記プログラムを実行
し、演算処理を行うプロセッサと、画像情報を出力する出力部と、上記出力部によって出力される画素に対応する画像情報
を記憶する第１の領域と、複数の画素によって構成され
る記号を含む文字のフォントパターンを記憶する第２の
領域とを含む画像メモリと、上記システムバスに接続され、上記プロセッサからのデ
ータを受けて画像情報を生成処理する画像プロセッサで
あって、上記フォントパターンが記憶された領域を示す
フォント領域情報と上記フォントパターンの１文字を構
成するビット数を示すフォントビット数情報とを予め保
持するレジスタを有し、文字を指定するために外部から
与えられた符号化された文字コード情報と上記フォント
領域情報と上記フォントビット数情報とから上記記憶部
の第２領域に記憶されたフォントパターンのアドレスを
算出し、上記フォントパターンのアドレスによって特定
される上記第２の領域のフォントパターンを上記第１の
領域の所定位置に転送する画像プロセッサと、上記画像プロセッサと上記画像メモリとを接続するグラ
フィックバスとを有することを特徴とするグラフィック
処理システム。
【請求項１８】特許請求の範囲第17項において、上記第２の領域に保持されている複数の画素によって構
成される文字のフォントパターンは、２値情報であるこ
とを特徴とするグラフィック処理システム。
【請求項１９】特許請求の範囲第18項において、上記画像プロセッサは、上記フォントパターンのアドレ
スによって特定される上記第２の領域の２値情報で構成
されるフォントパターンを、予め設定された多値情報に
変換し、上記変換された多値情報を上記第１の領域の所
定位置に転送することを特徴とするグラフィック処理シ
ステム。
【請求項２０】特許請求の範囲第19項において、上記多値情報は、カラーデータであることを特徴とする
グフィック処理システム。
【請求項２１】特許請求の範囲第17項から第20項のうち
の１項において、上記文字コード情報は、上記文字のフォントパターンの
大きさまたは書体を指定する形状指定情報を有し、上記画像プロセッサは、上記フォントパターンのアドレ
スによって特定される上記第２の領域のフォントパター
ンを、上記形状指定情報に基づいて変換し、上記変換さ
れたフォントパターンを上記第１の領域の所定位置に転
送することを特徴とするグラフィック処理システム。
【請求項２２】特許請求の範囲第17項から第21項のうち
の１項において、上記出力部は、並直列変換器であることを特徴とするグ
ラフィック処理システム。
【請求項２３】特許請求の範囲第17項から第21項のうち
の１項において、上記出力部は、並直列変換器を含む表示装置であること
を特徴とするグラフィック処理システム。
【請求項２４】特許請求の範囲第17項から第21項のうち
の１項において、上記出力部は、並直列変換器を含む印字装置であること
を特徴とするグラフィック処理システム。
【請求項２５】アドレス及びデータを伝送するシステム
バスと、上記システムバスに接続され、少なくともプログラムを
記憶するメインメモリと、上記システムバスに接続され、上記プログラムを実行
し、演算処理を行うプロセッサと、画像情報を出力する出力部と、上記出力部によって出力される画素に対応する画像情報
を記憶する第１の領域と、複数の画素によって構成され
る記号を含む文字のフォントパターンを記憶する第２の
領域とを含む画像メモリと、上記システムバスに接続され、上記プロセッサからのデ
ータを受けて画像情報を生成処理する画像プロセッサで
あって、上記フォントパターンが記憶された領域を示す
フォント領域情報と上記フォントパターンの１文字を構
成するビット数を示すフォントビット数情報とを予め保
持するレジスタを有し、文字を指定するために外部から
与えられた符号化された文字コード情報と上記フォント
領域情報と上記フォントビット数情報とから上記記憶部
の第２領域に記憶されたフォントパターンのアドレスを
算出し、上記フォントパターンのアドレスによって特定
される上記第２の領域のフォントパターンを読み出し、
上記読み出されたフォントパターンを上記第１の領域の
所定位置に書き込む描画プロセッサと、上記画像プロセッサと上記画像メモリとを接続するグラ
フィックバスとを有することを特徴とするグラフィック
処理システム。
【請求項２６】特許請求の範囲第25項において、上記第２の領域に保持されている複数の画素によって構
成される文字のフォントパターンは、２値情報であるこ
とを特徴とするグラフィック処理システム。
【請求項２７】特許請求の範囲第26項において、上記描画プロセッサは、上記フォントパターンのアドレ
スによって特定される上記第２の領域の２値情報で構成
されるフォントパターンを読み出し、上記読み出された
フォントデータを予め設定された多値情報に変換し、上
記変換された多値情報を上記第１の領域の所定位置に書
き込むことを特徴とするグラフィック処理システム。
【請求項２８】特許請求の範囲第27項において、上記多値情報は、カラーデータであることを特徴とする
グラフィック処理システム。
【請求項２９】特許請求の範囲第25項から第28項のうち
の１項において、上記文字コード情報は、上記文字のフォントパターンの
大きさまたは書体を指定する形状指定情報を有し、上記描画プロセッサは、上記フォントパターンのアドレ
スによって特定される上記第２の領域のフォントパター
ンを読み出し、上記読み出されたフォントパターンを上
記形状指定情報に基づいて変換し、上記変換されたフォ
ントパターンを上記第１の領域の所定位置に書き込むこ
とを特徴とするグラフィック処理システム。
【請求項３０】特許請求の範囲第25項から第29項のうち
の１項において、上記出力部は、並直列変換器であることを特徴とするグ
ラフィック処理システム。
【請求項３１】特許請求の範囲第25項から第29項のうち
の１項において、上記出力部は、並直列変換器を含む表示装置であること
を特徴とするグラフィック処理システム。
【請求項３２】特許請求の範囲第25項から第29項のうち
の１項において、上記出力部は、並直列変換器を含む印字装置であること
を特徴とするグラフィック処理システム。