JPS584470A - メモリ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、二次元の文書イメージデータを処理する計算
機のメモリ制御装置に係り、特に、文書イメージデータ
内の部分エリアの高速転送に関する。

文献、伝票などの文書情報の例を図１に示す。

図中、斜線を施したような矩形領域を部分図と呼ぶ。図
１に示す文書情報を、ファクシミリ等によって走査し、
そのデータを計算機内のメモリに取込む。メモリに取込
まれた文書イメージデータの中から、部分図に関するデ
ータのみを選択して、メモリの他のエリアへ転送する処
理を、部分図の切出と呼ぶ。これと逆方向の転送を合成
と称する。

このような切出Ｏ合成処理を高速に実行する装置として
、発明者らは、既に「文書画偉データの切出９合成装置
」（実用新案冬鋪ホなＱ％；　ｓ’；　−’ａ’ｒ１７
９　　）として、発明している。ただし、この装置は、
計算機の外部メモリ（データバスに接続）上で、上記の
切出・合成処理を実行するものである。したがって、計
算機の主記憶装置上の文書イメージデータを、データバ
スを介して、切出・合成装置へ転送し、そこで部分図を
切出し、その部分図データを、再びデータバス経由で主
記憶装置に戻す、と言うように、文書イメージデータを
転送する回数が多く、データバスがネックと表る欠点が
あった。

本発明の目的は、上記の欠点を解消し、パスネックを生
じさせず、かつ高度に、文書イメージデータの切出・合
成を実行する装置を提供することにある。

上記目的を実現するため、中央処理装置の主記憶装置内
で、不連続な領域のデータを、別の不連続な領域に、高
速で転送することを可能にした。

すなわち、メモリの用途を、主記憶装置として用いるモ
ード（モード１と呼ぶ）と、本発明による切出・合成装
置として用いるモード（モード２と呼ぶ）とに、分類し
、モード２の場合には、パスを用いず、メモリと、本メ
モリ制御装置との間で、上記不連続データの転送を実現
する。

第２図に１不連続データの転送例を示す、ここで、記号
の意味は、次の通りである。

Ａｌ：転送元の先頭アドレス Ａｔ：転送先の先頭アドレス Ｗ：転送すべきデータ（有効データ）の横長さ１１：転
送元における有効データの間隔■、：転送先における有
効データの間隔Ｎ：有効データを転送する繰返し回数（
有効データの縦長さ） 以下、本発明を、実施例を用いて詳細に説明する。第３
図に１本発明による、メモリ制御装置の構成を示す。図
中、点線で囲った部分が、メモリ制御装置５である。こ
れは、中央処理装置（ｃｐｕ）３と、メモリ４との間に
位置し、中央処理装置３トハ、アドレスバス６、データ
バス７、コントロールパス８、とによって接続される。

メモリ制御装置５は、アドレススイッチ１０゜アドレス
制御部２０．コントロール部３０．リード・ライトバッ
ク７４Ｇ、リード・ライトスイッチ５０とから成る。

アドレススイッチ１０は、プントロール部３０から送ら
れるモード選択信号５０１がモード１（メモリ４を中央
処理装置３の主記憶装置として用いるモード）を示して
いる時は、アドレスデータとして、アドレスバス６から
送られるデータを、メモリ４に送出する。モード選択信
号５０１がモード２（メモリ４を、部分図の切出・合成
装置として用いるモード）を示している時は、アドレス
制御部２０から送出されるデータを、アドレスデータと
して、メモリ４に送出する。

リード・ライトバッフ７４ｏは、メモリ４をリード、あ
るいはライトする時のバッファである。

これは、タイミング信号の２周期で、１つの動作を完了
する。すなわち、第１周期で、リード・２イトバツフア
４０にデータを取込み、このデータを、次の第２周期で
、送出する。データを取込む元、および送出する先を決
定するのは、コントロール部３０から送られるモード選
択信号５０１と、リード・ライトスイッチ５０から送ら
れるリード・ライト信号５０２である。モード選択信号
５ｏ１がモード１を示している時には、中央処理装置３
の処理要求がリードの時、リード・ライト信号５０２は
リード指示に１ライトの時には、ライト指示になる。こ
の時、リード動作は、第１周期でメモリ４から、リード
・ライトバッファ４０にデータを取込み、第２周期で、
そのデータを、中央処理装置３に送る。ライト動作は、
この逆である。

一方、モード選択信号５０１がモード２を示している時
、リード・ライト信号は、同期信号５０４〜の周期とと
に１リード指示とライト指示とを交互に繰返す。すなわ
ち、第１周期で、メモリ４から、リード・ライトバッフ
ァ４０にデータを取込み、そのデータを、第２周期では
、中央処理装置３に送るのではなく、再びメモリ４に送
出する。これによって、パス６〜８を経由せず、メモリ
４内のデータ転送が可能になる。

リード・ライトスイッチ５０は、リード・ライト信号５
０２を発生する部分である。↓述のととく、モード１の
時は、中央処理装置３のリード要求、あるいはライト要
求にしたがって、各々ｙ−ド指示、あるい紘ライト指示
を発行する。モード２の時は、タイミング信号に同期し
て、リード指示とライト指示を交互に繰返し発行する。

アドレス制御部２０は、モード２０時、転送元、および
、転送先のアドレスを計算する。その詳細な構成を第４
図に示す。図中、２０１〜２０６は、第２図に示した各
パラメータを収めるレジスタ、またはカウンタであり、
それぞれ、転送元アドレスカウンタ２０１．転送元間隔
レジスタ２０２．転送先アドレスカウンタ２０３．転送
先間隔レジスタ２０４９語数レジスタ２０５．および繰
返し回数レジスタ２０６である。これらは、データバス
７を介して、中央処理装置３から送られる初期データを
、コントロール部３０から送られる初期セット信号５０
３に同期して取込む。

アドレスセレクタ２１３は、同期信号５０４の奇数番目
の周期で、転送元アドレスカウンタ２０１の内容を、偶
数番目の周期で、転送先アドレスカウンタ２０３の内容
を、それぞれ選択して、アドレススイッチＩＯＫ送る。

アドレススイッチ１０にデータを転送した後、選択され
た方のアドレスカウンタの内容を、１ずつカウントアツ
プする。

語数カウンタ２１１は、転送先アドレスカウンタ２０３
のカウントアツプと同期して、ｌずつカウントアツプし
、有効データの転送語数をカウントする。語数カウンタ
２１１の内容と、語数レジスタ２０５の内容とが一致し
た時、比較器２０９はこれを検出し、キャリー信号５０
５を、各々、加算器２０７および２０８９語数カウンタ
２１１゜および繰返し回数カウンタ２１２に送出する。

加算器２０７は、キャリー信号５０５を受取ると、転送
元アドレスカウンタ２０１の内容と、転送元間隔レジス
タ２０２の内容とを加算し、その結果°を再び、転送元
アドレスカウンタ２０１に戻す。

加算器２０８も、同様に、キャリー信号５０５を受取る
と、転送先アドレスカウンタ２０３の内容と、転送先間
隔レジスタ２０４の内容とを加算し、その結果を、再び
転送先アドレスカウンタ２０３に戻す。このように、転
送元アドレスカウンタ２０１、および転送先アドレスカ
ウンタ２０３の内容を、データ転送の途中でスキップさ
せることによって、不連続データの転送を、連続的に実
行することが可能になる。

語数カウンタ２１１は、キャリー信号５０５を受取ると
、その内容を初期値０にクリアする。東に、同じくキャ
リー信号５０５によって、繰返し回数カウンタ２１２の
内容に１を加算する。

以後、上記の動作を繰返す。この繰返しによって、繰返
し回数カウンタ２１２の内容は、初期値０から順次カウ
ントアツプされる。この値が練返し回数レジスタ２０６
の内容と一致すると、それを比較器２１０が検出し、終
了信号５０６を、コントロール部３０に送出する。

コントロール部３０は、アドレス制御部２０等をコント
ロールｊる部分である。その詳細を第５図に示す。コン
トロール部３０は、命令デコーダ３０１、同期信号発生
部３０２．ｌＪ−ド・ライト選択信号発生部３０３．Ｉ
Ｊ−ド・ライト要求発生部３０４．および割込み信号発
生部３０５から成る。

命令デコーダ３０１は、中央処理装置３から、コントロ
ールパス８を介して送られる制御信号を解読し、その制
御信号のモードを判定しモード信号５０７を発生する。

これを、同期信号発生部３０２、ｌＪ−ド・ライト選択
信号発生部３０３゜リード−ライト要求発生部３０４．
およびアドレススイッチ１０に送出する。更に、モード
１の時には、コントロールパス８を介して送られる制御
信号をそのまま、−切加工せずに、リード・ライト要求
発生部に送る。一方、モード２の時は、制御信号をデコ
ードし、初期セット信号５０３として、アドレス制御部
２０に送出する。同期信号発生部３０２は、命令デコー
ダ３０１から送られるモード信号３０７と、中央処理装
置３からコントロールパス８を介して送られるタイミン
グ信号とを受取る。モード２０時のみ、タイミング信号
を分周し、それを同期信号５０４として、アドレス制御
部２０に送出する。モード１の時は、同期信号５０４を
発生しない。

リード・ライト選択信号発生部３０３は、モード２の時
のみ、同期信号５０４に同期して、リード指示とライト
指示を交互に繰返し、リード・ライト要求発生部３０４
．アドレス制御部２０．およびリード・ライトスイッチ
５０に送る。

リード・ライト要求発生部３０４は、命令デコーダ３０
１からのモード信号５０７を受取り、それがモード１を
示している時は、命令デコーダ３０１から送られる制御
信号を、リード・ライト要求信号５０８として、メモリ
４に送る。一方、モード信号５０７が、モード２を示し
ている時には、リード・ライト選択信号発生部３０３が
ら送られる信号を、リード・ライト要求信号５０８とし
て、メモリ４に送る。

割込み信号発生部３０５は、アドレス制御部２０から送
られる終了信号５０６を受け、これを中央処理装置３へ
の割込み信号に変換して、コントロールバス８へ送出す
る。

以上、説明したごとく、本発明のメモリ制御装置９によ
れば、モード１の場合、中央処理装置３とメモリ４との
間では、通常の主記憶装置の場合と全く同様に、全ての
制御信号とデータとが、−切加工されずにゃりとすされ
る。したがって、モード１では、メモリ４は通常の主記
憶装置と同様の役割を果す。

一方、モード２では、メモリ４は、最初リード状態とな
り、転送元アドレスカウンタ２０１の値が指示されるの
で、転送元のデータが、リード・ライトバッファ４０に
取込まれる。次の周期では、メモリ４はライト状態に切
替り、アドレスとして、転送先アドレスカウンタ２０３
の値が指示されるので、リード・ライトバッファ４０内
のデータは、転送先に格納される。このように、メモリ
４内のデータ転送が、各種のバス６〜８を使用すること
なく、高速で実行される。

更に、転送元アドレスカウンタ２０１、および転送先ア
ドレスカウンタ２０３の値は、転送のたびに１ずつカウ
ントアツプされるだけではなく、一定間隔で、各々予め
指定された値（Ｉｓ＝　工、）を加算するので、第２図
に示す不連続データの転送が可能になる。

本メモリ制御装置によって、部分図の切出・合成を行う
Ｋは、次の手順による。

（１）　　転送に必要な各パラメータ（転送元の先頭ア
ドレス人８．転送先の先頭アドレスＡ！、有効データ長
Ｗ３．転送元の有効データ間隔Ｉｔｓ転送先の有効デー
タ間隔Ｉ’４ｓ転送の繰返し回数Ｎ）を指定する。

指定の方法は、中央処理装置４のレジスタに、指定する
値をセットし、その後、各パラメータ指定用の制御信号
を、メモリ制御装置９に送る。このパラメータ指定用の
制御信号は、モード２の信号であるので、コントロール
部３０内の命令デコーダ３０１は、各制御信号を解読し
、各対応した初期セット信号を発生する。これによって
、アドレス制御部２０内の各レジスタまたはカウンタ２
０１〜２０６に、それぞれ初期値がセットされる。

（２）モード２のデータ転送の開始を指示する制御信号
を、中央処理装置３から送出する。これＫよって、コン
トロール部３０内の同期信号発生部３０２が動作を開始
し、アドレス制御部２０他へ、同期信号を送出する。こ
の同期信号によって、切出・合成のデータ転送が実行さ
れる。

（３）指定されたＮ回のデータ転送が終了すると、繰返
し回数カウンタ２１２の内容が、繰返し回数レジスタ２
０６の内容（へ）と一致する。この一致を比較器２１０
が検出し、コントロール部３０に対して、終了信号５０
６を出す。コントロール部３０内の割込み信号発生部３
０５は、終了信号５（ｌを受取ると、同期信号発生部３
０２の動作を停止させ、かつ、中央処理装置３に対して
終了割込みを送出する。中央処理装置３は、この終了割
込みＫよって、データ転送の終了を知る。

本発明によれば、部分図の切出・合成を始めとし、第６
図に示すような、各転送機能を、１回の起動処理で実現
できる。このため、ソフトウェアによるオーバーヘッド
が発生しないので、処理を高速化できる。

更に、切出・合成処理を、メモリ内で実行するので、パ
スネックを生じさせない。

【図面の簡単な説明】

第１図は、文書情報と部分図の例、第２図は、メモリ上
に於る切出・合成の概念図、第３図は、メモリ制御装置
の構成図、第４図は、メモリ制御装置中のアドレス制御
部についてのブロック構成図、第５図は、メモリ制御装
置中のコントロール部についてのブロック構成図である
。 １・・・文書情報、２・・・部分図、３・・・中央処理
装置、４・・・メモリ、５・・・メモリ制御装置、６・
・・アドレスパス、７…データパス、８…コントロール
パス、１０・・・アドレススイッチ、２０・・・アドレ
ス制御部、３０・・・コントロール部、４０・・・リー
ド・ライトバッファ、５０・・・リード・ライトスイッ
チ、２０１・・・転送元アドレスカウンタ、２０２す・
転送元間隔レジスタ、２０３・・・転送先アドレスカウ
ンタ、２０４・・・転送先間隔レジスタ、２０５・・・
語数レジスタ、２０６・・・繰返し回数レジスタ、２０
７゜２０８・・・加算器、２０９．２１０・・・比較器
、２１１・・・語数カウンタ、２１２・・・繰返し回数
カウンタ、２１３・・・アドレスセレクタ、３０１・・
・命令デコーダ、３０２・・・同期信号発生部、３０３
・・・リード・ライト選択信号発生部、３０４・・・リ
ード・ライト要求発生部、３０５・・・割込み信号発生
部、５０１・・・モード選択信号、５０２・・・リード
・ライト信号、５０３・・・初期セット信号、５０４・
・・同期信号、５０５・・・キャリー信号、５０６・・
・終了信号、５０７・・・モード信号、５０８・・・リ
ード・ライト要茅　１　目 ′１！Ｊ２　　’ｆｅｄ Ａ＋ ￥　３　図 ３ Ｙ　５　口 事件の表示 昭和５６年特許願第　１０１２３８号 発明の名称 メモーリ制御装置 補正をする者 名　　リ　　　　１５１０１株式会トド　　日　　立　
　製作所１１　　表　名　　三　　　１）　勝　　茂代
　　理　　　人 補正明細書 発明の名称　メモリ制御装置 特許請求の範囲 １　１１ｉ１１データを格納するためのメモリと、処理
装置との間に接続されたメモリ制御装置であって　（＆
）　　上記メモリか、り読み出すべきデータのり一ドア
ドレスと書込むべきデータのライトアドレスを交互に出
力するためのアドレス制御部と 伽）第１及び第２のモード信号を発生するためのコノト
ロール部と （ｅ）　　上記第１のモード信号に対応して上記処理装
置からアドレスバスに送出されるアドレス信号を上記メ
モリに加え、上記第２のモード°信号に対応して上記ア
ドレス制御部から送出されるアドレス信号を上記メモリ
に加えるためのアドレススイッチ手段と。 （ｄ）　　上記メモリに接続されたバッファメモリと （・）上記第２のモード信号に対応して上配り一ドアド
レスにより指定された第１のエリアのデータを読み出し
て上記バッファに格納する動作と、上記バッファに格納
されたデータをライトアドレスにより指定された第２の
エリアに書込む動作を交互に繰返して行う手段と を備えたメモリ制御装置。 ２　第１項において、上記アドレス制御部は、第１のエ
リアの先頭アドレスＡ１を格納する第１のカウンタと第
２のエリアの先頭アドレスＡ、を格納する第２のカウン
タと、上記第１．第２のカウンタの内容をデータの読み
書きのタイミングと所定の関係を有するタイミングにょ
リカクンドア、プする手段と、上記第１及び第２のカウ
ンタの出力を交互に選択的に上記アドレススイッチ手段
に送出するためのセレクタ手段とを備えたメモリ制御装
置。 ３、第２項において、第１エリアに格納された複数のブ
ロックよりなるデータのデータブσ、り長Ｗ、を示す情
報を格納する第１のレジスタと。 腋データプロ、り間の間隔工、を示す情報を格納する第
２のレジスタと、上記第１．第２のカラｙりと同期して
カウントアツプされる第３のカウンタと、上記第１のレ
ジスタの内容と上記第３のカウンタの内容が一致したと
き、上記第１のカウンタの内容を、　上記間隔■１と関
連する値だけスキ、プする手段とを備えたメモリ制御装
置。 ４、第２項において、第１エリアに格納された複数のプ
ロ、りよりなるデータのブロック長Ｗ。 を示す情報を格納する第１のレジスタと、第２エリアに
格納すべきデータのデータブロック間の間隔Ｉ、を示す
情報を格納する第３のレジスタと。 上記第１．第２のカラｙりと同期してカウントア、プさ
れる第３のカウンタと、上記第１のレジスタの内容と、
上記第３のカウンタの内容が一致したとき第２のカウン
タの内容を上記間隔Ｉ、と関連する値だけスキ、プする
手段とを備えたメモリ制御装置。 ｉ　第２項において、第１エリアに格納された複数のプ
ロ、りよりなるデータのブロック長Ｗ□を示す情報を格
納する第１のレジスタと、該デー　。 タブロック間の間隔Ｉ□を示す情報を格納する第２のレ
ジスタと、第２エリアに格納すべきデータのデータブロ
ック間の間隔Ｉ、を示す情報を格納する第３のレジスタ
と、上記第１．第２のカウンタと同期してカウントアツ
プされる第３のカラｙりと、上記第１のレジスタの内容
と、上記第３のカラｙりの内容が一致したとき上記第１
のカウンタの内容を上記間隔■、に関連する値だけスキ
ップすると共に、上記第２カウンタの内容を上記間隔１
．に関連する値だけスキップする手段とを備えたメモリ
制御装置。 ６、第３項又は第４項又は第５項において、データのブ
ロック数Ｎを示す情報を格納する第４のレジスタと、第
３カウｙりと第４レジスタの内容の一致回数をカウント
する第４のカウンタと、上記第４レジスタの内容と上記
＄４カウンタの内容が一致したときに第１エリアから第
２エリアへのデータ転送を終了する手段とを備えたメモ
リ制御装置。 発明の詳細な説明 本発明は二次元画像のイメージデータを処理する計算機
のメモリ制御装置に係り、特に、二次元画像の走査デー
タのうち、必要な部分画像データのみを高速で切出し、
記憶装置内の連続した、又は不連続のエリアに格納する
こと、及び記憶装置内に格納されている部分画像データ
を、二次元画像データのうちの所定の領域に高速で合成
するために用いられるメモリ制御装置に関する。 文献、伝票などの文書情報をファクシミリ等により走査
し、そのデータを計算機内のメモリに取り込むことは公
知である。このメモリに取り込まれた文書イメージデー
タの中から部分図に関するデータのみを選択しメモリの
他のエリアに転送する処理を部分図の切出しという。す
なわち第１図に示すようにメモリに記憶された二次元画
像のデータｌのうち、斜線を施した部分画像のデータ２
を矢印で示したように、メモリの連続したエリアに格納
する処理が切出しである。又、この逆方向のデータ転送
処理を合成という。 二次元画像データの切出合成の処理は、従来ソフトウェ
ア的に処理されていたが、処理時間が長いという欠点が
あった。例えばファクシミリの走査線の解儂度を８本／
ｍｍ、データ転送１回当りのオーバーへ、ドな１ｍ５ｅ
ｃ、データ転送速度をＩＭバイト／＠ｅｅとした場合１
ｃｔｌｌｘ１０ｅｍ程変の部分図データを６０個程度切
出すのに５秒以上かかるのが通常であった。 従って本発明の主たる目的は１文書画儂データの切出・
合成を高速に牲するためのメモリ制御装置を提供するこ
とにある。 本発明の他の目的は、データバスを経由して文書両会デ
ータを転送する回数を低減することによってバスネック
を生ぜさせずに文書画像データの切出・合成等の処理を
実行できるメモリ制御装置を提供することにある。 本発明の他の目的は、記憶装置内の連続又は不連続な領
域のデータを、別の連続又は不連続な領域に転送するこ
とにより、文書画會データの切出・合成部分画像の移動
等の処理を高速で実行するメモリ制御装置を提供するこ
とにある。 これらの目的を達成するために本発明においては、メモ
リのリード、ライトの動作を２つのモー　。 ドで選択的に実行でき−るように、メモリと処理装置と
の間にメモリ制御装置が接続されている。 ここでモードｌの動作とは、処理装置とメモリとの間で
データの転送を行５通常の動作である。 モード２の動作とは、メモリのある領域のデータをメモ
リ制御装置を経由して再び同じメモリの異なる領域に転
送する動作である。このモード２の動作により文書画會
データの切出・合成等の機能が実現される。 以下、本発明の実施例について詳細に説明する。 第２Ａ図は文書画像データの転送の機能を説明するため
のものである。ここで同図の各記号の意味は次の通りで
ある。 Ａ１：転送元の先頭アドレス Ａ、：転送先の先頭アドレス Ｗ　：転送すべきデータ（有効データ）の横長さ １１：転送元における有効データの間隔！、：転送先に
おける有効データの間隔Ｎ　：有効データを転送する繰
返し回数（有効データの縦長さ） 第２Ａ図において、Ｉ、＞０　、　Ｉ、）０とした場合
は、第２Ｂ図の囚のように一分画儂の位置を移動する処
理となる。又ｌ１）０　、１．ｇｏ　とした場合は、第
２Ｂ図の（ロ）のように部分画像の切出、Ｃ）のように
Ｉ、ｓＯ，Ｉ、＞Ｏとした場合は部分画像の合成、０の
ようにｌ　、ｍ　ｌ　、　ｍ　Ｑの場合は高速プロ、り
転送の処理となる。 本発明にかかるメモリ制御装置はこれらの任意の処理を
高速で実行することができる。 第３図に１本発明によるメモリ制御装置の構成の一実施
例を示す。図中１点線で囲った部分が、メモリ制御装置
５である。これは、中央処理装置（ｅｐｕ）３と、メモ
リ４との間に位置し、中央処理装置１３トｔ！、アドレ
スバス６、データバス７、コントロールバス８、とによ
って接続される。 メモリ制御装置５は、アドレススイッチ１Ｇ。 アドレス制御部２０．コントロール部３０．リード・ラ
イドパ、ノア４０．リード・ライトスイ。 チ５０とから成る。 ７Ｆレススイ、チ１Ｇは、コントロール部３０から送ら
れるモード信号５０１がモードｌ（メモリ４を中央処理
装置３の主記憶装置として用いるモード）を示している
時は、アドレスデータとして、アドレスバス６から送ら
れるデータを、メモリ４に送出する。モード信号５０１
がモード２（メモリ４を、部分図の切出・合成等のため
に用いるモード）を示している時は、アドレス制御部２
０から送出されるデータ５０７を、アドレスデータとし
て、メモリ４に送出する。 リード・ライドパ、ファ４０は、メモリ４からリードし
たデータを格納したり、ライトするデータを格納するバ
ラフチである。これは、２つのステ、プで、１つの動作
を完了する。すなわち、第１ステ、プで、リード・ライ
ドパ、ファ４０にデータを織込み、このデータを、次の
第２ステ、プで、送出する。データを取込む元、および
送出する先な決定するのはリード・ライトスイッチ５０
から送られるリード・ライトストローブ信号５０２であ
る。モード信号５０１がモードｌを示している時には、
中央処理装置３の処理要求がリードの時、リード・ライ
トストローブ信号５０２はリード指示に、ライトの時に
は、ライト指示になる。 この時、リード動作は、第１ステ、プでメモリ４から、
リード・ライドパ、フ丁４０にデータを取込み、第２ス
テ、プで、そのデータを、中央処理装置３に送る。ライ
ト動作は、この逆である。 一方、モード信号５０１がモード２を示している時、リ
ード・ライトストローブ信号５０２は、リード指示とラ
イト指示とを交互に繰返す。すなわち、第１ステ、プで
、メモリ４から、リード−ライトバッファ４Ｇにデータ
を取込み、そのデータを、第２ステ、プでは、中央処理
装置３に送るのではなく、再びメモリ４に送出する。こ
れによりて、バス６〜８を経由せず、メモリ４内のデー
タ転送が可能になる。 リード・ライトスイッチ５０は、リード・ライトストロ
ーブ信号５０２を発生する部分である。 上述のごとく、モードｌの時は、中央処理装置３のリー
ド要求、あるいはライト要求にしたがって、各々リード
指示、あるいはライト指示を発行する。 モード２の時は、リード指示とライト指示を交互に繰返
し発行する。 アドレス制御部２０は、モード２の時、転送元、および
、転送先のアドレスを計算する。その詳細な構成を第４
図に示す。図中、２０１〜２０６は、第２Ａ図に示した
各パラメータを収めるレジスタ、またはカウンタであり
、それぞれ、転送元アドレスカウンタ２０１．転送元間
隔レジスタ２０２゜転送先アドレスカウンタ２０３．転
送先間隔レジスタ２０４．語数レジスタ２０５．および
繰返し回数レジスタ２０６である。これらは、データバ
ス７を介して、中央処理装置３から送られる初期データ
を、コントロール部３０から送られる初期セット信号５
０３に同期して取込む。 アドレスセレクタ２１３は、リードライト信号５０９（
第６図参照）のリード信号の周期で、転送元アドレスカ
ウンタ２０１の内容を、ライト信号の周期で、転送先ア
ドレスカウンタ２０３の内容を、それぞれ選択して、そ
の選択したデータ５０７をアドレススイッチｌＯに送る
。アドレスカラｙり２０１，２０３及び語数カラｙり２
１１は例えば第６図に示すアドレス制御信号５０４によ
りそれぞれ１つづつカウントアツプされる。語数カフｙ
り２１１の内容と、語数レジスタ２０５の内容とが一致
した時、比較器２０９はこれを検出し、キャリー信号５
０５を、各々、加算器２０７および２０８．語数カラｙ
り２１１．および繰返し回数カウンタ２１２に送出する
。加算器２０７は、キャリー信号５０５を受敗ると、転
送元アドレススイッチ２０１の内容と、転送元間隔レジ
スタ２０２の内容とを加算し、その結果を再び、転送元
アドレスカラｙり２０１に戻す。加算器２０Ｂも、同様
に、キャリー信号５０５を受電ると、転送先アドレスカ
ラ／り２０３の内容と、転送先間隔レジスタ２０４の内
容とを加算し、その結果を再び転送先アドレスカラｙり
２０３に戻す。このように、転送元アドレスカウンタ２
０１．およびアドレスカラ／り２０３の内容を、データ
転送の途中でスキ、プさせることによって、不連続デー
タの転送を、連続的に実行することが可能になる。 語数カウンタ２１１は、キャリー信号５０５を受取ると
、その内容を初期値０にクリアする。更に、同じくキャ
リー信号５０５によりて、繰返し回数カウンタ２１２の
内容に１を加算する。 以後、上記の動作を繰返す。この繰返しによって、繰返
し回数カウンタ２１２の内容は、初期値０から順次カウ
ントアツプされる。この値が繰返し回数レジスタ２０６
の内容と一致すると、それを比較器２１Ｇが検出し、終
了信号５０６を、コントロール部３０に送出する。 コントロール部３０は、アドレス制御部２０等をコント
ロールする部分である。その詳細を第５図に示す。コン
トロール部３０は、命令デコーダ３０１、同期信号発生
部３０２．リード・ライト信号発生部３０３．アドレス
制御信号発生部３０４および割込み信号発生部３０５か
ら成る。 命令デコーダ３０１は、中央処理装置３から、コントロ
ールパス８を介して送られる制御信号８１を解読し、そ
の制御信号のモードを判定しモード信号５０１を発生す
る。これを、同期信号発生部３０２、アドレススイッチ
１０．およびリードライトスイッチ５０に送出する。更
に、モードｌの時には、コントロールパス８を介して送
られる制御信号をそのまま（５１０）、−切加工せずに
。 リード−ライトスイッチ５０に送る。一方、モード２の
時は、制御信号８１をデコードし、初期セ、ト信号５０
３として、アドレス制御部２０に送出する。同期信号発
生部３０２は、命令デコーダ３０１から送られるモード
信号５０１と、中央処理装置３からコントロールパス８
を介して送られるタイミング信号８２とを受取る。モー
ド２の時のみ、タイミング信号を分周し、それを同期信
号５０８として、リードライト信号発生部３０３゜およ
びアドレス制御部信号発生部３０４に送出する。モード
ｌの時は、同期信号５０８を発生しない。 リード・ライト選択信号発生部３０３は、モード２の時
のみ、同期信号５０８に同期して、リード指示とライト
指示の信号５０９を交互に繰返し。 リード・ライト要求発生部３０４．アドレス制御部２０
．およびリード・ライトスイッチ５０に送る（第６図参
照）。 同様に、アドレス制御信号発生１３ｏ４は、モード２の
時のみ、同期信号５０８に同期して、アドレス加算信号
５Ｇ４を発生し、アドレス制御部２０に送る（第６図参
照）。 割込み信号発生部３０５は、アドレス制御部２０から送
られる終了信−％５０６を受け、これを中央処理装置３
への割込み信号８３に変換して、コントロールパス８へ
送出スる。 以上、説明したごとく、本発明のメモリ制御装置５によ
れば、モードｌの場合、中央処理装置３とメモリ４との
間では１通常の主記憶装置の場合と全く同様に、全ての
制御信号とデータと力纂、−切加工されずにやりとりさ
れる。した力１りて、モードｌでは、メモリ４は通常の
主記憶装置と同様の役割を果す。 一方、モード２では、メモリ４は、最初リード状態と造
り、転送元アドレスカウンタ２０１の値が指示されるの
で、転送元のデータが、リード・ライドパ、フ丁４０に
攻込まれる。次の周期では、メモリ４はライト状態に切
替り、アドレス、とじて。 転送先アドレスカラｙり２０３の値が指示されるので、
リード・ライドパ、フチ４０内のデータは、転送先に格
納される。このように、メモリ４内のデータ転送が、各
種のパス６〜８を使用することなく、高速で実行される
。 更に、転送元アドレスカウンタ２０１．および転送先ア
ドレス加算信号２０３の値は、転送のたびに１ずつカウ
ントアツプされるだけではなく。 一定間隔で、各々予め指定された値（ＩＳ−１１）を加
算するので、第２図に示す不連続データの転送が可能に
なる。 本メモリ制御装置によって１部分図の切出・合成を行う
には１、次の手順による。 （１）　　転送に必要な各パラメータ（転送元の先頭ア
ドレスＡｌ、転送先の先頭アドレスＡ２．有効データ長
Ｗ１．転送元の有効データ間隔１１．転送先の有効デー
タ間隔Ｉ３．転送の繰返し回数Ｎ）を指定する。指定の
方法は、中央処理装置３のレジスタに、指定する値をセ
、トシ、その後、各パラメータ指定用の制御信号を、メ
モリ制御装置５に送る。このパラメータ指定用の制御信
号は、モード２の信号であるので、コントロール部３０
内の命令デコーダ３０１は、各制御信号を解読し、各対
応した初期セット信号５０３を発生する。これによって
、アドレス制御部２０内の各レジスタまたはカフｙり２
０１〜２０６に、それぞれ初期値がセットされる。 （２）モード２のデータ転送の開始を指示する制御信号
を、中央処理装置３から送出する。これによりて、コン
トロール部３０内の同期信号発生部３０２が動作を開始
し、リードライト信号発生部３０３他へ、同期信号５０
８を送出する。この同期信号５０８によりて、切出・合
成のデータ転送が実行される。 （３）　　指定されたＮ回のデータ転送が終了すると、
繰返し回数カウンタ２１２の内容が、繰返し回数レジス
タ２０６の内容（へ）と一致する。この一致を比較器２
１０が検出し、コントロール部３０に対して、終了信号
５０６を出す。コントロール部３０内の割込み信号発生
部３０５は、終了信号５０６を受攻ると、同期信号発生
部３０２の動作を停止させ、かつ、中央処理装置３に対
して終了割込み信号８３を送出する。中央処理装置３は
、この終了割込みによりて、データ転送の終了を知るＯ 本発明によれば、部分図の切出・合成を始めとし、第２
Ｂ図に示すような、各転送機能を、１回の起動処理で実
現できる。このため、ソフトウェアによるオーバーヘッ
ドが発生しないので、処理を高速化できる。 更に、切出・合成処理を、メモリ内で実行するので、パ
スネ、りを生じさせない。 図面の簡単な説明 第１図は１画儂データの切出・合成の機能な説明するた
めの図 第２Ａ図、第２Ｂ図はデータの転送と、画儂データの移
動・切出・１合成・ブロック転送との関係を説明するだ
のの図 第３図は本発明のメモリ制御装置の一実施例を示すプロ
、り図 第４図は第３図におけるアドレス制御部の構成を示すブ
ロック図 第５図は第３図におけるコントロール部の構成を示すプ
ロ、り図 第６図は同期信号とリードライト信号のタイミングを示
す図である。 ！１Ｐ１２βワ （Ｄ）

Claims (1)

【特許請求の範囲】
1. １、計算機のメモリを制御する装置において、通常の主
   記憶装置としての機能の他に、二次元画像走査データか
   ら、必要部分のみを切出し、または合成する機能を付加
   するため、転送元および転送先の二次元画像走査データ
   の格納先頭アドレスＡ１、およびＡ２、上記必要部分の
   横長さＷ１縦長さＮ１および不要部分の長さＩ１、Ｉ２
   、とをもとに、転送すべきデータのアドレスを計算する
   アドレス制御部と、メモリのリード・ライトを制御する
   コントロール部とを設けたことを特徴とするメモリ制御
   装置。