JPS6057457A - Ｄｍａ装置 - Google Patents
Ｄｍａ装置Info
- Publication number
- JPS6057457A JPS6057457A JP58164520A JP16452083A JPS6057457A JP S6057457 A JPS6057457 A JP S6057457A JP 58164520 A JP58164520 A JP 58164520A JP 16452083 A JP16452083 A JP 16452083A JP S6057457 A JPS6057457 A JP S6057457A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- line
- increment
- holding means
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012423 maintenance Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 3
- 229920005994 diacetyl cellulose Polymers 0.000 description 2
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- BWRHOYDPVJPXMF-UHFFFAOYSA-N cis-Caran Natural products C1C(C)CCC2C(C)(C)C12 BWRHOYDPVJPXMF-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- OWWYREKLGMILGW-UHFFFAOYSA-N δline Chemical compound COC1C2C3C4(C5C6OC(C)=O)C(OC)CCC5(C)CN(CC)C4C46OCOC42CC(OC)C1C3 OWWYREKLGMILGW-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明はプリンタ、ＣＲ１”ディスプレイ装置。
メモリ装置等々にキャラクタゼネレータのパターン情報
、中間調パターン情報、ビット画像情報等々の画像情報
を転送する転送装置に関し、特にＤＭＡ転送装置に関す
る。
、中間調パターン情報、ビット画像情報等々の画像情報
を転送する転送装置に関し、特にＤＭＡ転送装置に関す
る。
［従来技術〕
従来のこの種のＤＭＡ装置では、ソース側およびディス
ティネーション側においてＤＭＡ開始アドレス及び転送
バイ１−数を設定することで、連続するアドレスからな
る１ラインをディスティネーション側の連続するアドレ
スからなる】ラインに転送するという１次元的な転送し
かできない。よって、ＣＲ’ｒディスプレイ等にキャラ
クタパターン等を転送する場合、■ラインごとにＤＭＡ
セットを行なわな番ブればならない。したがって、ＤＭ
Ａ装置に転送元（ソース側）先頭アドレス、転送先（ギ
ノ ７−？ ） 立 −？ノ １１ノ／１１１１） θ
３■イア １ぐ ｔノ ７ 古七；ｔ語数をセットする
プロセッサ（マイクロコンピュータ）が頻頒にセラｌ−
１１Ｊ作をしなければならず、その分プロセッサのタス
クが多く、しか［Ｊ転送時間が長くなる。
ティネーション側においてＤＭＡ開始アドレス及び転送
バイ１−数を設定することで、連続するアドレスからな
る１ラインをディスティネーション側の連続するアドレ
スからなる】ラインに転送するという１次元的な転送し
かできない。よって、ＣＲ’ｒディスプレイ等にキャラ
クタパターン等を転送する場合、■ラインごとにＤＭＡ
セットを行なわな番ブればならない。したがって、ＤＭ
Ａ装置に転送元（ソース側）先頭アドレス、転送先（ギ
ノ ７−？ ） 立 −？ノ １１ノ／１１１１） θ
３■イア １ぐ ｔノ ７ 古七；ｔ語数をセットする
プロセッサ（マイクロコンピュータ）が頻頒にセラｌ−
１１Ｊ作をしなければならず、その分プロセッサのタス
クが多く、しか［Ｊ転送時間が長くなる。
本発明はＤＭＡ転送を行なう画情報処理システムのプロ
セッサのタスク、特にＩＢＭΔセツ１−回数を低減し、
転送時間を更に速くすることを目的とする。
セッサのタスク、特にＩＢＭΔセツ１−回数を低減し、
転送時間を更に速くすることを目的とする。
上記目的を達成するために本発明においては。
被転送データの開始アドレスを示すソース開始アドレス
レジスタ（ソース開始アドレス保持手段）。
レジスタ（ソース開始アドレス保持手段）。
転送先アドレスの開始を示すディスゲ・イネ−ジョン開
始アドレスレジスタ（ディスティネーション開始アドレ
ス保持手段）および連続したデータとして何バイトを転
送するかを示ずラインバイトカウンタ（ラインバイト保
持手段）に加えて、そのラインを何ライン転送するかを
示ずラインカウンタ（ライン保持手段）およびラインと
ラインの間における増分を示す増分カウンタ（増分保持
手段）を備え、転送先メモリがページ構成になっている
場合は、ページ指定を行なうためのページレジスタ（ペ
ージ保持手段）を備えて、ラインバイトカウンタの内容
で定まる横幅でデータを転送し、ラインカウンタの内容
で定まるライン数の転送を行なうと、引き続いてアドレ
スを増分カウンタの内容が示す分進めて同様な転送を行
なう。ページレジスタを備える場合には、ページレジス
タの内容が示すページ分につき、以上の転送を連続して
行なう。
始アドレスレジスタ（ディスティネーション開始アドレ
ス保持手段）および連続したデータとして何バイトを転
送するかを示ずラインバイトカウンタ（ラインバイト保
持手段）に加えて、そのラインを何ライン転送するかを
示ずラインカウンタ（ライン保持手段）およびラインと
ラインの間における増分を示す増分カウンタ（増分保持
手段）を備え、転送先メモリがページ構成になっている
場合は、ページ指定を行なうためのページレジスタ（ペ
ージ保持手段）を備えて、ラインバイトカウンタの内容
で定まる横幅でデータを転送し、ラインカウンタの内容
で定まるライン数の転送を行なうと、引き続いてアドレ
スを増分カウンタの内容が示す分進めて同様な転送を行
なう。ページレジスタを備える場合には、ページレジス
タの内容が示すページ分につき、以上の転送を連続して
行なう。
第１図に本発明の一実施例髪示ず。第１図に示すタイミ
ングおよび読ｌｌ：き制御器１” Ａ Ｃと優先順位制
御器ＰＥＬは、このＤＡＣ：を用いるコンピュータシス
テムのプロセッサ（マイクロコンピュータ：図示せず）
に接続されており、コマンドおよび制御パルスに応じて
、所定のシーケンスでＤＭＡ転送制御を行なう。
ングおよび読ｌｌ：き制御器１” Ａ Ｃと優先順位制
御器ＰＥＬは、このＤＡＣ：を用いるコンピュータシス
テムのプロセッサ（マイクロコンピュータ：図示せず）
に接続されており、コマンドおよび制御パルスに応じて
、所定のシーケンスでＤＭＡ転送制御を行なう。
ソース側ライン増分カウンタＳＩＧおよびディスティネ
ーション側ライン増分カウンタＤ１．Ｃが付加されてい
る要素である。その他の慴成ＩＪ従来のＤＡＣと同様で
あり、コマンド制御に＋ ＣＯＣはプロセッサ（図示せ
ず）、ならびに、タイミングおよび読み書き制御器’Ｉ
” Ａ Ｃよりのコマンドを解読して、第１図図示各要
素の状態に設定する。
ーション側ライン増分カウンタＤ１．Ｃが付加されてい
る要素である。その他の慴成ＩＪ従来のＤＡＣと同様で
あり、コマンド制御に＋ ＣＯＣはプロセッサ（図示せ
ず）、ならびに、タイミングおよび読み書き制御器’Ｉ
” Ａ Ｃよりのコマンドを解読して、第１図図示各要
素の状態に設定する。
５ＴＡＲは現在のソース側読み出しアドレスを保持する
ソース側現在アドレスレジスタ、ｌ） ｉ” Ａ Ｒは
現在のディスデイネーシゴン側νＦ込みアドレスを保持
するディスティネーション側１ド１ノスレジスタ、ＳＣ
Ｒはソース側の現在の読み出しライン数を保持する現在
ライン数カウントレジスタ、１〕ＣＲはディスティネー
ション側の現在のｐ）込みライン数を保持する現在ライ
ン数カラン１−レジスタ、ＳＬＣはソース側の目標読出
しライン数を示すソース側ラインカウンタ、ＩＬＬ、
Ｃはディスティネーション側の目標書込みライン数を示
すディスチーｒネーション側ラインカウンタ、３１３
Ｇは１ラインの内の目標読出しパイ１−数を示ずソー入
側バイ；・カウンタ、ＤＢＣは１ライン内の１１標読出
しバイト数を示すディスティネーション側パイ１−カウ
ンタ、ＳＩＧはソース側の先の転送ブロックと次の転送
ブロックとのアドレス差を示すソース側増分カウンタ、
ＤＩＣはディスティネーション側の先の転送ブロックと
次の転送ブロックとのアドレス差を示すディスティネー
ション側増分カウンタ、ＳＡＲはソース側転送開始アド
レスを保持するソース側開始アドレスレジスタ、ＤＡＲ
はディスティネーション側書込開始アドレスを保持する
ディスティネーション側開始アドレスレジスタである。
ソース側現在アドレスレジスタ、ｌ） ｉ” Ａ Ｒは
現在のディスデイネーシゴン側νＦ込みアドレスを保持
するディスティネーション側１ド１ノスレジスタ、ＳＣ
Ｒはソース側の現在の読み出しライン数を保持する現在
ライン数カウントレジスタ、１〕ＣＲはディスティネー
ション側の現在のｐ）込みライン数を保持する現在ライ
ン数カラン１−レジスタ、ＳＬＣはソース側の目標読出
しライン数を示すソース側ラインカウンタ、ＩＬＬ、
Ｃはディスティネーション側の目標書込みライン数を示
すディスチーｒネーション側ラインカウンタ、３１３
Ｇは１ラインの内の目標読出しパイ１−数を示ずソー入
側バイ；・カウンタ、ＤＢＣは１ライン内の１１標読出
しバイト数を示すディスティネーション側パイ１−カウ
ンタ、ＳＩＧはソース側の先の転送ブロックと次の転送
ブロックとのアドレス差を示すソース側増分カウンタ、
ＤＩＣはディスティネーション側の先の転送ブロックと
次の転送ブロックとのアドレス差を示すディスティネー
ション側増分カウンタ、ＳＡＲはソース側転送開始アド
レスを保持するソース側開始アドレスレジスタ、ＤＡＲ
はディスティネーション側書込開始アドレスを保持する
ディスティネーション側開始アドレスレジスタである。
ＩＢＡは入出力バッファメモリ（下位アドレス用）、Ｏ
ＵＢは出力バッファメモリ（上位アドレス用）、ＩＢＤ
は入出力バッファメモリ（データ用）、ＷＲＢはカウン
タおよびレジスタの書込（セット）用バッファメモリ、
ＲＤＢはカウンタおよびレジスタの読出し用バッファメ
モリ、ＣＯＲはコマンドレジスタ、ＭＡＲはマスクレジ
スタ、ＲＱＲはリクエストレジスタである。
ＵＢは出力バッファメモリ（上位アドレス用）、ＩＢＤ
は入出力バッファメモリ（データ用）、ＷＲＢはカウン
タおよびレジスタの書込（セット）用バッファメモリ、
ＲＤＢはカウンタおよびレジスタの読出し用バッファメ
モリ、ＣＯＲはコマンドレジスタ、ＭＡＲはマスクレジ
スタ、ＲＱＲはリクエストレジスタである。
なお第１図において、入出力信号の内容は次の通りであ
る。
る。
Ｅ ＯＰ ： ＩＥｎｄ ｏｆ ｐｒｏｃｅｓｓ１〕阿
Δの終了に関する情報。１．１ Ｍ Ａσ）各ｆ−Ａフ
ンネルに対する転送バイト数が終ｒすると１個のパルス
１（ＯＰが出力される６ ＣＬ Ｋ ： ＣＬｏｃｋ クロツク４ｎ号。データ転送速度に制＃１１４’る。
Δの終了に関する情報。１．１ Ｍ Ａσ）各ｆ−Ａフ
ンネルに対する転送バイト数が終ｒすると１個のパルス
１（ＯＰが出力される６ ＣＬ Ｋ ： ＣＬｏｃｋ クロツク４ｎ号。データ転送速度に制＃１１４’る。
ＲＥ Ｓ ＥＴ：コマンド、ステータス、１ツクＪ−ス
Ｉ−等のレジスタをクリアする非同期の＜ｎ号。
Ｉ−等のレジスタをクリアする非同期の＜ｎ号。
ＤＲＥＱ：ＩＪＭ＾ ｒ ｅ ｑ １１０ Ｓ Ｌ１３
ＭＡを行なうための非間）（１１チヤンネルυ）リフニ
ストイｎ９゜ ＨＴ−Ｄ Ａ ： １ｌｏｌｄ ａｃｋｎｏｗｌｅｄｇ
Ｏプロセッサから送られてくるホールドフ′クツリッジ
（Ｆ’Ｓ号であり、システｌ〜）くスσ」制御が放棄さ
れたことを示す。
ＭＡを行なうための非間）（１１チヤンネルυ）リフニ
ストイｎ９゜ ＨＴ−Ｄ Ａ ： １ｌｏｌｄ ａｃｋｎｏｗｌｅｄｇ
Ｏプロセッサから送られてくるホールドフ′クツリッジ
（Ｆ’Ｓ号であり、システｌ〜）くスσ」制御が放棄さ
れたことを示す。
ＨＲＱ ： １ｌｏｌｄ ｒｅｑｕｅｓｔ；プロセッサ
に対するホールドリクエスト信号であり、システ１１バ
スの制御をリクエストするのみ用いＩ）れる。
に対するホールドリクエスト信号であり、システ１１バ
スの制御をリクエストするのみ用いＩ）れる。
Ｄ Ａ ＣＫ ： ＤＭＡ ａｃｋｎｏｗｌ、ｅｄにｅ
１）ＭΔが許可された事を知ら仕るイ目号。
１）ＭΔが許可された事を知ら仕るイ目号。
Ｄ、−Ｄｌ ：データライン。
Ａｏ−Ａ７：アドレスライン。
第２図に第１図に示すＤＡＣ装置の動作を示す。
これはタイミングおよび読書き制御器ＴＡＧが、コマン
ド制御器ＣＯＣおよび優先順位制御器Ｐ ＥＬの動作と
相伴って実行するものである。
ド制御器ＣＯＣおよび優先順位制御器Ｐ ＥＬの動作と
相伴って実行するものである。
この動作を説明すると、ブロセッナが１つＭＡ装置にリ
セットを指示したのち、ＤＭΔ転送モードとコマンドを
Ｉ） Ｍ Ａ装置に−りえる。ｌ）ＭΔ装置は、これら
をセラ１〜すると、プロセッサより与えられる転送情報
およびコマンドに従って、ソース側及びディスティネー
ション側それぞれにおけるＤ ＭＡ開始アドレスレジス
タＳＡＲ，ＤＡＲ，転送するライン数を示すラインカウ
ンタＳＬＣ，ＤＬＣ１１ラインの構成バイト数を示すラ
インバイトカウンタＳＢＣ：、Ｉ）ＢＣ、ライン間の先
頭アドレスの差を示すライン増分カウンタＳＩＣ，Ｉ）
ＩＣにデータをセラ１−する。そして所要チャンネルの
マスクを解除する。
セットを指示したのち、ＤＭΔ転送モードとコマンドを
Ｉ） Ｍ Ａ装置に−りえる。ｌ）ＭΔ装置は、これら
をセラ１〜すると、プロセッサより与えられる転送情報
およびコマンドに従って、ソース側及びディスティネー
ション側それぞれにおけるＤ ＭＡ開始アドレスレジス
タＳＡＲ，ＤＡＲ，転送するライン数を示すラインカウ
ンタＳＬＣ，ＤＬＣ１１ラインの構成バイト数を示すラ
インバイトカウンタＳＢＣ：、Ｉ）ＢＣ、ライン間の先
頭アドレスの差を示すライン増分カウンタＳＩＣ，Ｉ）
ＩＣにデータをセラ１−する。そして所要チャンネルの
マスクを解除する。
ＤＭＡ要求（ＤＭＡ ｔｔＥＱ）が発生ずると、タイミ
ングおよび読み書き制御器゛Ｉ″Ａ Ｃによってタイミ
ングの制御を行ないながら、ソース側の１〕ＭΔ開始ア
ドレス（ＳΔ■くの内容）からデータを読み出し、ディ
スティネーション側の開始アドレスにデータを転送して
行く。このとき、ソース側。
ングおよび読み書き制御器゛Ｉ″Ａ Ｃによってタイミ
ングの制御を行ないながら、ソース側の１〕ＭΔ開始ア
ドレス（ＳΔ■くの内容）からデータを読み出し、ディ
スティネーション側の開始アドレスにデータを転送して
行く。このとき、ソース側。
ディスティネーション側それぞ４しにおいでラインのバ
イト数をカウントシ、どＦＪＩＥ＋かのう、１２分が終
れば、インクリメン；ヘカウンタＳ＋Ｃ，＋）Ｚ：の値
をもとにアドレスをインクリメン１−シＣ同様に転送を
続ける。
イト数をカウントシ、どＦＪＩＥ＋かのう、１２分が終
れば、インクリメン；ヘカウンタＳ＋Ｃ，＋）Ｚ：の値
をもとにアドレスをインクリメン１−シＣ同様に転送を
続ける。
すなわち、まずレジスタＳΔ１くに保１・！１Ｌ、 Ｃ
いる開始アドレスのラインの、該アドレスからカウンタ
ＳＢＣの内容（初期セット値）で定まる分のデータを転
送すると、カウンタＳ１、（シの内容を］力ラン１−ダ
ウンし、次のラインのγ−夕を同様に転送する。これを
繰り返し、カウンタＳ１．Ｃの内容が零以下になると（
設定数のラインのデータの転送を終わると）、開始アド
レスをそのときのＳ′ｒ増分カウンタの内容を加えたも
のに更新する。これは、レジスタ５ＴＡＲ，ＳＡＲ，Ｉ
）ＴＡＲ，１）ＡＲ，ＳＣＲ，Ｉ）Ｃ：Ｒの内容を１ラ
イン分インクレメントする毎にカウンタ５ＴＡＲ，Ｉ３
Ｉ Ｃの内容を１カウン１−ダウンし５カウンタＳｌ（
ハ１つＩＣの内容が零になるとこれを停止してまた前記
と同様に転送を行なう。
いる開始アドレスのラインの、該アドレスからカウンタ
ＳＢＣの内容（初期セット値）で定まる分のデータを転
送すると、カウンタＳ１、（シの内容を］力ラン１−ダ
ウンし、次のラインのγ−夕を同様に転送する。これを
繰り返し、カウンタＳ１．Ｃの内容が零以下になると（
設定数のラインのデータの転送を終わると）、開始アド
レスをそのときのＳ′ｒ増分カウンタの内容を加えたも
のに更新する。これは、レジスタ５ＴＡＲ，ＳＡＲ，Ｉ
）ＴＡＲ，１）ＡＲ，ＳＣＲ，Ｉ）Ｃ：Ｒの内容を１ラ
イン分インクレメントする毎にカウンタ５ＴＡＲ，Ｉ３
Ｉ Ｃの内容を１カウン１−ダウンし５カウンタＳｌ（
ハ１つＩＣの内容が零になるとこれを停止してまた前記
と同様に転送を行なう。
なお、増分カウンタでなくても増分レジスタを用いて、
１ブロツクの転送を終了するとＳ Ｔ Ａ Ｒの内容に
増分レジスタの内容を加算した値をＳＡＲにセラ１−シ
てまた次のブロックの転送を行なうようにしてもよい。
１ブロツクの転送を終了するとＳ Ｔ Ａ Ｒの内容に
増分レジスタの内容を加算した値をＳＡＲにセラ１−シ
てまた次のブロックの転送を行なうようにしてもよい。
なお、第２図中の記号は次の意味を有する。
５−ＬＮＥＣＮＴ ： Ｓｌ、Ｃのカウントデータ。−
１は１カウン１−ダウンを意味する。
１は１カウン１−ダウンを意味する。
５−ＬＮＥＢＶ１’Ｅ ： Ｓ［ｌＣのカラン１ヘデー
タ。
タ。
Ｓ−１、ＮＥＩＮＣ： ＳＩＣのカウントデータ。
５−ＡＤＤ ：ソー入側転送アドレス；５ＴＡＲの内容
。
。
Ｄ・しＮＥＣ／ＮＴ ： Ｄｌ、Ｃのカラン１〜データ
。−１は１カウン１−ダウンを意味する。
。−１は１カウン１−ダウンを意味する。
Ｄ−ＬＮＥＢＹＴＥ ： Ｄ！３Ｃのカウントデータ。
Ｄ−ＬＮＥＩＮＣ： ＤｉＣのカウントデータ。
Ｄ−ＡＤＤ ：ソース側転送アドレス；旧“＾１（の内
容。
容。
これにより、第３図に示ずようにブＬｌツク単位の転送
が行なわれる。従来におい′Ｃは、Δライン。
が行なわれる。従来におい′Ｃは、Δライン。
Ｂライン、Ｃライン、Ｄラインｌｌｔ位に１．） Ｍ
Ａのアドレスやコマンドをプロセッサがセットしなけ、
ＩＬばならなかったが、本発明では１回のセラ１−でこ
れを行なう事ができる。更に、ページをＩｊｌＪり換え
るためのレジスタを設けるり１に′、Ｊ：っＣ３次元の
ＩＪＭＡ転送が可能となる。
Ａのアドレスやコマンドをプロセッサがセットしなけ、
ＩＬばならなかったが、本発明では１回のセラ１−でこ
れを行なう事ができる。更に、ページをＩｊｌＪり換え
るためのレジスタを設けるり１に′、Ｊ：っＣ３次元の
ＩＪＭＡ転送が可能となる。
以上の通り本発明では増分をレッ］〜する。カウンタあ
るいはレジスタなどの増分保持手段を備えて、ｌブロッ
クに続いて、そのブロックから増分設定値前れたブロッ
クも転送し、これを繰り返えすので、プロセッサのＬ）
ＭＡ転送セット回数が大幅に少なくなり、その公転送速
度が向−Ｌする。特に、キャラクタゼネレータからメモ
リへの転送特にＣＲＴディスプレイ及びピッ１へマツプ
メモリを有するシステムにおいて転送時間が速くなるし
、システムを制御するプロセッサの制御命令回数力１少
なくて済む。グラフィック等における画像のＤＭＡブロ
ック転送が容易になる。
るいはレジスタなどの増分保持手段を備えて、ｌブロッ
クに続いて、そのブロックから増分設定値前れたブロッ
クも転送し、これを繰り返えすので、プロセッサのＬ）
ＭＡ転送セット回数が大幅に少なくなり、その公転送速
度が向−Ｌする。特に、キャラクタゼネレータからメモ
リへの転送特にＣＲＴディスプレイ及びピッ１へマツプ
メモリを有するシステムにおいて転送時間が速くなるし
、システムを制御するプロセッサの制御命令回数力１少
なくて済む。グラフィック等における画像のＤＭＡブロ
ック転送が容易になる。
第１図は本発明の一実施例の構成を示すブロック図、第
２ｙＡはその転送動作を示すフローチャー１−１第３図
は転送前のメモリデータと転送したデータとの関係を示
す平面図である。 ＳＡＲ：ソース開始アドレスレジスタ（ソース開始アド
レス保持手段）ＤＡＲ：デイステイネーション開始アド
レスレジスタ（ディスティネーション開始アドレス保持
手段） ＳＢＣニラインバイトカウンタ（ラインバイト保持手段
）ＳＬＣニラインカウンタ（ライン保持手段）ＳＩＣ：
増分カウンタ（増分保持手段）ＴＡＣ：タイミングおよ
び読み書き制御器（制御手段）ＰＥＬ ：優先順位制御
器（制御手段）ＣＯＣ：コマンド制御器（制御手段） 手続；ｔｌｌ）ｊＪ−モーに（自発） ｌ、事件の表示 昭和５８年↑□？許勘１第１． （ｉ
４５２ ｆ１号２．９！明の名称 １−）ＭΔ装置ｆ
！？３、補正をする者 事件との関係 特７ｉ’ｌ出願人 住所 東京都大■１区中馬込１ 「ｌ’ｌ ：ｉ爪【；
号名称 （６７４） 株式会１１．リニ１−代表者 浜
１１１ 広 ４、代理人 〒１０３ 電話 ０３ ８［；４−６０５
２住 所 東京都中央区東■木橋２１’ｌ１７／番１司
５、補正の対象 明細群の↑Ｉ訂８１７車の範囲の欄にＪ、び発明のａ゛
Ｃ細な説明の橢６、補正の内容 （１）明細書第１頁および第２頁の特許請求の範囲全文
を次の通りに訂正する。 「２、特許請求の範囲 （１）被転送データの開始アドレスを示すソース開始ア
］ごレス保持手段、転送先アドレスの開始を示ずディス
ティネーション開始アドレス保持ｆ・段、連続したデー
タとして何バイ１−を転送するかを示ずラインバイト傑
持手段、そのラインを何う−ｒン転送するかを示１ライ
ン保持手段、ラインとラインの間における増分を示ず増
分保持手段、および、開始ア１−レスから、う・ｒン係
持手段の内容が示ずライン数につき１名う・ｒンでライ
ンバイ１−保持手段の内容が示ずバイ１〜数のデータを
転送し、次いで増分保持手段の内容が示す分アドレスを
進めて同様にデータ転送を↑ｊなう制御手段、をａｌ−
るＤＭＡ装置。 （２）ページ指定を行なうためのページ保持手段を更［
；含み、制御手段は前記転送をページ保持手段の内容が
示すページ１８−送１行なう前記特許請求の範囲第（１
）項記載のＤ Ｍ Ａ装置。」 （２）明細書下記頁９行の誤とした部分を正とした内容
に訂正する。
２ｙＡはその転送動作を示すフローチャー１−１第３図
は転送前のメモリデータと転送したデータとの関係を示
す平面図である。 ＳＡＲ：ソース開始アドレスレジスタ（ソース開始アド
レス保持手段）ＤＡＲ：デイステイネーション開始アド
レスレジスタ（ディスティネーション開始アドレス保持
手段） ＳＢＣニラインバイトカウンタ（ラインバイト保持手段
）ＳＬＣニラインカウンタ（ライン保持手段）ＳＩＣ：
増分カウンタ（増分保持手段）ＴＡＣ：タイミングおよ
び読み書き制御器（制御手段）ＰＥＬ ：優先順位制御
器（制御手段）ＣＯＣ：コマンド制御器（制御手段） 手続；ｔｌｌ）ｊＪ−モーに（自発） ｌ、事件の表示 昭和５８年↑□？許勘１第１． （ｉ
４５２ ｆ１号２．９！明の名称 １−）ＭΔ装置ｆ
！？３、補正をする者 事件との関係 特７ｉ’ｌ出願人 住所 東京都大■１区中馬込１ 「ｌ’ｌ ：ｉ爪【；
号名称 （６７４） 株式会１１．リニ１−代表者 浜
１１１ 広 ４、代理人 〒１０３ 電話 ０３ ８［；４−６０５
２住 所 東京都中央区東■木橋２１’ｌ１７／番１司
５、補正の対象 明細群の↑Ｉ訂８１７車の範囲の欄にＪ、び発明のａ゛
Ｃ細な説明の橢６、補正の内容 （１）明細書第１頁および第２頁の特許請求の範囲全文
を次の通りに訂正する。 「２、特許請求の範囲 （１）被転送データの開始アドレスを示すソース開始ア
］ごレス保持手段、転送先アドレスの開始を示ずディス
ティネーション開始アドレス保持ｆ・段、連続したデー
タとして何バイ１−を転送するかを示ずラインバイト傑
持手段、そのラインを何う−ｒン転送するかを示１ライ
ン保持手段、ラインとラインの間における増分を示ず増
分保持手段、および、開始ア１−レスから、う・ｒン係
持手段の内容が示ずライン数につき１名う・ｒンでライ
ンバイ１−保持手段の内容が示ずバイ１〜数のデータを
転送し、次いで増分保持手段の内容が示す分アドレスを
進めて同様にデータ転送を↑ｊなう制御手段、をａｌ−
るＤＭＡ装置。 （２）ページ指定を行なうためのページ保持手段を更［
；含み、制御手段は前記転送をページ保持手段の内容が
示すページ１８−送１行なう前記特許請求の範囲第（１
）項記載のＤ Ｍ Ａ装置。」 （２）明細書下記頁９行の誤とした部分を正とした内容
に訂正する。
Claims (2)
- （１）被転送データの開始アドレスを示１−ソース開始
アドレス保持手段、転送先アト１ノ大の開始を示すディ
スティネーション開始アドレス保持′ト段。 連続したデータとして何バイ１−を転送するかを示すラ
インバイト保持手段、そのラインヲ１可ライン転送する
かを示すライン保持手段、ラインとラーｒンの間におけ
る増分を示す増分保ｌ、１毛段、Ｊ：；よび、開始アド
レスから、ライン保持手段の内容が示すライン数につき
、各ラインでライフル、（＋・保持手段の内容が示すバ
イ１〜数のデータを転送し、次いで増分保持手段の内容
が示す分アドレスを進めて同様にデータ転送を行なう制
御手段、を有するＬ）ＭＡ＠＠。 - （２）ページ指定を行なうためのベージ保Ｐ！ｉ−Ｐ段
を更に含み、制御手段は前記転送をページ保持手段型の
範囲第（１）項記載のＤＭＡ装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58164520A JPS6057457A (ja) | 1983-09-07 | 1983-09-07 | Ｄｍａ装置 |
| US07/118,712 US4797809A (en) | 1983-09-07 | 1987-11-04 | Direct memory access device for multidimensional data transfers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58164520A JPS6057457A (ja) | 1983-09-07 | 1983-09-07 | Ｄｍａ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6057457A true JPS6057457A (ja) | 1985-04-03 |
| JPH0554143B2 JPH0554143B2 (ja) | 1993-08-11 |
Family
ID=15794721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58164520A Granted JPS6057457A (ja) | 1983-09-07 | 1983-09-07 | Ｄｍａ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4797809A (ja) |
| JP (1) | JPS6057457A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61276049A (ja) * | 1985-05-31 | 1986-12-06 | Fujitsu Ltd | ダイレクト・メモリ・アクセス制御方式 |
| JPS62165248A (ja) * | 1986-01-17 | 1987-07-21 | Fujitsu Ltd | メモリアクセス制御方式 |
| JPS6334659A (ja) * | 1986-07-29 | 1988-02-15 | Sharp Corp | 画像処理用ｄｍａコントロ−ラ |
| JPS6334658A (ja) * | 1986-07-29 | 1988-02-15 | Sharp Corp | 画像処理用ｄｍａコントロ−ラ |
| JPH07182157A (ja) * | 1994-10-24 | 1995-07-21 | Mitsubishi Electric Corp | ディジタル信号処理プロセッサ |
| US9982195B2 (en) | 2013-02-19 | 2018-05-29 | Konoshima Chemical Co., Ltd. | Flame retardant, flame retardant composition and shaped body |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3486472T2 (de) | 1983-12-26 | 1999-11-25 | Hitachi Ltd | Graphisches Musterverarbeitungsgerät und Verfahren |
| US5263135A (en) * | 1985-07-18 | 1993-11-16 | Canon Kabushiki Kaisha | Image processing apparatus |
| JPS6340189A (ja) * | 1986-08-05 | 1988-02-20 | ミノルタ株式会社 | アドレス変換方式 |
| JP2633263B2 (ja) * | 1987-09-14 | 1997-07-23 | 株式会社ハドソン | データ転送制御装置 |
| JPH01237864A (ja) * | 1988-03-18 | 1989-09-22 | Fujitsu Ltd | Ｄｍａ転送制御装置 |
| JPH07122868B2 (ja) * | 1988-11-29 | 1995-12-25 | 日本電気株式会社 | 情報処理装置 |
| DE69021092T2 (de) * | 1989-01-13 | 1996-02-29 | Ibm | Busübertragungsanforderung mit Vorrausschau. |
| JP2978539B2 (ja) * | 1989-07-24 | 1999-11-15 | 日本電気株式会社 | データ転送制御装置 |
| US5347634A (en) * | 1990-03-15 | 1994-09-13 | Hewlett-Packard Company | System and method for directly executing user DMA instruction from user controlled process by employing processor privileged work buffer pointers |
| JPH03269659A (ja) * | 1990-03-19 | 1991-12-02 | Nec Corp | マイクロプロセッサ |
| JP3055917B2 (ja) * | 1990-05-22 | 2000-06-26 | 日本電気株式会社 | データ転送制御装置 |
| US5452432A (en) * | 1990-08-14 | 1995-09-19 | Chips And Technologies, Inc. | Partially resettable, segmented DMA counter |
| JP3110041B2 (ja) * | 1990-11-30 | 2000-11-20 | 株式会社東芝 | 画像情報処理装置 |
| JPH05173932A (ja) * | 1991-12-24 | 1993-07-13 | Toshiba Corp | データ転送装置 |
| US5647057A (en) * | 1992-08-24 | 1997-07-08 | Texas Instruments Incorporated | Multiple block transfer mechanism |
| US5440687A (en) * | 1993-01-29 | 1995-08-08 | International Business Machines Corporation | Communication protocol for handling arbitrarily varying data strides in a distributed processing environment |
| US5628026A (en) * | 1994-12-05 | 1997-05-06 | Motorola, Inc. | Multi-dimensional data transfer in a data processing system and method therefor |
| US5944800A (en) * | 1997-09-12 | 1999-08-31 | Infineon Technologies Corporation | Direct memory access unit having a definable plurality of transfer channels |
| US7363397B2 (en) * | 2004-08-26 | 2008-04-22 | International Business Machines Corporation | System and method for DMA controller with multi-dimensional line-walking functionality |
| JP2011048579A (ja) * | 2009-08-26 | 2011-03-10 | Univ Of Tokyo | 画像処理装置及び画像処理方法 |
| US11314674B2 (en) * | 2020-02-14 | 2022-04-26 | Google Llc | Direct memory access architecture with multi-level multi-striding |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5790740A (en) * | 1980-11-26 | 1982-06-05 | Nec Corp | Information transfer device |
| JPS584470A (ja) * | 1981-07-01 | 1983-01-11 | Hitachi Ltd | メモリ制御装置 |
| JPS58112124A (ja) * | 1981-12-25 | 1983-07-04 | Fujitsu Ltd | Ｄｍａ制御方式 |
| JPS58189719A (ja) * | 1982-04-28 | 1983-11-05 | Toshiba Eng Co Ltd | デ−タ転送制御方式 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4203107A (en) * | 1978-11-08 | 1980-05-13 | Zentec Corporation | Microcomputer terminal system having a list mode operation for the video refresh circuit |
| US4471463A (en) * | 1979-01-08 | 1984-09-11 | Atari, Inc. | Data processing system with programmable graphics generator |
| JPS5858674B2 (ja) * | 1979-12-20 | 1983-12-26 | 日本アイ・ビ−・エム株式会社 | 陰極線管表示装置 |
| JPS5756885A (en) * | 1980-09-22 | 1982-04-05 | Nippon Electric Co | Video address control device |
| US4528693A (en) * | 1982-09-30 | 1985-07-09 | International Business Machines Corporation | Apparatus and method for scaling facsimile image data |
-
1983
- 1983-09-07 JP JP58164520A patent/JPS6057457A/ja active Granted
-
1987
- 1987-11-04 US US07/118,712 patent/US4797809A/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5790740A (en) * | 1980-11-26 | 1982-06-05 | Nec Corp | Information transfer device |
| JPS584470A (ja) * | 1981-07-01 | 1983-01-11 | Hitachi Ltd | メモリ制御装置 |
| JPS58112124A (ja) * | 1981-12-25 | 1983-07-04 | Fujitsu Ltd | Ｄｍａ制御方式 |
| JPS58189719A (ja) * | 1982-04-28 | 1983-11-05 | Toshiba Eng Co Ltd | デ−タ転送制御方式 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61276049A (ja) * | 1985-05-31 | 1986-12-06 | Fujitsu Ltd | ダイレクト・メモリ・アクセス制御方式 |
| JPS62165248A (ja) * | 1986-01-17 | 1987-07-21 | Fujitsu Ltd | メモリアクセス制御方式 |
| JPS6334659A (ja) * | 1986-07-29 | 1988-02-15 | Sharp Corp | 画像処理用ｄｍａコントロ−ラ |
| JPS6334658A (ja) * | 1986-07-29 | 1988-02-15 | Sharp Corp | 画像処理用ｄｍａコントロ−ラ |
| JPH07182157A (ja) * | 1994-10-24 | 1995-07-21 | Mitsubishi Electric Corp | ディジタル信号処理プロセッサ |
| US9982195B2 (en) | 2013-02-19 | 2018-05-29 | Konoshima Chemical Co., Ltd. | Flame retardant, flame retardant composition and shaped body |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0554143B2 (ja) | 1993-08-11 |
| US4797809A (en) | 1989-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6057457A (ja) | Ｄｍａ装置 | |
| JPH0760423B2 (ja) | データ転送方式 | |
| JPH04314163A (ja) | バッファ管理方式 | |
| JPS60245062A (ja) | デ−タ転送装置 | |
| US6628289B1 (en) | Rendering apparatus and method, and storage medium | |
| JP2828643B2 (ja) | 直線描画装置 | |
| JPH0430073B2 (ja) | ||
| JP2867482B2 (ja) | 画像処理装置 | |
| JP2581144B2 (ja) | バス制御装置 | |
| JPH0516452A (ja) | プリンタ | |
| JPH01206441A (ja) | トレーサ | |
| JP2898000B2 (ja) | 文字データ展開処理装置 | |
| JPS6037634Y2 (ja) | カレンダ印字装置 | |
| JP2533958B2 (ja) | デ―タ先行セット装置 | |
| JP2830320B2 (ja) | 画像メモリへの描画方法 | |
| JPS59124372A (ja) | メモリ制御装置 | |
| JPS6379145A (ja) | トレ−ス制御方式 | |
| JPS58115484A (ja) | ペクトル発生方式 | |
| JPH02181277A (ja) | 画像メモリ用アドレス制御回路 | |
| JPS63286927A (ja) | 印刷制御装置 | |
| JPS6158070A (ja) | 入出力チヤネル装置のデ−タ転送制御方式 | |
| JPS6214194A (ja) | ビツトマツプム−バ− | |
| JPH05165603A (ja) | メモリコントローラ | |
| JPH0317736A (ja) | 固定小数点数値演算方式 | |
| JPS6231892A (ja) | ビツトマツプメモリ操作回路 |