JPH05165603A - メモリコントローラ - Google Patents
メモリコントローラInfo
- Publication number
- JPH05165603A JPH05165603A JP33184391A JP33184391A JPH05165603A JP H05165603 A JPH05165603 A JP H05165603A JP 33184391 A JP33184391 A JP 33184391A JP 33184391 A JP33184391 A JP 33184391A JP H05165603 A JPH05165603 A JP H05165603A
- Authority
- JP
- Japan
- Prior art keywords
- register
- data
- memory
- buffer
- representing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【目的】 リングバッファの機能を高速にかつ簡単に利
用する。 【構成】 以下のような６個の内部レジスタと３つの外
部レジスタＳＲ，ＣＲ，ＤＲを使用してメモリへのアク
セスを制御する制御回路を持つメモリコントローラで、
リングバッファの機能を持つ。メモリの先頭を示すトッ
プアドレスレジスタＴＡＲ、メモリの終点を示すボトム
アドレスレジスタＢＡＲ、メモリのデータ読出位置を示
すリードポインタレジスタＲＰＲ、メモリのデータ書込
位置を示すライトポインタレジスタＷＰＲ、メモリのサ
イズを示すバッファサイズレジスタＢＳＲ、メモリ内の
データの数を示すデータナンバーレジスタＤＮＲ。
用する。 【構成】 以下のような６個の内部レジスタと３つの外
部レジスタＳＲ，ＣＲ，ＤＲを使用してメモリへのアク
セスを制御する制御回路を持つメモリコントローラで、
リングバッファの機能を持つ。メモリの先頭を示すトッ
プアドレスレジスタＴＡＲ、メモリの終点を示すボトム
アドレスレジスタＢＡＲ、メモリのデータ読出位置を示
すリードポインタレジスタＲＰＲ、メモリのデータ書込
位置を示すライトポインタレジスタＷＰＲ、メモリのサ
イズを示すバッファサイズレジスタＢＳＲ、メモリ内の
データの数を示すデータナンバーレジスタＤＮＲ。
Description
【０００１】
【産業上の利用分野】本発明はメモリコントローラに関
し、たとえば、マイクロコンピュータとリングバッファ
メモリとの間でデータ転送を行なうためのリングバッフ
ァコントローラに関するものである。
し、たとえば、マイクロコンピュータとリングバッファ
メモリとの間でデータ転送を行なうためのリングバッフ
ァコントローラに関するものである。
【０００２】
【従来の技術】入出力を行なうとき入出力のデータを一
時蓄えておくための手段として、リングバッファ方式が
あり、従来は、このリングバッファ方式をソフトウエア
で実現していた。そのフローチャートを図６と図７に示
す。
時蓄えておくための手段として、リングバッファ方式が
あり、従来は、このリングバッファ方式をソフトウエア
で実現していた。そのフローチャートを図６と図７に示
す。
【０００３】次に動作について説明する。図６はバッフ
ァにデータを書き込むときのもので、まず、３ａでバッ
ファに空きがあるかどうかをチェックし、空きがあれば
３ｂでバッファにデータを書き込む。３ｃでは書き込み
用のポインタを１増す。３ｄで書き込み用のポインタが
バッファの終点を超えたかどうかをチェックし、超えた
場合は３ｅでポインタをバッファの始点に戻す。
ァにデータを書き込むときのもので、まず、３ａでバッ
ファに空きがあるかどうかをチェックし、空きがあれば
３ｂでバッファにデータを書き込む。３ｃでは書き込み
用のポインタを１増す。３ｄで書き込み用のポインタが
バッファの終点を超えたかどうかをチェックし、超えた
場合は３ｅでポインタをバッファの始点に戻す。
【０００４】図７はバッファからデータを取り出す手順
を示したものである。４ａでバッファにデータがあるか
どうかをチェックし、データがあれば２ｂでデータを取
り出す。４ｃで読み込み用のポインタを１増す。４ｄで
読み込み用のポインタがバッファの終点を超えたかどう
かをチェックし、超えた場合は４ｅでポインタをバッフ
ァの始点に戻す。
を示したものである。４ａでバッファにデータがあるか
どうかをチェックし、データがあれば２ｂでデータを取
り出す。４ｃで読み込み用のポインタを１増す。４ｄで
読み込み用のポインタがバッファの終点を超えたかどう
かをチェックし、超えた場合は４ｅでポインタをバッフ
ァの始点に戻す。
【０００５】
【発明が解決しようとする課題】従来のようにソフトウ
エアによるリングバッファ方式では処理速度が遅くなる
という問題点があった。
エアによるリングバッファ方式では処理速度が遅くなる
という問題点があった。
【０００６】本発明は上記のような問題点を解消するた
めになされたもので、ソフトウエアによって行なうデー
タ処理をハードウエアによって行ない、データ処理を高
速にすることを目的としている。
めになされたもので、ソフトウエアによって行なうデー
タ処理をハードウエアによって行ない、データ処理を高
速にすることを目的としている。
【０００７】
【課題を解決するための手段】この発明に係るメモリコ
ントローラは、リングバッファメモリに関する情報をメ
モリコントローラ内部にあるレジスタに保持するように
したものであり、以下の要素を有するものである。
（ａ）データを記憶するメモリ、（ｂ）上記メモリの先
頭を示すトップアドレスレジスタ、（ｃ）上記メモリの
終点を示すボトムアドレスレジスタ、（ｄ）上記メモリ
に記憶されたデータの読み出し位置を示すリードポイン
タレジスタ、（ｅ）上記メモリにデータを記憶する書き
込み位置を示すライトポインタレジスタ、（ｆ）上記メ
モリのサイズを示すバッファサイズレジスタ、（ｇ）上
記メモリ内のデータの数を示すデータナンバーレジス
タ、（ｈ）上記各レジスタを用いて、上記メモリへデー
タのアクセスを行なう制御回路。
ントローラは、リングバッファメモリに関する情報をメ
モリコントローラ内部にあるレジスタに保持するように
したものであり、以下の要素を有するものである。
（ａ）データを記憶するメモリ、（ｂ）上記メモリの先
頭を示すトップアドレスレジスタ、（ｃ）上記メモリの
終点を示すボトムアドレスレジスタ、（ｄ）上記メモリ
に記憶されたデータの読み出し位置を示すリードポイン
タレジスタ、（ｅ）上記メモリにデータを記憶する書き
込み位置を示すライトポインタレジスタ、（ｆ）上記メ
モリのサイズを示すバッファサイズレジスタ、（ｇ）上
記メモリ内のデータの数を示すデータナンバーレジス
タ、（ｈ）上記各レジスタを用いて、上記メモリへデー
タのアクセスを行なう制御回路。
【０００８】
【作用】本発明に係るメモリコントローラにおいては、
リングバッファの機能を各種レジスタ及びその制御回路
等のハードウエアで実現するため、データの入出力を高
速に行なうことができる。
リングバッファの機能を各種レジスタ及びその制御回路
等のハードウエアで実現するため、データの入出力を高
速に行なうことができる。
【０００９】
実施例１．図に本発明に係るメモリコントローラの一実
施例であるリングバッファの回路構成を示す。図１に示
すように、本発明に係るメモリコントローラは、６個の
内部レジスタと３個の外部レジスタを持っている。以下
に各レジスタの詳細を説明する。
施例であるリングバッファの回路構成を示す。図１に示
すように、本発明に係るメモリコントローラは、６個の
内部レジスタと３個の外部レジスタを持っている。以下
に各レジスタの詳細を説明する。
【００１０】（１）内部レジスタ（６個） ・トップアドレスレジスタ ＴＡＲ ５ｆ バッファの先頭アドレスを示す内部レジスタ。 ・ボトムアドレスレジスタ ＢＡＲ ５ｇ バッファの終点アドレスを示す内部レジスタ。 ・リードポインタレジスタ ＲＰＲ ５ｓ データを読み出す位置を示す内部レジスタ。 ・ライトポインタレジスタ ＷＰＲ ５ｕ データを書き込む位置を示す内部レジスタ。 ・バッファサイズレジスタ ＢＳＲ ５ｈ バッファの大きさを示す内部レジスタ。 ・データナンバーレジスタ ＤＮＲ ５ｎ バッファ内のデータの数を示す内部レジスタ。
【００１１】（２）外部レジスタ（３個） ・コマンドレジスタ ＣＲ ５ｂ 本メモリコントローラ外から本メモリコントローラを制
御するための外部レジスタ。 ・ステータスレジスタ ＳＲ ５ａ 本メモリコントローラのバッファの状態を示す外部レジ
スタ。 ・データレジスタ ＤＲ ５ｃ コントローラとコントローラ外部とでデータを転送する
ときに使用する外部レジスタ。
御するための外部レジスタ。 ・ステータスレジスタ ＳＲ ５ａ 本メモリコントローラのバッファの状態を示す外部レジ
スタ。 ・データレジスタ ＤＲ ５ｃ コントローラとコントローラ外部とでデータを転送する
ときに使用する外部レジスタ。
【００１２】また、図１において５ｅはトップアドレス
レジスタＴＡＲ５ｆとボトムアドレスレジスタＢＡＲ５
ｇとの差をとり、リングバッファメモリのサイズを算出
する減算器であり、５ｄは、そのリングバッファサイズ
をコマンドレジスタＣＲ内に保持されたアクセス単位で
除算してバッファサイズを求める除算器である。たとえ
ば、 トップアドレスレジスタＴＡＲ５ｆ＝アドレス １ ボトムアドレスレジスタＢＡＲ５ｇ＝アドレス２０ アクセス単位＝２バイト の場合、バッファサイズレジスタＢＳＲ５ｈは （２０−１＋１）／２＝１０ となり、最大１０個のデータを記憶することができる。
レジスタＴＡＲ５ｆとボトムアドレスレジスタＢＡＲ５
ｇとの差をとり、リングバッファメモリのサイズを算出
する減算器であり、５ｄは、そのリングバッファサイズ
をコマンドレジスタＣＲ内に保持されたアクセス単位で
除算してバッファサイズを求める除算器である。たとえ
ば、 トップアドレスレジスタＴＡＲ５ｆ＝アドレス １ ボトムアドレスレジスタＢＡＲ５ｇ＝アドレス２０ アクセス単位＝２バイト の場合、バッファサイズレジスタＢＳＲ５ｈは （２０−１＋１）／２＝１０ となり、最大１０個のデータを記憶することができる。
【００１３】また、５L はデータナンバーレジスタＤＮ
Ｒ５ｎのデータの数に＋１叉は−１の演算を行なう加算
器で、リングバッファにデータが記憶されたとき＋１の
加算を行ない、リングバッファからデータが読み出され
たとき−１の減算を行なう。また、５ｉはバッファサイ
ズレジスタＢＳＲ５ｈと加算器５L で加減算されたデー
タナンバーレジスタＤＮＲ５ｎの内容を比較する比較
器、５ｊはデータナンバーレジスタＤＮＲ５ｎと０を比
較する比較器である。この比較器５ｊは、リングバッフ
ァからデータが読み出されたときデータナンバーレジス
タＤＮＲ５ｎの内容が−１され、０になったかどうかを
チェックするものである。この比較により、リングバッ
ファ内にデータが残っているか否かが判定でき、比較結
果はステータスレジスタＳＲ５ａに保持される。
Ｒ５ｎのデータの数に＋１叉は−１の演算を行なう加算
器で、リングバッファにデータが記憶されたとき＋１の
加算を行ない、リングバッファからデータが読み出され
たとき−１の減算を行なう。また、５ｉはバッファサイ
ズレジスタＢＳＲ５ｈと加算器５L で加減算されたデー
タナンバーレジスタＤＮＲ５ｎの内容を比較する比較
器、５ｊはデータナンバーレジスタＤＮＲ５ｎと０を比
較する比較器である。この比較器５ｊは、リングバッフ
ァからデータが読み出されたときデータナンバーレジス
タＤＮＲ５ｎの内容が−１され、０になったかどうかを
チェックするものである。この比較により、リングバッ
ファ内にデータが残っているか否かが判定でき、比較結
果はステータスレジスタＳＲ５ａに保持される。
【００１４】５ｇは、リードポイントレジスタＲＰＲ５
ｓとライトポインタレジスタＷＰＲ５ｕをコマンドレジ
スタＣＲ５ｂ内に保持されたアクセス単位で更新する加
算器であり、５ｐはライトポインタレジスタＷＰＲ５ｕ
に加算された場合に、バッファのボトムアドレスを示す
ボトムアドレスレジスタＢＡＲ５ｇの内容と比較する比
較器である。この比較器５ｐの比較結果はリングバッフ
ァがフルか否かを示しており、ステータスレジスタＳＲ
５ａにその結果が保持される。
ｓとライトポインタレジスタＷＰＲ５ｕをコマンドレジ
スタＣＲ５ｂ内に保持されたアクセス単位で更新する加
算器であり、５ｐはライトポインタレジスタＷＰＲ５ｕ
に加算された場合に、バッファのボトムアドレスを示す
ボトムアドレスレジスタＢＡＲ５ｇの内容と比較する比
較器である。この比較器５ｐの比較結果はリングバッフ
ァがフルか否かを示しており、ステータスレジスタＳＲ
５ａにその結果が保持される。
【００１５】次に、本メモリコントローラがデータをメ
モリ上のバッファに書き込むときのフローチャート及び
その動作を図２、図３に示す。まずコントローラのデー
タレジスタＤＲ５ｃにデータが書き込まれると、１ａで
データナンバーレジスタＤＮＲ５ｎとバッファサイズレ
ジスタＢＳＲ５ｈの内容を比較器５ｉにて比較し、デー
タナンバーレジスタＤＮＲ５ｎが小さければ、１ｂでラ
イトポインタレジスタＷＰＲ５ｕで示されるアドレスに
データレジスタＤＲ５ｃにおるデータを書き込む。１ｃ
で、加算器５L によりデータナンバーレジスタＤＮＲ５
ｎを１増し、加算器５ｇによりライトポインタレジスタ
ＷＰＲ５ｎを１増す。１ｄでライトポインタレジスタＷ
ＰＲ５ｕとボトムアドレスレジスタＢＡＲ５ｇの内容を
比較器５ｐで比較して、ライトポインタレジスタＷＰＲ
５ｕが大きき場合は、１ｅで、ライトポインタレジスタ
ＷＰＲ５ｕにトップアドレスレジスタＴＡＲ５ｆの値を
書き込む。
モリ上のバッファに書き込むときのフローチャート及び
その動作を図２、図３に示す。まずコントローラのデー
タレジスタＤＲ５ｃにデータが書き込まれると、１ａで
データナンバーレジスタＤＮＲ５ｎとバッファサイズレ
ジスタＢＳＲ５ｈの内容を比較器５ｉにて比較し、デー
タナンバーレジスタＤＮＲ５ｎが小さければ、１ｂでラ
イトポインタレジスタＷＰＲ５ｕで示されるアドレスに
データレジスタＤＲ５ｃにおるデータを書き込む。１ｃ
で、加算器５L によりデータナンバーレジスタＤＮＲ５
ｎを１増し、加算器５ｇによりライトポインタレジスタ
ＷＰＲ５ｎを１増す。１ｄでライトポインタレジスタＷ
ＰＲ５ｕとボトムアドレスレジスタＢＡＲ５ｇの内容を
比較器５ｐで比較して、ライトポインタレジスタＷＰＲ
５ｕが大きき場合は、１ｅで、ライトポインタレジスタ
ＷＰＲ５ｕにトップアドレスレジスタＴＡＲ５ｆの値を
書き込む。
【００１６】このように、この実施例では、コンピュー
タの周辺装置において、リングバッファの機能を持つこ
とを特徴とするメモリコントローラを説明したが、メモ
リへの読み書きを、ハードウエアで実現することで、、
ソフトウエアを動作させるマイコンの性能に依存するこ
となく、高速にデータの入出力操作が行なえるというメ
リットが生じる。
タの周辺装置において、リングバッファの機能を持つこ
とを特徴とするメモリコントローラを説明したが、メモ
リへの読み書きを、ハードウエアで実現することで、、
ソフトウエアを動作させるマイコンの性能に依存するこ
となく、高速にデータの入出力操作が行なえるというメ
リットが生じる。
【００１７】次に本コントローラを使用して、データを
リングバッファに書き込むときの手順を図４に示す。２
ａで本コントローラのステータスレジスタＳＲ５ａを参
照し、バッファに空きがあるかどうかを調べる。バッフ
ァに空きがあればデータレジスタＤＲ５ｃにデータを書
き込む。
リングバッファに書き込むときの手順を図４に示す。２
ａで本コントローラのステータスレジスタＳＲ５ａを参
照し、バッファに空きがあるかどうかを調べる。バッフ
ァに空きがあればデータレジスタＤＲ５ｃにデータを書
き込む。
【００１８】次に、本コントローラを使用して、データ
をリングバッファから読み出すときの手順を図５に示
す。６ａで本コントローラのステータスレジスタＳＲ５
ａを参照し、バッファにデータがあるかどうかを調べ
る。バッファにデータがあれば６ｂでそのデータを読み
出す。
をリングバッファから読み出すときの手順を図５に示
す。６ａで本コントローラのステータスレジスタＳＲ５
ａを参照し、バッファにデータがあるかどうかを調べ
る。バッファにデータがあれば６ｂでそのデータを読み
出す。
【００１９】
【発明の効果】以上のように、この発明によれば、ソフ
トウエアで行なっていた制御をハードウエアによって行
なうため、処理が高速になる。
トウエアで行なっていた制御をハードウエアによって行
なうため、処理が高速になる。
【図１】この発明のメモリコントローラのハードウエア
ブロック図。
ブロック図。
【図２】この発明のメモリコントローラのフローチャー
ト図。
ト図。
【図３】この発明のメモリコントローラの内部動作図。
【図４】この発明の一実施例によるデータ出力時の手順
を示す図。
を示す図。
【図５】この発明の一実施例によるデータ入力時の手順
を示す図。
を示す図。
【図６】従来のソフトウエアによるリングバッファ機能
の流れ図（データ出力時）。
の流れ図（データ出力時）。
【図７】従来のソフトウエアによるリングバッファ機能
の流れ図（データ入力時）。
の流れ図（データ入力時）。
５ａ ステータスレジスタＳＲ ５ｂ コマンドレジスタＣＲ ５ｃ データレジスタＤＲ ５ｆ トップアドレスレジスタＴＡＲ ５ｇ ボトムアドレスレジスタＢＡＲ ５ｈ バッファサイズレジスタＢＳＲ ５ｎ データナンバーレジスタＤＮＲ ５ｓ リードポインタレジスタＲＰＲ ５ｕ ライトポインタレジスタＷＰＲ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年４月２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】５ｑは、リードポイントレジスタＲＰＲ５
ｓとライトポインタレジスタＷＰＲ５ｕをコマンドレジ
スタＣＲ５ｂ内に保持されたアクセス単位で更新する加
算器であり、５ｐはライトポインタレジスタＷＰＲ５ｕ
に加算された場合に、バッファのボトムアドレスを示す
ボトムアドレスレジスタＢＡＲ５ｇの内容と比較する比
較器である。この比較器５ｐの比較結果はライトポイン
タ又はリードポインタがバッファの最後を超えたか否か
を表しており、ライトポインタ又はリードポインタがバ
ッファの最後を超えた場合はトップアドレスレジスタの
値をライトポインタ又はリードポインタに入るように５
ｏを制御する。
ｓとライトポインタレジスタＷＰＲ５ｕをコマンドレジ
スタＣＲ５ｂ内に保持されたアクセス単位で更新する加
算器であり、５ｐはライトポインタレジスタＷＰＲ５ｕ
に加算された場合に、バッファのボトムアドレスを示す
ボトムアドレスレジスタＢＡＲ５ｇの内容と比較する比
較器である。この比較器５ｐの比較結果はライトポイン
タ又はリードポインタがバッファの最後を超えたか否か
を表しており、ライトポインタ又はリードポインタがバ
ッファの最後を超えた場合はトップアドレスレジスタの
値をライトポインタ又はリードポインタに入るように５
ｏを制御する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】次に、本メモリコントローラがデータをメ
モリ上のバッファに書き込むときのフローチャート及び
その動作を図２、図３に示す。まずコントローラのデー
タレジスタＤＲ５ｃにデータが書き込まれると、１ａで
データナンバーレジスタＤＮＲ５ｎとバッファサイズレ
ジスタＢＳＲ５ｈの内容を比較器５ｉにて比較し、デー
タナンバーレジスタＤＮＲ５ｎが小さければ、１ｂでラ
イトポインタレジスタＷＰＲ５ｕで示されるアドレスに
データレジスタＤＲ５ｃにおるデータを書き込む。１ｃ
で、加算器５L によりデータナンバーレジスタＤＮＲ５
ｎを１増し、加算器５ｑによりライトポインタレジスタ
ＷＰＲ５ｎを１増す。１ｄでライトポインタレジスタＷ
ＰＲ５ｕとボトムアドレスレジスタＢＡＲ５ｇの内容を
比較器５ｐで比較して、ライトポインタレジスタＷＰＲ
５ｕが大きき場合は、１ｅで、ライトポインタレジスタ
ＷＰＲ５ｕにトップアドレスレジスタＴＡＲ５ｆの値を
書き込む。
モリ上のバッファに書き込むときのフローチャート及び
その動作を図２、図３に示す。まずコントローラのデー
タレジスタＤＲ５ｃにデータが書き込まれると、１ａで
データナンバーレジスタＤＮＲ５ｎとバッファサイズレ
ジスタＢＳＲ５ｈの内容を比較器５ｉにて比較し、デー
タナンバーレジスタＤＮＲ５ｎが小さければ、１ｂでラ
イトポインタレジスタＷＰＲ５ｕで示されるアドレスに
データレジスタＤＲ５ｃにおるデータを書き込む。１ｃ
で、加算器５L によりデータナンバーレジスタＤＮＲ５
ｎを１増し、加算器５ｑによりライトポインタレジスタ
ＷＰＲ５ｎを１増す。１ｄでライトポインタレジスタＷ
ＰＲ５ｕとボトムアドレスレジスタＢＡＲ５ｇの内容を
比較器５ｐで比較して、ライトポインタレジスタＷＰＲ
５ｕが大きき場合は、１ｅで、ライトポインタレジスタ
ＷＰＲ５ｕにトップアドレスレジスタＴＡＲ５ｆの値を
書き込む。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
Claims (1)
- 【請求項１】 以下の要素を有するメモリコントローラ （ａ）データを記憶するメモリ、（ｂ）上記メモリの先
頭を示すトップアドレスレジスタ、（ｃ）上記メモリの
終点を示すボトムアドレスレジスタ、（ｄ）上記メモリ
に記憶されたデータの読み出し位置を示すリードポイン
タレジスタ、（ｅ）上記メモリにデータを記憶する書き
込み位置を示すライトポインタレジスタ、（ｆ）上記メ
モリのサイズを示すバッファサイズレジスタ、（ｇ）上
記メモリ内のデータの数を示すデータナンバーレジス
タ、（ｈ）上記各レジスタを用いて、上記メモリへデー
タのアクセスを行なう制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33184391A JPH05165603A (ja) | 1991-12-16 | 1991-12-16 | メモリコントローラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33184391A JPH05165603A (ja) | 1991-12-16 | 1991-12-16 | メモリコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05165603A true JPH05165603A (ja) | 1993-07-02 |
Family
ID=18248277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33184391A Pending JPH05165603A (ja) | 1991-12-16 | 1991-12-16 | メモリコントローラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05165603A (ja) |
-
1991
- 1991-12-16 JP JP33184391A patent/JPH05165603A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5287471A (en) | Data transfer controller using direct memory access method | |
| JPH05165603A (ja) | メモリコントローラ | |
| JPS6211736B2 (ja) | ||
| JP2828643B2 (ja) | 直線描画装置 | |
| JPH0448358A (ja) | キャッシュ・メモリ制御方式 | |
| JPS5853075A (ja) | 高速分離バツフアを備えた情報処理装置 | |
| JP2604604B2 (ja) | スタック制御装置 | |
| JP2988048B2 (ja) | 辞書情報常駐アクセス装置 | |
| JPS62184560A (ja) | 入出力バツフア制御装置 | |
| JP3056566B2 (ja) | Ｆｉｆｏテーブルメモリおよびその制御方法 | |
| JP2581144B2 (ja) | バス制御装置 | |
| JPH0447350A (ja) | 主記憶読み出し応答制御方式 | |
| JPS5815877B2 (ja) | バツフア・メモリ制御方式 | |
| JPH01251248A (ja) | スタックデータ構造用キャッシュ制御方式 | |
| JPH01188928A (ja) | マルチウィンドウ表示方式 | |
| JPS62274349A (ja) | デ−タ処理システム | |
| JPH02189627A (ja) | データメモリのアクセス回路 | |
| JPH06161897A (ja) | ディスクキャッシュ装置の制御方法 | |
| JPS6124737B2 (ja) | ||
| JPS6135583B2 (ja) | ||
| JPS60218146A (ja) | 記憶装置アドレス制御方式 | |
| JPH01223545A (ja) | バッファ記憶装置 | |
| JPH04333950A (ja) | 情報処理システム | |
| JPH05181960A (ja) | 画像処理回路 | |
| JPH024011B2 (ja) |