JPS6211736B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は命令先取り制御を行う情報処理装置
に関し、特に命令の長さが１種類に限定されてい
ない場合の命令先取り制御に関するものである。

一般に、命令先取り制御を行う情報処理装置は
第１図のような構成となる。第１図において、１
はメモリアドレスレジスタ、２は記憶装置、３は
命令先取りバツフア、４は命令レジスタである。
メモリアドレスレジスタ１によつて指定されたア
ドレスに格納されている命令が数バイトずつ命令
先取りバツフア３へ先取りされ、この命令先取り
バツフア３から適宜、命令レジスタ４で設定され
て、命令の解釈、実行が行われている。

第２図は従来の装置の一例を示すブロツク図
で、第１図と同一符号は同一部分を示し、５ａ，
５ｂはそれぞれ第１図の３に相当する命令先取り
バツフアである。以下、説明の便宜のために次の
ような数値例を仮定する。すなわち、記憶装置２
に格納されるデイジタル信号は１バイドごとにア
ドレスが付けられ、このアドレス順に８個（一般
にはｎ個）のバイトをまとめたものを１記憶単位
〓〓〓〓
として記憶しており、命令には２バイト長のもの
と４バイト長のものがあるとする。第２図記憶装
置２のうちＩ０，Ｉ３，Ｉ４，Ｉ８で示すものは
２バイト長の命令、Ｉ１，Ｉ２，Ｉ５，Ｉ６，Ｉ
７で示すものは４バイト長の命令である。また、
第２図記憶装置２のうち横方向の一行がそれぞれ
１記憶単位構成し各行の左側に記入した０，８，
１６，２４は当該記憶単位の先頭バイトのアドレ
ス示す。アドレスを２進数で表した場合その下位
３ビツトを無視すれば各記憶単位に共通なアドレ
スとなるので、記憶装置２からの命令の取出しは
１記憶単位ごとに行われる。命令先取りバツフア
５ａ，５ｂはそれぞれ１記憶単位（この場合は８
バイト）を格納する容量を持つ。

現在時点で命令Ｉ１を処理したところ、「アド
レス１０へ分岐せよ」という命令であつたとす
る。アドレス１０を含む記憶単位の先頭アドレス
は８であるので（２進数表示で下位３ビツトを無
視すると１０と８とは同一表示になる。）先頭ア
ドレス８の記憶単位を命令先取りバツフア５ａへ
格納し先頭アドレス１６の記憶単位を命令先取り
バツフア５ｂへ格納する。アドレス１０の命令Ｉ
３から順次命令レジスタ４に設定され実行される
ので命令先取りバツフア５ａ内の命令Ｉ２は先取
りする必要のない命令であり、また命令Ｉ７を命
令レジスタ４に設定するには更に先頭アドレス２
４の記憶単位から命令の取出しを行わねばならな
い。このことは、記憶装置２から命令先取りバツ
フア５ａ，５ｂへの命令の取出し回数の増加を招
き、処理速度の低下の一因となる。

このような欠点を改善するために従来第３図に
示す装置が用いられた。第３図において第２図と
同一符号は同一部分を示し、６ａは取出しシフ
ト、結合装置であり、５ｃ，５ｄは第２図の５
ａ，５ｂに相当する命令先取りバツフアである。

第２図について説明したと同様、命令Ｉ１を処
理し「アドレス１０へ分岐せよ」という命令であ
つたとすると、取出しシフト、結合装置６ａは先
頭アドレス８の記憶単位と先頭アドレス１６の記
憶単位とを読出しこれを直列に結合した上で全体
を左へ２バイト分シフトして命令Ｉ２の後半を追
出した上左端（命令Ｉ３が左端に来ている）から
８バイト分だけを命令先取りバツフア５ｃに入力
すればバツフア５ｃには図に示すような命令が入
力されることになり、次に取出しシフト、結合装
置６ａに先頭アドレス１６の記憶単位と先頭アド
レス２４の記憶単位を読出しこれを直列に結合し
た上で全体を左へ２バイト分シフトして命令Ｉ５
の後半を追出した上左端（命令Ｉ６が左端に来て
いる）から８バイト分だけを命令先取りバツフア
５ｄに入力すればバツフア５ｄには図に示すよう
な命令が入力されることになる。

命令先取りバツフア５ｃ，５ｄから命令レジス
タ４へ命令を設定するには、モジユロ
（modulo）８のカウンタをポインタとして用い、
ポインタの初期値を０に設定し命令先取りバツフ
ア５ｃの第０番目のバイトすなわち先頭バイトか
ら設定し、命令の解読時に、その命令の長さが命
令コードから決まるのでその長さだけの命令を命
令レジスタ４に設定すると同時に、命令の長さを
表す数値（たとえば命令Ｉ３では２）を上記ポイ
ンタに加えてゆき、次にはそのポインタの指示す
る順番のバイトから読み出す。すなわち、第３図
に示すように、ポインタの切期値P0はP0＝０で
あり、命命Ｉ３を命令レジスタ４に設定し、命令
Ｉ３の長さは２バイトでポインタの次の値P1は
P1＝０＋２＝２になり、命令Ｉ４を命令レジス
タ４に設定し、命令Ｉ４の長さは２バイトでポイ
ンタの次の値P2はP2＝２＋２＝４になり、命令
Ｉ５を命令レジスタ４に設定し、命令Ｉ５の長さ
は４バイトでポインタの次の値P3はP3＝４＋４
＝８（＝０）となるので次は命令先取りバツフア
５ｄの第０番目のバイトから、すなわち命令Ｉ６
を命令レジスタ４に設定し、このようにしてＩ３
→Ｉ４→Ｉ５→Ｉ６→Ｉ７の順序に命令レジスタ
４に設定されて解釈実行される。

すなわち、第３図に示すような従来の装置で
は、取出しシフト、結合装置６ａにおいてシフト
動作が必要でありそのため処理速度が遅延し、か
つシフト動作を実行するための回路を設けねばな
らぬという欠点があつた。

この発明は、従来の方法における上記の欠点を
除去するためになされたもので、処理速度を低下
することなく、かつ記憶装置から命令先取りバツ
フアへの転送においてシフト操作を必要としない
命令バツフア制御方法を提供することを目的とし
ている。

以下、図面についてこの発明の実施例を説明す
〓〓〓〓
る。第４図はこの発明の一実施例を示すブロツク
図で、第３図と同一符号は同一部分を示し６ｂは
取出し結合装置であり、５ｅ，５ｆは５ｃ，５ｄ
に相当する命令先取りバツフアである。第３図に
ついて説明したとおり命令Ｉ１を実行してアドレ
ス１０へ分岐する場合、アドレス１０のバイトを
含む記憶単位（第４図で先頭アドレス８から始ま
る記憶単位）を先頭単位と称し、この先頭単位は
アドレス８からアドレス８＋７までの８バイト
（一般にはｎバイト）を含んでいるがアドレス１
０のバイトは上記８バイト中第（10−８）＝第２
番目（一般には第ｍ番目）のバイトであり、取出
し結合装置６ｂは先頭単位の第２番目以後のバイ
トを命令先取りバツフア５ｅの対応するバイト位
置へ入力しかつ先頭単位に続く記憶単位（第４図
に示す例ではアドレス１６を先頭バイトとする記
憶単位で仮に第２単位という）の第０番から第
（２−１）番（一般的には第（ｍ−１）番までの
バイトを命令先取りバツフア５ｅの対応するバイ
ト位置へ入力する。次に第２単位の第２番目以後
のバイトを命令先取りバツフア５ｆの対応するバ
イト位置へ入力しかつ第２単位に続く記憶単位
（第４図に示す例ではアドレス２４を先頭バイト
とする記憶単位で仮に第３単位という）の第０番
から第（２−１）番までのバイトを命令先取りバ
ツフア５ｆの対応するバイト位置で入力する。こ
の場合、取出し結合装置６ｂはシフト操作を行わ
ないので命令先取りバツフア５ｅ，５ｆの内容は
第４図に示すとおりになる。

次に命令レジスタ４への命令の設定に際しては
第３図について説明したポインタの初期値を２
（一般の場合ｍ）に設定する。すなわちP0＝２で
あつて、命令先取りバツフア５ｅから命令Ｉ３が
命令レジスタ４へ設定され、次のポインタの数値
P1＝２＋２＝４となつて命令Ｉ４が設定され、
その次のポインタの数値P2＝４＋２＝６となつ
て命令Ｉ５が設定されるが、その間にポインタの
数値は８（一般にはｎ）を越し８＝０となつて次
に再び２（一般にはｍ）となると、命令先取りバ
ツフア５ｆの読出しにうつりその第２番目のバイ
トから読出してゆく（第４図のＰ３の位置）。し
たがつて命令先取りバツフア５ｅ，５ｆへ入力す
るときにシフト動作を行わずに入力しておいても
単にポインタの初期値の設定によつて命令レジス
タ４への命令設定は第３図の場合と同様に行うこ
とができる。すなわち、この発明の一実施例を示
す第４図の方法では、第３図に示す従来の方法に
比しシフト動作が不要となり、単にポインタの初
期値を変更するだけで、ポインタの管理もほゞ同
様になる。

なお以上の説明では、記憶装置２から命令先取
りバツフア５ｅ，５ｆへの命令の設定、命令先取
りバツフアの長さとその数及びポインタの管理な
どの説明では、特定の数値を仮定して説明した
が、この発明がこの特定の数値に限定されるもの
でないことは申すまでもない。また便宜上、記憶
装置、命令先取りバツフア、命令レジスタ等の名
称を用いたが、同一機能を有し他の名称で呼ばれ
る装置であつてもよい。さらに、この発明の方法
を特定の状況においてだけ行い、常時は他の方法
による場合もまたこの発明の範囲内に含まれるも
のとする。

以上のように、この発明によれば、記憶装置か
ら命令先取りバツフアへ命令を設定する際シフト
動作の必要がないので、シフト動作のために必要
な論理回路を省略することができ、また記憶装置
から命令を取出して命令バツフアに入れるバスの
通過時間を短縮することができる。さらには、第
２図に示す従来の方法のように実行しない不要な
命令の取出しは行わないため、同一に長さの命令
先取りバツフアに分岐先の命令をより多く格納す
ることができ、処理が高速化される。

【図面の簡単な説明】

第１図は命令先取り制御を行う情報処理装置の
一般構成を示すブロツク図、第２図は従来の装置
の一例を示すブロツク図、第３図は従来の装置の
他の例を示すブロツク図、第４図はこの発明の一
実施例を示すブロツク図である。 １……メモリアドレスレジスタ、２……記憶装
置、４……命令レジスタ、５ｅ，５ｆ……命令先
取りバツフア。なお、図中、同一符号は同一又は
相当部分を示す。 〓〓〓〓

Claims (1)

【特許請求の範囲】
1. １ 情報を表すデイジタル信号をｎバイト（ｎは
   ２以上の整数）ごとに区分して１記憶単位としこ
   のような記憶単位をバイトの番地順に配列して記
   憶装置に格納する段階と、処理装置の指定する番
   地のバイトを先頭バイトと称しこの先頭バイトを
   含む記憶単位を先頭単位と称し上記番地は上記先
   頭単位内のｎバイト中第ｍ番目（ｍは０ないし
   （ｎ−１）の整数）のバイトを指定するとき、上
   記１記憶単位を格納する命令先取りバツフアを複
   数個設け、第１の命令先取りバツフアに上記記憶
   装置から上記先頭単位の上記第ｍ番目以後のバイ
   トをそれぞれ対応するバイト位置へ入力する段階
   と、上記第１の命令先取りバツフアの第（ｍ−
   １）番目までのバイト位置へ上記記憶装置から上
   記先頭単位に続く記憶単位である第２単位の第
   （ｍ−１）番目までのバイトをそれぞれ対応して
   入力する段階と、上記第２単位の第ｍ番目以後の
   バイトを上記記憶装置から第２の命令先取りバツ
   フアのそれぞれ対応するバイト位置へ入力する段
   階と、上記第２の命令先取りバツフアの第（ｍ−
   １）番目までのバイト位置へ上記記憶装置から上
   記第２単位に続く記憶単位である第３単位の第
   （ｍ−１）番目までのバイトをそれぞれ対応して
   入力し、このようにして上記複数個の命令先取り
   バツフアに所望の命令を先取りする段階と、上記
   命令先取りバツフアを読出すためのポインタの初
   期値をｍに設定し読出された命令コードによつて
   定められる数値を順次加算しポインタの数値がｎ
   に達したときは数値０に帰しこの数値０から再び
   数値ｍに達したときは後段の命令先取りバツフア
   の読出しにうつることにして、上記複数個の命令
   先取りバツフアから上記ポインタの指定する順番
   に従つて各バイトを読出して命令レジスタに格納
   する段階とを備えた命令バツフア制御方法。