JPS6052448B2 - マイクロプログラム制御装置 - Google Patents

Description

【発明の詳細な説明】 本発明は情報処理装置のマイクロプログラム制御装置
に関する。

特に、主記憶機構のデータ幅がマイクロプログラム語の
データ幅と一致しない場合のマイクロプログラム制御装
置に関する。 マイクロプログラム制御装置では、マイ
クロプログラムを格納するために、高速の記憶素子で構
成された高速マイクロプログラム機構に格納すると、高
速のアクセスタイムが得られるが高価である。一方、廉
価ではあるが低速の記憶素子て構成された低速汎用記憶
機構に格納すれば、高速動作は期待できない。このため
、従来から高速および低速の両記憶機構を備え、これに
その用途別にマイクロプログラム語を格納し、実行する
ことのできるマイクロプログラム制御装置が用いられて
いる。 このように両記憶機構を有する装置では、それ
ぞれの記憶機構が異なる固有のデータ幅を持つようにな
ることが多く、主記憶のような低速の汎用記憶機構にマ
イクロプログラム語を格納する場合には、両データ幅が
整数倍の関係にならず、余剰なデータ部が存在すること
になる。

例えばマイクロプログラム語が６バイトのデータ幅を持
つとき、主記憶部が８バイト幅でアクセスされるもので
あると、主記憶部中にマイクロプログラムを格納する場
合には、８バイト境界内の６バイト領域を使用すること
になるが、２バイトの余剰なデータ部が未使用のまま残
る。従来、低速汎用記憶機構内のマイクロプログラムを
読出す際には、この余剰なデータ部分を使用することな
く棄てていた。本発明の目的は、マイクロプログラム語
幅の整数倍でない語幅からなる主記憶装置にマイクロプ
ログラム語を格納する場合に、余剰なデータ部分を棄て
去ることなく、これをマイクロプログラム語の補助コー
ド語を記憶させるようにして利用させるマイクロプログ
ラム制御装置を提供することにある。

本発明は、上記整数倍からはみ出す余剰なデータ部分を
補助コード語とし、これをマイクロプログラムの拡張語
として、あるいはこれを複数個蓄積した後に合成して、
新規なマイクロプログラム語として利用することを特徴
とする。

本発明は、マイクロプログラム制御機構、マイクロプロ
グラム格納用高速記憶機構および低速汎用記憶機構を有
するマイクロプログラム制御装置において、マイクロプ
ログラム語の構成ビツト幅が高速専用記憶機構の読出デ
ータ語と等しく、低速汎用記憶機構の構成ビツト幅がマ
イクロプログラム語幅の整数倍に一致せず、これを読出
した場合に余剰となるデータ部分を含む場合に、この余
剰データ部分を補助マイクロプログラム語と定義する。

このとき低速汎用記憶機構のマイクロプログラム領域は
各々のアドレスにつき、マイクロプログラム語および補
助マイクロプログラム語を記憶し、この記憶機構から読
出されるマイクロプログラム語は、マイクロプログラム
記憶用高速記憶機構から読出すマイクロプログラム語と
同様に、マイクロプログラムレジスタに格納され、同時
にこの記憶機構から読出される前記補助マイクロプログ
ラム語は、複数個設けられた補助マイクロプログラムレ
ジスタに格納されるよう構成される。このマイクロプロ
グラムの複数のステツプ分の補助マイクロプログラムを
蓄積した後に、それらを合成して新規のマイクロプログ
ラムとして動作させることができる。また、任意のマイ
クロステップに上記により格納された補助マイクロプロ
グラムの一つを選択して、拡張マイクロプログラムとし
て使用するように構成される。次に本発明の実施例につ
いて図面を参照して説明する。

第１図は本発明の実施例のプロツク構成図である。低速
汎用主記憶部１と、高速専用マイクロプログラム記憶部
２とを備え、主記憶部１の読出出力には入力レジスタ１
０１と、マイクロプログラムレジスタ１０２とが接続さ
れている。また、マイクロプログラム記憶部２の読出出
力にはマイクロプログラムレジスタ１０４が接続されて
いる。レジスタ１０２または１０３の出力には補助マイ
クロプログラムレジスタ１０５，１０６および１０７が
接続され、これらの出力にはさらにマイクロプログラム
制御部３が接続されている。この制御部３の制御出力は
演算実行部４およびマイクロプログラムアドレス制御部
５に接続されている。このアドレス制御部５の出力は、
マイクロプログラムアドレスレジスタ１０８に結合され
ている。いま、マイクロプログラムの語長をｘビツト、
主記憶部データの語長をＹビツトとし、補助マイクロプ
ログラムの語長をＺビツトとすると、補助マイクロプロ
グラムレジゲの個数Ｎとの間にはなる関係があるものと
する。この実施例では 五１− υの例を示す。

アドレス制御部５よりマイクロプログラムアドレス線１
３１を通じて、主記憶部１のマイクロプログラムが指定
されると、マイクロプログラム語１０および補助マイク
ロプログラム語１１は、入力信号線１３３を通して入力
レジスタ１０１に読込まれる。

入力レジスタ１０１のマイクロプログラム語部１０２は
、入力レジスタ内のマイクロプログラム語線１３４を通
して、マイクロプログラムレジスタ１０４に格納される
。一方、入力レジスタ１０１の補助マイクロプログラム
語部１０３は、入力レジスタ内補助マイクロプログラム
語線１３５を通して、補助マイクロプログラムレジスタ
１０５，１０６または１０７のいずれかに、マイクロプ
ログラム語の実行機能に従つて格納される。これは以下
に述べるように新たなマイクロプログラム語として作用
するよう利用される。ここで補助マイクロプログラムレ
ジスタを複数個持つ場合に、任意の補助マイクロプログ
ラムレジスタを指定して、補助マイクロプログラム語を
所定の補助マイクロプログラムレジスタに格納する方法
として次の３通りの方法がある。すなわち、（１｝ 補
助マイクロプログラム語をマイクロプログラム語の実行
機能として定義する方法、（２）補助マイクロプログラ
ム語中のフラグビツトにより補助マイクロプログラムレ
ジスタを指定する方法、（３）順次補助マイクロプログ
ラムレジスタを使用するものとし、特に補助マイクロプ
ログラムレジスタを任意に指定せず、補助マイクロプロ
グラムレジスタにビジーフラグを設け、ビジーであれば
隣接のレジスタに格納する方法、である。

第１図に示す本実施例は、第１の方法であるマイクロプ
ログラム語の実行機能として定義する方法を採用してい
る。すなわち、補助マイクロプログラム語と同時に読出
されるマイクロプログラム語中に、補助マイクロプログ
ラムレジスタ格納指定制御ビツトを含み、入力レジスタ
内マイクロプログラム信号線１３４中の補助マイクロプ
ログラムレジスタ指定制御線１３８は、入力レジスタ１
０１の補助マイクロプログラム語を所定の補助マイクロ
プログラムレジスタに格納するよう構成されている。前
述のように、マイクロプログラムレジスタ１０５，１０
６または１０７に格納された補助マイクロプログラムは
次の二通りの機能を果す。

この第一の機能は、レジスタ出力線１１１，１１２，１
１３を通してマイクロプログラム制御部３に加えられ、
マイクロプログラム語として合成され、デコードされて
マイクロプログラムの実行制御を行う。またこの第二の
機能は、選択器により選択された後に、補助マイクロプ
ログラムレジスタ出力選択線１３７によりマイクロプロ
グラム制御部３に加えられ、マイクロプログラム語の拡
張語として、マイクロプログラムの実行制御を行う。こ
の両機能についてそれぞれ第２図〜第５図を用いてさら
に詳細に説明する。第２図は、上記第一の機能に相当す
るもので補助マイクロプログラム語が複数段合成され、
一つのマイクロプログラム語として作用する場合の概念
図である。

第３図はそのタイムチヤートである。主記憶１のん番地
のバイト幅Ｙのデータ領域に、バイト幅ｘのマイクロプ
ログラム語為およびバイト幅ｚの補助マイクロプログラ
ム語ＺＯが格納されている。

Ａ１番地、〜番地、Ａ３番地には同様に、（Ｘ１、Ｚ１
）、（Ｘ２、Ｚ２）、（Ｘ３、Ｚ３）なるマイクロプロ
グラムデータが格納されている。時間Ｌのタイミングに
、主記憶ＡＯ番地の内容が入力レジスタ１０１を通して
マイクロプログラムレジスタ１０４および補助マイクロ
プログラムレジスタ１０５に格納され、マイクロプログ
ラム選択線１３９はマイクロプログラム語をマイクロプ
ログラム制御部３に入力する。

マイクロプログラム語Ｘ。の中に指定されている補助マ
イクロプログラムレジスタ格納指定制御ビツトにより、
指定制御線１３８が所定値にセツトされ、補助マイクロ
プログラムレジスタ、たとえば１０５が選択される。マ
イクロプログラム制御部３により次のアドレスＡ１がア
ドレス制御部５で生成される。時間Ｔ１のタイミングに
、主記憶Ａ１番地の内容が入力レジスタ１０１を通して
、マイクロプログラムレジスタ１０４および補助マイク
ロプログラムレジスタ１０６に格納され、マイクロプロ
グラム選択線１３９はマイクロプログラム語Ｘ１を、マ
イクロプログラム制御部３に入力する。

ここで次のアドレス〜がアドレス制御部５で生成される
。時間Ｔ２のタイミングには、同様にマイクロプログラ
ム語Ｘ２が実行され、補助マイクロプログラム語４が補
助マイクロプログラムレジスタ１０７に格納される。

時ＲｌＪＴＴ３のタイミングには、時間Ｔ。，Ｔｌ，Ｔ
２のタイミングに格納した補助マイクロプログラム語が
合成されて、新規なマイクロプログラム語（ＺＯ，．Ｚ
ｌ、Ｚ２）がマイクロプログラム選択線１３９上に生成
され、マイクロプログラム制御部３に入力される。ここ
で次のアドレス〜がアドレス制御部５て生成される。時
間Ｔ，のタイミングでは主記憶１のＡ３番地の内容が読
出され実行される。

このとき補助マイクロプログラムレジスタ１０５に、補
助マイクロプＬログラム４を格納する。このように、補
助マイクロプログラム語を複数段蓄積し、マイクロプロ
グラム語として合成すると、低速の記憶領域に格納され
たマイクロプログラム語を逐一読出して実行する際に、
低速記憶部と処理装置との間の汎用伝送経路をマイクロ
プログラムの読出しのために一時占有するようなことが
なく、このための損失を軽減する効果がある。

第４図は前述の第二の機能に相当するもので、補助マイ
クロプログラム語が拡張語として作用する場合の概念図
である。第５図はそのタイムチヤートである。主記憶の
Ａ。

番地にマイクロプログラムデータ（ＸＯ、４）が格納さ
れ、高速マイクロプログラム記憶部２のＡ１番地に、マ
イクロプログラム語Ｘ１が格納される。マイクロプログ
ラムアドレスがんからＡ１と実行されるとき、補助マイ
クロプログラム語Ｚ。はマイクロプログラム語およびＸ
１に作用し、マイクロプログラム語の拡張語として機能
する。これにより補助マイクロプログラム語を複数段設
けて、マイクロプログラム語が欲する任意の補助マイク
ロプログラム語を選択できる機能を付加することが可能
である。補助マイクロプログラム語とマイクロプログラ
ム語との連係動作は、マイクロプログラムコーデイング
中に規定されていて、所定動作はマイクロプログラム制
御下で行われる。このように、補助マイクロプログラム
語を高速マイクロプログラム語の拡張語として定義する
ことは、高価な高速マイクロプログラム貯蔵用素子，の
構成ビツト幅を縮少して、その使用個数を減少させ、か
わりに拡張語により減少したビツト幅を補う効果をもつ
。

一方、補助マイクロプログラム語を低速マイクロプログ
ラム語の拡張語として定義することは、装置より豊富な
機能を備えること３になりその低速性を補う効果を持つ
。本発明は以上説明したように、低速記憶データ幅がマ
イクロプログラムデータ幅の整数倍に一致しない装置で
、低速記憶領域にマイクロプログラム語を格納し実行し
ようとするマイクロプログラ３ム制御において、上記デ
ータ幅の余剰分を補助マイクロプログラム語と定義して
、これを低速記憶領域に格納させ、この補助マイクロプ
ログラム語を拡張語として、あるいはその複数段を合成
して、一つのマイクロプログラム語として機能されるよ
う構成することにより、豊富なマイクロプログラム機能
を実行し、経済化された装置を得ることができる。

【図面の簡単な説明】

第１図は本発明の実施例装置の構成を示すプロツク図。 第２図は補助マイクロプログラム語が複数段合成され、
一つのマイクロプログラム語として作用する例の概念図
。第３図はそのタイムチヤート。第４図は補助マイクロ
プログラム語が拡張語として作用する例の概念図。第５
図はそのタイムチヤート。１・・・・・・低速汎用主記
憶部、２・・・・・・高速専用マイクロプログラム記憶
部、３・・・・・マイクロプログラム制御部、４・・・
・・演算実行部、５・・・・・マイクロプログラムアド
レス制御部、１０１・・・・・・入力レジスタ、１０２
・・・・・マイクロプログラムレジスタ、１０５，１０
６，１０７・・・・・・補助マイクロプログラムレジス
タ、１０８・・・・・マイクロプログラムアドレスレジ
スタ、１１０・・・・・・マイクロプログラムレジスタ
出力線、１１１，１１２，１１３・・・・・・補助マイ
クロプログラムレジスタ出力線、１３０・・・アドレス
レジスタ出力線、１３１・・・・・・次アドレス指示線
、１３２・・・・・マイクロプログラム読出線、１３３
・・・・・・入力信号線、１３４・・・・・・入力レジ
スタ内マイクロプログラム語線、１３５・・・・・・入
力レジスタ内補助マイクロプログラム語線、１３６・・
・マイクロプログラム制御線、１３７・・・・・・補助
マイクロプログラムレジスタ出力選択線、１３８・・・
指定制御線、１３９・・・・・マイクロプログラム選択
線。

Claims (1)

1. 【特許請求の範囲】 １ マイクロプログラム格納用の高速記憶機構および低
   速汎用記憶機構を備え、この低速汎用記憶機構の構成デ
   ータ幅とマイクロプログラム語のデータ幅とが整数倍の
   関係にないマイクロプログラム制御装置において、上記
   低速汎用記憶機構の各アドレスにマイクロプログラム語
   および補助マイクロプログラム語を格納する手段と、上
   記低速汎用記憶機構から読出されたマイクロプログラム
   語をマイクロプログラムレジスタに格納する手段と、上
   記低速汎用記憶機構から読出された補助マイクロプログ
   ラム語を複数個の補助マイクロプログラムレジスタに格
   納する手段と、この複数個の補助マイクロプログラムレ
   ジスタに格納された補助マイクロプログラム語を合成す
   る手段とを備えたことを特徴とするマイクロプログラム
   制御装置。 ２ マイクロプログラム格納用の高速記憶機構および低
   速汎用記憶機構を備え、この低速汎用記憶機構の構成デ
   ータ幅とマイクロプログラム語のデータ幅とが整数倍の
   関係にないマイクロプログラム制御装置において、上記
   低速汎用記憶機構の各アドレスにマイクロプログラム語
   および補助マイクロプログラム語を格納する手段と、上
   記低速汎用記憶機構から読出されたマイクロプログラム
   語をマイクロプログラムレジスタに格納する手段と、上
   記低速汎用記憶機構から読出された補助マイクロプログ
   ラム語を複数個の補助マイクロプログラムレジスタに格
   納する手段と、この複数個の補助マイクロプログラムレ
   ジスタに格納された補助マイクロプログラムの一つを選
   択して拡張マイクロプログラム語とする手段とを備えた
   ことを特徴とするマイクロプログラム制御装置。