JPH05197545A

JPH05197545A - マイクロコンピュータ

Info

Publication number: JPH05197545A
Application number: JP3349944A
Authority: JP
Inventors: Fumiki Sato; 文樹佐藤; Koichi Fujita; 紘一藤田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1991-12-10
Filing date: 1991-12-10
Publication date: 1993-08-06
Also published as: US5423012A

Abstract

(57)【要約】【目的】使用するすべての命令語の語長が一様な命令
語が使用できる。【構成】アドレスレジスタ２８のアドレスで示すメモ
リのメモリ領域に格納されている第１または第２の命令
語を、第１のポインタ２０の示す命令先読みバッファ１
８の所定のワード位置（１８ａ〜１８ｃ）に読込み、第
２のポインタ２１の示す命令先読みバッファ１８のワー
ド位置から読込まれた第１または第２の命令語を第２の
シフタ３１で命令解釈手段１１に読出す。命令解釈手段
１１は、バスインタフェース手段１０からの命令語を解
釈し、第２の命令語（データ命令）である場合は、シフ
ト手段３３，データバッファ３４，データ拡張手段３５
を制御して第２の命令語の即値データ，オフセットデー
タ等のデータから演算に必要なデータを作成させ、第１
の命令語である場合は、実行手段１２を制御し、データ
拡張手段３５で作成されたデータを用いて演算を行わせ
る。【効果】命令先読み制御が容易になる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、マイクロコンピュー
タに関し、特に、語長が一様な命令語を扱うことのでき
るマイクロコンピュータに関するものである。

【０００２】

【従来の技術】図８は、従来のマイクロコンピュータの
構成を示すブロック図である。図８において、１４はデ
ータバス、１５はアドレスバス、１６は制御信号バス、
１７は第１のシフタ、１８は命令先読みバッファ、２０
は第１のポインタ、２１は第２のポインタ、２２は第１
の加算器、２３は第２の加算器、２４は第３の加算器、
２５は第１のデコーダ、２６は第２のデコーダ、２７は
バスタイミング発生手段、２８はアドレスレジスタ、２
９は第４の加算器、３６はＡＬＵ（算術論理回路）、３
７はレジスタファイル、７０は第２のシフタ、７１はバ
スインタフェース手段、７２は命令解釈手段、７３はデ
ータ拡張手段、７４は実行手段である。

【０００３】データバス１４は図示しないメモリ等から
命令語をバスインタフェース手段７１に読込むためのバ
ス、アドレスバス１５はアドレスレジスタ２８のアドレ
スのデータをメモリ等に送出するためのバス、制御信号
バス１６はメモリ等に書込み／読出し信号（Ｒ／Ｗ）を
送出するためのバスである。バスインタフェース手段７
１の第１のシフタ１７は、ゲート１７ａ〜１７ｃより構
成され、データバス１４上の１ワード長の命令語をゲー
トの制御により命令先読みバッファ１８の所定のワード
位置１８ａ〜１８ｃに格納する。命令先読みバッファ１
８は、例えば３ワード長の命令語を一時的に格納できる
データバッファであり、第１のシフタ１７のゲート１７
ａ〜１７ｃで選択されたワード位置１８ａ〜１８ｃに１
ワード長の命令語を格納する。第１のポインタ２０は、
命令先読みバッファ１８内に格納されている１ワード長
の命令語の数を示し、例えば０〜３の数値となる。第２
のポインタ２１は、命令先読みバッファ１８のワード位
置１８ａ〜１８ｃから、次に読出す命令語のワード位置
を示す。第１の加算器２２は、第１のポインタ２０と第
２のポインタ２１の内容を加算する、例えば２ビットの
加算器であり、キャリア出力をもつ。第２の加算器２３
は、データバス１４から１ワード長の命令語を命令先読
みバッファ１８に読込んだ時には第１のポインタ２０を
＋１加算し、命令語を命令先読みバッファ１８から読出
した時、または１ワード長の命令語の読込みと２ワード
長の命令語の読出しが同時に行われた時に−１加算し、
２ワード長の命令語が命令先読みバッファ１８から読出
された時−２を加算し、１ワード長の命令語の読込みと
読出しが同時に行われた時＋０を加算する。第３の加算
器２４は、１ワード長の命令語を命令先読みバッファ１
８から読出した時、第２のポインタ２１を＋１を加算
し、２ワード長の命令語を命令先読みバッファ１８から
読出した時に＋２を加算する。

【０００４】第１のデコーダ２５は、第１の加算器２２
の出力をデコードして、第１のシフタ１７のゲート１７
ａ〜１７ｃをオンに制御する。例えば、第１の加算器２
２の出力が「０」または「３」の時は、第１のシフタ１
７のゲート１７ａをオンし、その出力が「１」または
「４」の時はゲート１７ｂをオンし、その出力が「２」
の時はゲート１７ｃをオンする。第２のシフタ７０は、
ゲート７０ａ〜７０ｃより構成され、これらのゲートを
制御することにより、２ワード長の命令語を命令先読み
バッファ１８のワード位置１８ａ〜１８ｃから命令解釈
手段７２またはデータ拡張手段７３に読出す。第２のデ
コーダ２６は、第２のポインタ２１の出力をデコードし
て第２のシフタ７０を制御する。例えば、第２のポイン
タ２１の出力が「０」の時はゲート７０ａ，７０ｂを同
時にオンし、その出力が「１」の時はゲート７０ｂ，７
０ｃをオンし、その出力が「２」の時は７０ａ，７０ｃ
をオンする。バスタイミング発生手段２７は、アドレス
バス１５，制御信号バス１６に正しいタイミングでアド
レス，Ｒ／Ｗ等のデータを乗せる。アドレスレジスタ２
８はアドレスを保持し、図示しないメモリのメモリ領域
に格納されている命令語のアドレスを示す。第４の加算
器２９は、アドレスレジスタ２８の内容の命令語をバス
インタフェース手段７１に読込む毎に＋２加算する。命
令解釈手段７２は、バスインタフェース手段７１からの
命令語を解釈し、実行手段７４を制御する。データ拡張
手段７３は、バスインタフェース手段７１内の命令先読
みバッファ１８からの２ワード長のデータを符号拡張
し、実行手段７４は命令解釈手段７２から指示された演
算を実行する。ＡＬＵ３６は、算術演算を行い、レジス
タファイル３７はプログラムカウンタ，汎用レジスタ等
で構成され、演算のためのデータを格納する。

【０００５】図９は、従来のマイクロコンピュータで使
用された命令語の具体例を示しており、（ａ）は即値デ
ータまたはオフセットデータのフィールドを含まない命
令語のフォーマットで、識別フィールド８０ａ（ビット
番号１０〜１５）と、レジスタフィールド８０ｂ（ビッ
ト番号０〜９）よりなる。レジスタフィールド８０ｂ
は、更にレジスタフィールド１（ビット番号５〜９），
レジスタフィールド２（ビット番号０〜４）に分けられ
ている。（ｂ）は１ワード長の即値データまたはオフセ
ットデータのフィールドを含む命令語のフォーマットで
あり、１ワード長のデータフィールドの８０ｄ（ビット
番号０〜１５）とともに、識別フィールド８０ａ（ビッ
ト番号２６〜３１）に１ワード長のデータを含むという
情報をもつ。（ｃ）は２ワード長の即値データまたはオ
フセットデータを含む命令語のフォーマットであり、２
ワード長のデータフィールド８０ｄ（ビット番号０〜３
１）をもち、データフィールド８０ｄは更にデータフィ
ールド１（ビット番号１６〜３０），データフィールド
２（ビット番号０〜１５）の分けられ、識別フィールド
８０ａ（ビット番号４２〜４７）には２ワード長のデー
タを含むという情報をもつ。（ｄ）は２ワード長の即値
データ「ＩＭＭ１φＬ，ＩＭＭ１φＨ」をもつ命令語の
プログラム上でのフォーマットである。識別フィールド
８０ａには、「ＡＤＤ」のデータ、レジスタフィールド
８０ｂのレジスタフィールド１にはレジスタ番号ＲＸが
入力されている。

【０００６】図１０は、従来のマイクロコンピュータの
動作を示すタイムチャート図である。（ａ）は基準とな
るクロック信号、（ｂ）は第１のポインタ２０の動作状
態、（ｃ）は第２のポインタ２１の動作状態、（ｄ）は
アドレスレジスタ２８の動作状態を示している。

【０００７】次に従来のマイクロコンピュータの動作に
ついて説明する。最初に、動作の概要を説明し、次に詳
細な動作について説明する。ＡＤＤＲＸ，ＩＭＭ１φ
すなわち、レジスタ番号ＲＸのデータとＩＭＭ１φの即
値データを加算してレジスタ番号ＲＸに格納する命令を
実行する場合、この命令語はプログラム上では図９の
（ｄ）に示すような命令語のフォーマットとなる。アド
レス下位の識別フィールド８０ａには「ＡＤＤ」と２ワ
ード長分の即値データをもつという情報が入力され、レ
ジスタフィールド８０ｂのレジスタフィールド１にはレ
ジスタ番号ＲＸが入力され、データフィールド８０ｄの
データフィールド１には「ＩＭＭ１φ」の下位データ
「ＩＭＭ１φＬ」、データフィールド８０ｄのデータフ
ィールド２には「ＩＭＭ１φ」の上位データ「ＩＭＭ１
φＨ」が入力されている。このＡＤＤＲＸ，ＩＭＭ１φ
の命令語は、バスインタフェース手段７１のメモリアド
レスレジスタ２８のアドレスで示すメモリのメモリ領域
から、１ワード長ずつの第１のポインタ２０の示す命令
先読みバッファ１８のワード位置１８ａ〜１８ｃに読込
まれ、第２のポインタ２１の示す命令先読みバッファ１
８のワード位置１８ａ〜１８ｃから２ワードずつ読出さ
れる。命令解釈手段７２は、例えば図９（ｄ）のアドレ
ス下位から順に１ワードずつ命令語のデータを読込んで
解読する。最初の命令語は、識別フィールド８０ａが
「ＡＤＤ」であるため、加算命令と判断するとともに、
２ワード分の即値データ「ＩＭＭ１φＬ，ＩＭＭ１φ
Ｈ」をもつので、これらの即値データを実行手段７４を
介してバスインタフェース手段７１に要求する。即値デ
ータが格納されているバスインタフェース手段７１の命
令先読みバッファ１８から読出されると、命令解釈手段
７２は、それらの２ワード長の即値データをデータ拡張
手段７３を通過させ、実行手段７４を制御してレジスタ
ファイル３７内のレジスタ番号ＲＸのデータとＡＬＵ３
６で加算させ、加算結果をレジスタ番号ＲＸに格納させ
る。

【０００８】次に、従来のマイクロコンピュータの詳細
な動作について図１０をも参照して説明する。最初に、
第１のポインタ２０の内容が「１」、第２のポインタ２
１の内容が「１」であるとし、上記の命令語ＡＤＤＲ
Ｘ，ＩＭＭ１φを実行するものとする。時刻Ｔ１では、
実行手段７４はバスインタフェース手段７１に対して１
ワード長の命令語を要求する。バスインタフェース手段
７１は、この時、第１のポインタ２０の内容が「１」な
ので、実行手段７４から要求された命令語は、命令先読
みバッファ１８の１８ｂのワード位置に既に読込まれて
いると判断して、第２のポインタ２１の内容「１」を第
２のデコーダ２６でデコードし、第２のシフタ７０のゲ
ート７０ｂをオンし、命令先読みバッファ１８の１８ｂ
のワード位置から命令解釈手段７２に１ワード長の命令
「ＡＤＤＲＸ」が読出される。これと同時に、バスイ
ンタフェース手段７１では、命令先読みバッファ１８の
ワード位置１８ａ，１８ｃの２ワード分が空いているの
で、次の命令語を読むための準備をする。命令解釈手段
７２は、バスインタフェース手段７１の命令先読みバッ
ファ１８のワード位置１８ｂから読込んだ命令後の識別
フィールド８０ａの「ＡＤＤ」および２ワード分の即値
データの情報とレジスタフィールド８０ｂのレジスタフ
ィールド１のレジスタ番号ＲＸを解読して、実行手段７
４，データ拡張手段７３を制御する。この後、バスイン
タフェース手段７１の第１のポインタ２０の内容は、１
ワード長の命令語が命令先読みバッファ１８から読出さ
れたので、第２の加算器２３で−１加算（減算）されて
「０」となり、第２のポインタ２１の内容は、第３の加
算器２４で加算されて「２」となる。

【０００９】時刻Ｔ２では、実行手段７４はバスインタ
フェース手段７１に対して上記命令語に付属する２ワー
ド長の即値データ「ＩＭＭ１φ」の「ＩＭＭ１φＬ（下
位データ），ＩＭＭ１φＨ（上位データ）」を要求す
る。要求を受けたバスインタフェース手段７１は、第１
のポインタ２０の内容が「０」なので、その即値データ
が命令先読みバッファ１８に読込まれていないと判断し
て、実行手段７４を待機させる。この後、アドレスレジ
スタ２７の示すアドレスＰＡＲの１ワードの即値データ
「ＩＭＭφ１Ｌ」が図示しないメモリからデータバス１
４，第１シフタ１７のゲート１７ｃを介して命令先読み
バッファ１８のワード位置１８ｃに読込まれ、この後、
第１のポインタ２０の内容は第２の加算器２３によって
＋１され「１」となる。この命令語の即値データが読込
まれる命令先読みバッファ１８のワード位置１８ｃは、
第１の加算器２２の出力によって決まる。すなわち、第
１のポインタ２０の内容「０」と第２のポインタ２１の
内容「２」が加算され、０＋２＝２が第１のデコーダ２
５でデコートされ第１のシフタ１７のゲート１７ｃが選
択される。

【００１０】時刻Ｔ３では、バスインタフェース手段７
１は、命令先読みバッファ１８に空きがある（というの
は、第１のポインタ２０の内容が「１」なので）と判断
して、図示しないメモリから次の命令語の即値データ
「ＩＭＭ１φＨ」の読込みを開始する。時刻Ｔ４では、
メモリから次の命令語の即値データが読込まれ、この
後、第１のポインタ２０の内容は第２の加算器２３によ
って＋１加算され、「２」となる。時刻Ｔ５では、第１
のポインタ２０の内容が「２」なので、バスインタフェ
ース手段７１は実行手段７４から要求されている２ワー
ドの命令語の即値データが命令先読みバッファ１８に読
込まれていると判断し、第２のポインタ２１の内容
「２」を第２のデコーダでデコードし、第２のシフタ７
０のゲート７０ａ，７０ｃをオンにして、命令先読みバ
ッファ１８のワード位置１８ａ，１８ｃから２ワード長
の即値データを読出す。実行手段７４は２ワード長の即
値データを受けると、命令解釈手段７２の制御によりレ
ジスタファイル３７のレジスタ番号ＲＸのデータと加算
〔ＲＸ＋ＩＭＭ１φ（ＩＭＭ１φＬ，ＩＭＭ１φＨの２
ワード長の即値データ）〕を行う。この時、命令解釈手
段７２は２ワード長の即値データをそのまま通過させる
ようにデータ拡張手段７３を制御する。一方、バスイン
タフェース手段７１は、命令先読みバッファ１８に１ワ
ード分でも空きがあれば、メモリから命令語を次々に読
込む。時刻Ｔ５の後、第１のポインタ２０の内容「２」
と第２のポインタの内容「２」が第１の加算器２２で加
算され、加算器２２の出力が「４」となり、この「４」
が第１のデコーダ２５でデコードされ、第１のシフタ１
７のゲート１７ｂがオン制御される。この結果、次の命
令語は命令先読みバッファ１７のワード位置１７ｂに読
込まれる。

【００１１】

【発明が解決しようとする課題】従来のマイクロコンピ
ュータでは、上記のように使用される命令語の語長が一
様でないため、即値データ，オフセットデータ等を有す
る命令語の識別フィールドに、即値データ，オフセット
データ等の語長が何ワードあるかという情報も必要であ
り、マイクロコンピュータの先読み制御が複雑になると
ともに、回路構成も複雑となり演算の処理速度が遅くな
る問題がある。

【００１２】この発明は、上記問題点を解決するために
なされたもので、使用するすべての命令語の語長を一様
にしたため、先読み制御が簡単にでき、回路構成も簡単
で演算の高速化が可能なマイクロコンピュータを提供す
ることを目的としている。

【００１３】

【課題を解決するための手段】この第１の発明に係るマ
イクロコンピュータでは、このマイクロコンピュータで
使用されるすべての命令語は、ワード長が一様で、演算
等を行わせる命令を含む第１の命令語と、演算等に使用
する即値データ，オフセットデータ等のデータからなる
第２の命令語とからなる。また、このマイクロコンピュ
ータは、図１で示すように、バスインタフェース手段１
０と、このバスインタフェース手段から読込んだ第２の
命令のデータが重ならないように所定のビット数シフト
する第１のシフト手段（シフト手段３３）と、この第１
のシフト手段で第２の命令語のデータを所定のビット数
シフトさせてデータを結合するデータ結合手段（データ
バッファ３４）と、このデータ結合手段で結合したデー
タの所定のビット位置に符号を加えて所定のワード長に
符号拡張するデータ拡張手段３５と、命令語の解釈に従
って、所定の演算を実行する実行手段１２と、第１また
は第２の命令語に従って、上記第１のシフト手段，上記
データ結合手段，上記データ拡張手段，上記実行手段を
制御する命令解釈手段とから構成される。さらに、上記
バスインタフェース手段は、複数ワードによりなる第１
のバッファ（命令先読みバッファ１８）と、アドレスレ
ジスタのアドレスで示すメモリのメモリ領域に格納され
ている第１または第２の命令語を、メモリからアドレス
を介して上記第１のバッファの所定のワード位置に読込
む第１のシフタ１７と、上記ワード位置から第１または
第２の命令語を読出す第２のシフタ３１と、第１および
第２のシフタに上記ワード位置を指示する第１のバッフ
ァ指示手段３２とから構成される。この第２の発明に係
るマイクロコンピュータでは、図６で示すように、上記
バスインタフェース手段は、上記第１のバッファと異な
る同一ワード数で直列に接続された第２のバッファ（命
令先読みバッファ４６ａ〜４６ｃ）を有し、アドレスレ
ジスタのアドレスで示すメモリのメモリ領域に格納され
ている第１または第２の命令語を、メモリからアドレス
バスを介して上記第２のバッファに順次読込み、上記第
２のバッファに読込んだ順より第１または第２の命令語
を上記第２のバッファから読出す第２のシフト手段（シ
フト手段４５）と、上記第２のバッファに命令語が読込
まれると読込まれた命令語の数だけ数値を増加させ、上
記第２のバッファから第１または第２の命令語が読出さ
れると読出された命令語の数だけ数値を減少させ、上記
数値に従って上記第２のシフト手段を制御する第２のバ
ッファ指示手段（バッファ指示手段５０）とから構成さ
れる。この第３の発明に係るマイクロコンピュータは、
第１または第２の発明のマイクロコンピュータの構成の
内、バスインタフェース手段を設けない構成とする。

【００１４】

【作用】この第１の発明におけるマイクロコンピュータ
は、以下で示すように作用する。すなわち、バスインタ
フェース手段においては、第１のシフタは、アドレスレ
ジスタのアドレスで示すメモリのメモリ領域に格納され
ている第１または第２の命令語を、アドレスバスを介し
て読込み、バッファ指示手段の示す第１のバッファのワ
ード位置に保持する。また、第２のシフタは、第１のバ
ッファの上記ワード位置から第１または第２の命令語を
読出す。次に、命令解釈手段は、バスインタフェース手
段からの命令語を解釈し、解釈した命令語が第２の命令
語である場合は、第１のシフト手段，データ結合手段，
データ拡張手段を制御して演算等に使用する即値デー
タ，オフセットデータ等のデータから演算に使用するデ
ータを作成する。また、命令解釈手段は、解釈した命令
語が第１の命令語である場合は、データ拡張手段等で作
成されたデータを使用し、実行手段を制御して演算を実
行する。この第２の発明におけるマイクロコンピュータ
は、このマイクロコンピュータのインタフェース手段が
以下に示すように作用する。すなわち、第２のバッファ
指示手段は、第２のシフト手段内の第２のバッファに第
１または第２の命令語が読込まれると読込まれた命令語
の数だけは数値を増加させ、また、上記第１または第２
のバッファから第１または第２の命令語が読出されると
読出された命令語の数だけ数値を減少させて、現在第２
のバッファに読込まれている命令語の数を示すととも
に、上記数値をもとに第２のシフト手段を制御する。第
２のシフト手段は、上記第２のバッファ指示手段の指示
により、上記第２のバッファに空きがあれば、その空き
の数だけ、アドレスレジスタのアドレスで示すメモリの
メモリ領域に格納されている第１または第２の命令語
を、上記第２のバッファに順次読込み、上記第２のバッ
ファに読込んだ順より読込んだ第１または第２の命令語
を上記第２のバッファから第１のシフト手段または命令
解釈手段に読出す。この第３におけるマイクロコンピュ
ータは、命令解釈手段は、命令語を解釈し、解釈した命
令語が第２の命令語である場合は、第１のシフト手段，
データ結合手段，データ拡張手段を制御して演算等に使
用する即値データ，オフセットデータ等のデータから演
算に使用するデータを作成する。また、命令解釈手段
は、解釈した命令語が第１の命令語である場合は、デー
タ拡張手段等で作成されたデータを使用し、実行手段を
制御して演算を実行する。

【００１５】

【実施例】以下、この発明の一実施例を図を用いて説明
する。図１はこの第１の発明の一実施例におけるマイク
ロコンピュータの構成を示すブロック図である。図１に
おいて、１０はバスインンタフェース手段、１１は命令
解釈手段、１２は実行手段、１４はデータバス、１５は
アドレスバス、１６は制御信号バス、１７は第１のシフ
タ、１８は第１のバッファとしての命令先読みバッフ
ァ、２０は第１のポインタ、２１は第２のポインタ、２
２は第１の加算器、２３は第２の加算器、２４は第３の
加算器、２５は第１のデコーダ、２６は第２のデコー
ダ、２７はバスタイミング発生手段、２８はアドレスレ
ジスタ、２９は第４の加算器、３１は第２のシフタ、３
２は第１のバッファ指示手段としてのバッファ指示手
段、３３は第１のシフト手段としてのシフト手段、３４
はデータ結合手段としてのデータバッファ、３５はデー
タ拡張手段、３６はＡＬＵ（算術論理回路）、３７はレ
ジスタファイルである。なお、図１では、従来（図８）
と同じ機能の部分には、同一符号を付しており、以下の
構成の詳細な説明については省略する。

【００１６】バスインタフェース手段１０では、バッフ
ァ指示手段３２の第１のポインタ２０は、命令先読みバ
ッファ１８内に格納されている命令語の数を示し、例え
ば、０〜４の値をとる。第２のポインタ２１は、命令先
読みバッファ１８から次に読出すべき命令語の位置を示
す。命令先読みバッファ１８は、３ワード長（１８ａ〜
１８ｂ）の命令語を、一時的に格納可能なデータバッフ
ァである。第１のシフタ１７は、ゲート１７ａ〜１７ｂ
より構成され、第１のデコーダ２５の指示により、デー
タバス上の命令語を命令先読みバッファ１８の所定のワ
ード位置（１８ａ〜１８ｃ）にシフトして格納するため
のシフタである。第２のシフタ３１は、ゲート（３１ａ
〜３１ｃ）より構成され、第１のデコーダ２６の指示に
より命令先読みバッファ１８の所定のワード位置から命
令語を命令解釈手段１１に読出すシフタである。

【００１７】命令解釈手段１１は、バスインタフェース
手段１０から語長の一様な命令語を受けて解釈し、その
命令語に応じて、実行手段１２，データバッファ３４，
シフト手段３３，データ拡張手段３５を制御する。ここ
で使用される命令語の詳細については後述するが、この
マイクロコンピュータで使用されるすべての命令語は、
語長が一様であり、演算等の処理を行わせる第１の命令
語と、演算等に使用する即値データ，オフセットデータ
のデータをもつ第２の命令語からなる。

【００１８】データバッファ３４は、１０ビット長のバ
ッファ３４ａ〜３４ｃから構成され、これらのバッファ
によりバスインタフェース手段１０から受けた複数の第
２の命令語から与えられる即値データ，オフセットデー
タのデータを結合する。シフト手段３３は、ゲート３３
ａ〜３３ｃより構成され、命令解釈手段１１によりデー
タバッファ３４に格納される複数の第２の命令語の即値
データ，オフセットデータのデータが互いに重ならない
ように、データバッファ３４のバッファ３４ａ〜３４ｃ
でそれらのデータを格納する。データ拡張手段３５は、
データバッファ３４で結合された１０ビット長の３個の
データにゼロ符号を入れて、２ワード長に符号拡張し、
実行手段１２で使用できるデータ形式にする。実行手段
１２は、従来と機能的には変わらないが、結合され符号
拡張された２ワード長のデータを処理できる。

【００１９】図２は、この第１の発明におけるマイクロ
コンピュータで使用される命令語の具体例を示す図であ
る。この第１の発明によるマイクロコンピュータで使用
される命令語は、すべて１ワード（１６ビット）の語長
よりなり、第１の命令語としての演算命令と、第２の命
令語としてのデータ命令とに分けられている。演算命令
のフォーマットは、図２（ａ）に示すように、識別フィ
ールド６０ａ（ビット番号１０〜１５）と、レジスタフ
ィールド６０ｂ（ビット番号０〜９）に分けられてお
り、レジスタフィールド６０ｂは、更にレジスタフィー
ルド１（ビット番号５〜９）と、レジスタフィールド２
（ビット番号０〜４）に分けられている。また、データ
命令のフォーマットは、図２（ｂ）に示すように、識別
フィールド６０ａ（ビット番号１０〜１５）と、データ
フィールド６０ｃ（ビット番号０〜９）とに分けられて
いる。ここで、識別フィールド６０ａは演算命令かデー
タ命令かを判別するためのフィールド、レジスタフィー
ルド６０ｂは実行手段１２内のレジスタファイル３７の
ファイル番号を示すためのデータのフィールド、データ
フィールド６０ｃは即値データ，オフセットデータが入
力されているフィールドである。図２（ｃ）は、プログ
ラム上での具体的な命令語のフォーマットを示してお
り、４命令分の命令語である。識別フィールド６０ａに
「ＤＡＴＡ」が入力されている。アドレス下位から３命
令分の命令語は、データ命令を示しており、データフィ
ールド６０ｃにそれぞれ「ＩＭＭ１φＬ，ＩＭＭ１φ
Ｍ，ＩＭＭ１φＨ」のデータが入力されている。また、
アドレス上位側の１命令分の命令語の識別フィールド６
０ａには「ＡＤＤＩ」が入力され、加算を行わせる演算
命令が入力されている。また、レジスタフィールド６０
ｂのレジスタフィールド１には、レジスタファイル３７
のレジスタ番号ＲＸのデータが入力されている。

【００２０】図３は、この第１の発明によるマイクロコ
ンピュータの動作を示すタイムチャート図である。
（ａ）は、この第１の発明によるマイクロコンピュータ
で使用されるクロック信号、（ｂ）は、図１のバスイン
タフェース手段１０内の第１のポインタ２０の動作状
態、（ｃ）は、第２のポインタ２１の動作状態、（ｄ）
は、アドレスレジスタ２８の動作状態を示している。次
に、図１〜図３を用いて、この第１の発明によるマイク
ロコンピュータの動作について説明する。最初に、図
１，図２を用いて動作の概要を説明し、次に図３をも用
いて詳細な動作について説明する。

【００２１】バスインタフェース手段１０では、アドレ
スレジスタ２８の示すアドレスの命令語が図示しないメ
モリからデータバス１４を介して第１のポインタ２０の
示す命令先読みバッファ１８のワード位置１８ａ〜１８
ｃに次々に入力される。命令語は、例えば、図２の
（ｃ）で示すような命令語であり、実行手段１２のレジ
スタファイル３７内のレジスタ番号ＲＸと上述したデー
タ命令の３命令で与えられる即値データ「ＩＭＭ１φ
Ｌ，ＩＭＭ１φＭ，ＩＭＭ１φＨ」を加算して、そのレ
ジスタ番号ＲＸに加算結果を格納する命令である。次
に、命令先読みバッファ１８の第２のポインタ２１で示
す第２のシフタ３１のゲート３１ａ〜３１ｂがオンに制
御され、命令先読みバッファ１８に格納された命令語が
１ワードずつ命令解釈手段１１に読込まれる。命令解釈
手段１１は、図２の（ｃ）で示す命令語をアドレス下位
の命令語から解釈する。そして、命令語の識別フィール
ド６０ａが「ＤＡＴＡ］であれば、データ命令と判断
し、シフト手段３３のゲート３３ａ〜３３ｃ，データバ
ッファ３４を制御して、データフィールド６０ｃのデー
タをシフトさせ、データバッファ３４の１０ビットのバ
ッファ３４ａ〜３４ｃに次々に格納する。命令解釈手段
１１は、この様にして、データバッファ３４で「ＩＭＭ
１φＬ，ＩＭＭ１φＭ，ＩＭＭ１φＨ」の１０ビットの
データを結合する。次に、命令解釈手段１１は、図２
（ｃ）の命令語の演算命令（アドレス上位側の１命令
分）をバスインタフェース手段１０から読込むと、その
命令後の識別フィールド６０ａの「ＡＤＤＩ」から加算
命令と判断する。そして命令解釈手段１１は、データバ
ッファ３４で結合され作成された「ＩＭＭ１φＬ，ＩＭ
Ｍ１φＭ，ＩＭＭ１φＨ」のデータを、データ拡張手段
３５で２ワード長に符号拡張させ、この符号拡張したデ
ータを、実行手段１２内のレジスタファイル３７のレジ
スタ番号ＲＸのデータと加算させ、加算結果をレジスタ
番号ＲＸに格納させるように、実行手段１２を制御し、
演算を終了する。

【００２２】次に、図３を用いて詳細な動作について説
明する。上述の図２の（ｃ）で示す命令語を実行する場
合について説明する。ここで、第１のポインタ２０の内
容を「１」、第２のポインタ２１の内容を「１」とし、
命令先読みバッファ１８のワード位置１８ｂに図２
（ｃ）の下位アドレス１命令分が読込まれているとす
る。最初に、図３の時刻ｔ１では、実行手段１２はバス
インタフェース手段１０に対して１ワード長の命令語
（図２（ｃ）の下位アドレス側の命令語「ＤＡＴＡＩ
ＭＭ１φＬ」）を要求する。この時、バスインタフェー
ス手段１０は、第１のポインタ２０の内容が「１」なの
で、要求されている命令語が命令先読みバッファ１８の
ワード位置１８ｂに既に読込まれていると判断して、ワ
ード位置１８ｂの命令語を命令解釈手段１１に読出す。
この時は、第２のポインタ２１の内容が「１」なので第
２のシフタ３１のゲート３１ｂがオンに制御される。こ
こで、バスインタフェース手段１０は、命令先読みバッ
ファ１８に２ワード分の空きがあるので、アドレスレジ
スタ２８のアドレスＰＡＲが示す図示しないメモリのメ
モリ領域から、データバス１４を介して次の命令語の先
読みを始める。命令解釈手段１１は、バスインタフェー
ス手段１０から送られてきた命令語の識別フィールド
（図２（ｃ）の６０ａ）のデータ「ＤＡＴＡ」から、こ
の命令語がデータ命令であることを解釈し、実行手段１
２，データバッファ３４，シフト手段３３を制御する。

【００２３】この時、実行手段１２は、その命令語がデ
ータ命令であるため演算等のデータ処理を行わない。ま
た、そのデータ命令中の１０ビットの即値データは、シ
フト手段３３でシフトされ（ゲート３３ａがオン）、デ
ータバッファ３４のバッファ３４ａのビット位置に格納
される。また、次のデータ命令の１０ビットの即値デー
タは、データバッファ３４のバッファ３４ｂのビット位
置に格納されることになる。この後、バスインタフェー
ス手段１０では、１ワードの命令語が命令先読みバッフ
ァ１８から読出されたので、第１のポインタ２０の内容
が第２の加算器２３によって−１加算され、第２のポイ
ンタの内容は、第３の加算器２４によって＋１加算され
る。この結果、第１のポインタ２０の内容は「０」、第
２のポインタ２１の内容は「２」になる（図３の第１の
ポインタ２０（ｂ），第２のポインタ２１（ｃ）のタイ
ムチャート図参照）。

【００２４】時刻ｔ２では、実行手段１２は、バスイン
タフェース手段１０に対して次の１ワードの命令語（Ｄ
ＡＴＡＩＭＭ１φＭ）を要求する。バスインタフェー
ス手段１０は、第１のポインタ２０の内容が「０」なの
で、次の命令語が命令先読みバッファ１８に読込まれて
いないと判断して、実行手段１２を待機させる。この
後、バスインタフェース手段１０の命令先読みバッファ
に図示しないメモリから次の１ワードの命令語が読込ま
れる。すなわち、第１のポインタ２０の内容は第２の加
算器２３によって＋１加算され、内容が「０」から
「１」になり、第１のポインタ２０の内容は「０」、第
２のポインタ２１の内容は「２」なので、第１の加算器
２２により０＋２＝２となる。この加算結果の「２」が
第１のデコーダ２５でデコードされ、第１のシフタ１７
のゲート１７ｃがオンに制御され、命令先読みバッファ
１８の１８ｃのワード位置に次の１ワードの命令語（デ
ータ命令「ＤＡＴＡＩＭＭ１φＭ」）が格納される。

【００２５】時刻ｔ３では、バスインタフェース手段１
２は、第１のポインタ２０の内容が「１」なので、命令
先読みバッファ１８のバッファ１８ｃから実行手段１２
に１ワードの命令語を送出するとともに、図示しないメ
モリからの命令先読みバッファ１８への次の命令語の読
込みを開始する。１ワード長の命令語が命令先読みバッ
ファ１８から命令解釈手段９に読出されると、バスイン
タフェース手段１０では、第１のポインタ２０の内容は
第２の加算器２３で−１加算され、第２のポインタ２１
の内容は、第３の加算器２４によって＋１加算される。
命令解釈手段１１は、送られてきた命令語の識別フィー
ルド６０ａのデータ「ＤＡＴＡ］から、この命令語がデ
ータ命令であると判断し、実行手段１２，データバッフ
ァ３４，シフト手段３３を制御する。この時、実行手段
１２は、その命令語がデータ命令であるための演算等の
データ処理を行わない。このデータ命令中の１０ビット
の即値データ「ＩＭＭφ１Ｍ」は、シフト手段３３でシ
フトされ、データバッファ３４のバッファ３４ｂのビッ
ト位置に格納される。次のデータ命令の１０ビットの即
値データは、データバッファ３４のバッファ３４ｃのビ
ット位置にシフトされ格納されることになる。

【００２６】時刻ｔ４では、実行手段１２はバスインタ
フェース手段１０に対して次の１ワードの命令語を要求
する。バスインタフェース手段１０では、第１のポイン
タ２０の内容が「０」なので、次の１ワードの命令語が
命令先読みバッファ１８に読込まれていないと判断して
実行手段１２を待機させる。この後、バスインタフェー
ス手段１０では、メモリからデータバス１４を介して次
の１ワードの命令語が命令先読みバッファ１８に読込ま
れるため、第１のポインタ２０の内容は、第２の加算器
２３によって＋１加算され、第１のポインタ２０の内容
は「０」、第２のポインタ２１の内容は「０」になる。
この結果、第１の加算器２２によって０＋０＝０とな
り、この加算結果０が第１のデコーダ２５でデコードさ
れ、次の命令語が読込まれる場所は、命令先読みバッフ
ァ１８の１８ａのワード位置となる。この１８ａのワー
ド位置に次の命令語（データ命令「ＤＡＴＡＩＭＭφ
Ｈ」が読込まれる。

【００２７】時刻ｔ５では、時刻ｔ３と同様に、１ワー
ドの命令語が命令先読みバッファ１８のワード位置１８
ａから読出され、読出された命令語の１０ビットの即値
データは、データバッファ３４のバッファ３４ｃのビッ
ト位置にシフトされて格納される。時刻ｔ６では、時刻
ｔ４と同様に、次の１ワード長の命令語（演算命令「Ａ
ＤＤＩＲＸ」）がメモリからデータバッファ３４のバ
ッファ３４ｂのビット位置に読込まれる。また、データ
バッファ３４では、バッファ３４ｃ〜３４ａのビット位
置に、「ＩＭＭφ１Ｈ，ＩＭＭφ１Ｍ，ＩＭＭφ１Ｌ」
のデータが格納され結合される。時刻ｔ７では、バスイ
ンタフェース手段１０の第１のポインタ２０の内容は
「１」なので、命令先読みバッファ１８のワード位置１
８ｂから１ワードの命令語が命令解釈手段１１に読出さ
れる。命令解釈手段１１は、送られてきた命令語の識別
フィールド６０ａを解読し、この命令語が「ＡＤＤＩ
ＲＸ」の演算命令であると判断し、実行手段１２，デー
タ拡張手段３５を制御する。データ拡張手段３５は、デ
ータバッファ３４に格納されている３０ビットのデータ
（バッファ３４ａ〜３４ｃ）の所定のビット位置にゼロ
符号（２ビット分）を加えて符号拡張する。実行手段１
２は、命令解釈手段１１の制御により、符号拡張された
２ワードの即値データを受けると、レジスタファイル３
７のレジスタ番号ＲＸのデータとの加算をＡＬＵ３６で
行って、加算結果をレジスタファイル３７のレジスタ番
号ＲＸに格納して、命令語の実行を終了する。

【００２８】以上説明したように、この第１の発明にマ
イクロコンピュータは、使用する命令語の語長が一様で
あるため、バスインタフェース手段の構成が簡単になっ
ている。すなわち、命令先読みバッファから命令語を読
出すための第２のシフタの出力のデータ幅が従来のもの
と比べて２ワードから１ワードに減少しているため、第
２のシフタとこの第２のシフタに関係する回路の構造が
従来のものよりも簡単になっている。

【００２９】図４は、この第１の発明によるマイクロコ
ンピュータに使用される命令語の応用例を示している。
（ａ）は演算命令のフォーマットであり、語長は図２で
示したものと変わらないが識別フィールド６０ａ「ＡＤ
ＤＩ」と、レジスタフィールド６０ｂ「ＲＸ」と、デー
タフィールド６０ｃ「ＩＭＭ５」とを組合わされてい
る。図２（ａ）で説明した演算命令と比較すると、レジ
スタフィールド６０ｂのレジスタフィールド１は変わら
ないが、レジスタフィールド２がデータフィールド６０
ｃになっている。（ｂ）は、プログラム上における命令
語を示しており、識別フィールド６０ａが「ＤＡＴＡ」
のデータ命令の２命令「ＤＡＴＡＩＭＭ１φＬ，ＤＡ
ＴＡＩＭＭ１φＨ」と、（ａ）の演算命令のフォーマ
ットをもつ演算命令が組合わされている。

【００３０】図５は、図４の命令語を処理する場合のデ
ータバッファでの処理を時系列で示している。図４の
（ｂ）の命令語を処理する場合、（１）ではシフト手段
３３のゲート３３ａが命令解釈手段によってオンされ、
データバッファ３４のバッファ３４ａのビット位置にデ
ータ命令のデータ「ＩＭＭ１φＬ」が格納され、（２）
ではシフト手段３３のゲート３３ｂが同じく命令解釈手
段でオンされ、データバッファ３４のバッファ３４ｂの
ビット位置に次のデータ命令のデータ「ＩＭＭ１φＨ」
が格納され、（３）では、シフト手段３３のゲート３３
ｃがオンされ、データバッファ３４のバッファ３４ｃの
ビット位置に演算命令のデータフィールド６０ｃのデー
タ「ＩＭＭ５」が格納される。そしてデータバッファ３
４で結合されたデータは、データ拡張手段で２ワード長
に拡張され、実行手段１２により演算に使用される。以
上説明したような演算命令とすることにより、同じ命令
語数で図２の命令語よりも長い即値データを使える。

【００３１】図６は、この第２の発明の一実施例におけ
るマイクロコンピュータの構成を示すインタフェース手
段のブロック図である。この第２の発明のマイクロコン
ピュータは、第１の発明によるマイクロコンピュータと
比較して、インタフェース手段の構成がより簡単になっ
ている。もちろん、使用する命令語は、第１の発明のマ
イクロコンピュータで説明したものと同じである。図６
において、４０は加算器、４１はポインタ、４２はデコ
ーダ、４３，４４はインバータ、４５は第２のシフト手
段としてのシフト手段、４６ａ〜４６ｃは第２のバッフ
ァとしての命令先読みバッファ、４７ａ，４７ｂはラッ
チ回路、４８ａ〜４８ｊはゲート、５０は第２のバッフ
ァ指示手段としてのバッファ指示手段、ＩＲ，ＩＲ（反
転）は信号であり、他の部分は第１の発明のマイクロコ
ンピュータと同じ機能をもっている。

【００３２】ポインタ４１は、命令先読みバッファ４６
ａ〜４６ｃ内に格納されている命令語の数を示し、例え
ば０〜３の数値を示す。バッファ指示手段５０の加算器
４０は、ポインタ４１の内容を新たに命令語を読込む時
は＋１を加算、命令語を読出した時は−１を加算、命令
語の読込み・読出しを同時に行った時または読込み・読
出しを行わない時は＋０を加算する。デコーダ４２は、
ポインタ４１の内容をデコードし、例えば「１」の信号
をゲート４８ａ〜４８ｊに出力して、これらのゲートを
オンに制御する。そのポインタ４１の内容は、「０」の
時デコーダ４２のＣがオン、「１」の時デコーダ４２の
Ｂがオン、「２」の時デコーダ４２のＡがオン、「３」
の時はデコーダ４２のＡ，Ｂ，Ｃが全てオフになる。Ｉ
Ｒは、命令語を順次読出す時にオンになる信号、ＩＲ
（反転）はＩＲがオンの時にオフ、ＩＲがオフの時にオ
ンになる信号である。

【００３３】図７は、この第２の発明によるマイクロコ
ンピュータのバスインタフェース手段の動作を示すタイ
ムチャート図である。（ａ）は基準となるクロック信
号、（ｂ）はＩＲ信号、（ｃ）はポインタ４１の動作状
態、（ｄ）はアドレスレジスタ２８の動作状態を示して
いる。

【００３４】次に、この第２の発明によるマイクロコン
ピュータの動作について、図６，図７を参照して説明す
る。命令先読みバッファ４６ｂ，４６ｃに２個の命令語
が格納されているとすると、この時のポインタ４１の内
容は「２」である。次に、時刻ｔ１では、命令先読みバ
ッファ４６ｃから１ワード長の命令語が読出され、ＩＲ
とＩＲ（反転）の信号によって命令先読みバッファ４６
ｂの命令語がデータラッチ４７ｂを介して命令先読みバ
ッファ４６ｃにシフトされる。この時ポインタ４１の内
容は、加算器４１で−１加算され、「１」になり、新た
に命令語の読込みが行われる。時刻ｔ２では、ポインタ
「１」の内容がデコーダ４２でデコードされ、デコーダ
４２のＢがオンに制御され、ゲート４８ｅがオン、ゲー
ト４８ｄがインバータ４３によりオフとなり、データバ
ス１４からの命令語は、命令先読みバッファ４６ｂに格
納され、命令先読みバッファ４６ｃからデータが読出さ
れ、ＩＲ，ＩＲ（反転）信号により、命令先読みバッフ
ァ４６ｂに格納された命令語が命令先読みバッファ４６
ｃにシフトされる。ポインタ４１の内容は、命令語が１
つ読込まれ１つ読出されたので、加算器４１で＋０加算
され、「１」のまま変化しない。時刻ｔ３では、命令先
読みバッファ４６ｃの命令語が読出される。この結果、
ポインタ４１の内容は加算器４１で−１加算され「０」
となる。時刻ｔ４では、ポインタ４１の内容「０」をデ
コーダ４２でデコードし、デコーダ４２のＣをオンに制
御し、ゲート４８ｉがオン、ゲート４８ｈはインバータ
４４によりオフになる。そして、データバス１４から命
令先読みバッファ４６ｃに命令語が読込まれる。時刻ｔ
６では、命令語の読込み・読出しのどちらも行わないの
で、ポインタ４１の内容は「１」のまま変化しない。時
刻ｔ６では、ポインタ４１の内容が「３」で、命令先読
みバッファ４６ａ〜４６ｃのすべてに命令語が格納され
ているので、命令語の読込みは行われない。以上説明し
たように、この第２の発明によるマイクロコンピュータ
は、バスインタフェース手段を、命令語の順次読込み・
読出しができる構成としたため、バッファ指示手段の制
御が簡単になる。

【００３５】この第３の発明の一実施例におけるマイク
ロコンピュータは、図示しないが、第１および第２の発
明の実施例の構成から、バスインタフェース手段を除い
た構成とした。動作については、バスインタフェース手
段をのぞいて、既述したものと同一なので省略する。

【００３６】なお、第１の発明の一実施例によるマイク
ロコンピュータの説明では、データを格納するデータバ
ッファ３４を１０ビットのビット長で、合計３０ビット
のバッファとして説明したが、ビット長は１０ビットに
限定されるものではなく、このビット長は自由に設定で
きる。

【００３７】

【発明の効果】以上のように、この第１の発明によれ
ば、使用するすべての命令語を、語長が一様で演算等を
行わせる命令を含む第１の命令語と、同じく語長が一様
で演算等で使用する即値データ，オフセット等のデータ
からなる第２の命令語で統一し、上記命令語を扱える構
成としたため、上記命令語の先読み制御が容易になり、
マイクロコンピュータ全体の構成が簡単になる効果があ
る。この第２の発明によれば、バスインタフェース手段
を命令語が順次読込み読出せる構成としたため、第１の
発明の効果に加えて、バスインタフェース手段の構成を
より簡単にできる効果がある。この第３の発明によれ
ば、バスインタフェース手段を設けない構成としたた
め、固定長の即値データ（オフセットデータ）だけでな
く、将来のＲＩＳＣプロセッサに使用される予定の可変
長のデータにも対応できる効果がある。

【図面の簡単な説明】

【図１】この第１の発明の一実施例によるマイクロコン
ピュータのブロック図である。

【図２】図１のマイクロコンピュータで使用される命令
語の具体例を示す図である。

【図３】図１のマイクロコンピュータの動作を示すタイ
ムチャートである。

【図４】図２の命令語の応用例を示す図である。

【図５】図４の命令語のシフト手段，データバッファに
おける処理を示す図である。

【図６】この第２の発明の一実施例によるマイクロコン
ピュータのバスインタフェース手段を詳細に示す回路図
である。

【図７】図６のバスインタフェース手段の動作を示すタ
イムチャートである。

【図８】従来のマイクロコンピュータのブロック図であ
る。

【図９】図８のマイクロコンピュータで使用される命令
語の具体例を示す図である。

【図１０】図８のマイクロコンピュータの動作を示すタ
イムチャートである。

【符号の説明】

１０，７１バスインタフェース手段１１，７２命令解釈手段１２，７４実行手段１７第１のシフタ１８，４６命令先読みバッファ３１，７０第２のシフタ２０第１のポインタ２１第２のポインタ２８アドレスレジスタ３２，５０バッファ指示手段３３，４５シフト手段３４データバッファ３５データ拡張手段４１ポインタ４２デコーダ

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成４年８月３１日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】０００３

【補正方法】変更

【補正内容】

【０００３】データバス１４は図示しないメモリ等から
命令語をバスインタフェース手段７１に読込むためのバ
ス、アドレスバス１５はアドレスレジスタ２８のアドレ
スのデータをメモリ等に送出するためのバス、制御信号
バス１６はメモリ等に書込み／読出し信号（Ｒ／Ｗ）を
送出するためのバスである。バスインタフェース手段７
１の第１のシフタ１７は、ゲート１７ａ〜１７ｃより構
成され、データバス１４上の１ワード長の命令語をゲー
トの制御により命令先読みバッファ１８の所定のワード
位置１８ａ〜１８ｃに格納する。命令先読みバッファ１
８は、例えば３ワード長の命令語を一時的に格納できる
データバッファであり、第１のシフタ１７のゲート１７
ａ〜１７ｃで選択されたワード位置１８ａ〜１８ｃに１
ワード長の命令語を格納する。第１のポインタ２０は、
命令先読みバッファ１８内に格納されている１ワード長
の命令語の数を示し、例えば０〜３の数値となる。第２
のポインタ２１は、命令先読みバッファ１８のワード位
置１８ａ〜１８ｃから、次に読出す命令語のワード位置
を示す。第１の加算器２２は、第１のポインタ２０と第
２のポインタ２１の内容を加算する、例えば２ビットの
加算器である。第２の加算器２３は、データバス１４か
ら１ワード長の命令語を命令先読みバッファ１８に読込
んだ時には第１のポインタ２０を＋１加算し、命令語を
命令先読みバッファ１８から読出した時、または１ワー
ド長の命令語の読込みと２ワード長の命令語の読出しが
同時に行われた時に−１加算し、２ワード長の命令語が
命令先読みバッファ１８から読出された時−２を加算
し、１ワード長の命令語の読込みと読出しが同時に行わ
れた時＋０を加算する。第３の加算器２４は、１ワード
長の命令語を命令先読みバッファ１８から読出した時、
第２のポインタ２１を＋１を加算し、２ワード長の命令
語を命令先読みバッファ１８から読出した時に＋２を加
算する。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】０００５

【補正方法】変更

【補正内容】

【０００５】図９は、従来のマイクロコンピュータで使
用された命令語の具体例を示しており、（ａ）は即値デ
ータまたはオフセットデータのフィールドを含まない命
令語のフォーマットで、識別フィールド８０ａ（ビット
番号１０〜１５）と、レジスタフィールド８０ｂ（ビッ
ト番号０〜９）よりなる。レジスタフィールド８０ｂ
は、更にレジスタフィールド１（ビット番号５〜９），
レジスタフィールド２（ビット番号０〜４）に分けられ
ている。（ｂ）は１ワード長の即値データまたはオフセ
ットデータのフィールドを含む命令語のフォーマットで
あり、１ワード長のデータフィールドの８０ｄ（ビット
番号０〜１５）とともに、識別フィールド８０ａ（ビッ
ト番号２６〜３１）に１ワード長のデータを含むという
情報をもつ。（ｃ）は２ワード長の即値データまたはオ
フセットデータを含む命令語のフォーマットであり、２
ワード長のデータフィールド８０ｄ（ビット番号０〜３
１）をもち、データフィールド８０ｄは更にデータフィ
ールド１（ビット番号１６〜３０），データフィールド
２（ビット番号０〜１５）に分けられ、識別フィールド
８０ａ（ビット番号４２〜４７）には２ワード長のデー
タを含むという情報をもつ。（ｄ）は２ワード長の即値
データ「ＩＭＭ１φＬ，ＩＭＭ１φＨ」をもつ命令語の
プログラム上でのフォーマットである。識別フィールド
８０ａには、「ＡＤＤ」のデータ、レジスタフィールド
８０ｂのレジスタフィールド１にはレジスタ番号ＲＸが
入力されている。

Claims

【特許請求の範囲】

【請求項１】使用するすべての命令語の語長が一様
で、演算等を行わせる命令を含む第１の命令語と、演算
等に使用する即値データ，オフセットデータ等のデータ
からなる第２の命令語とを備え、複数ワードよりなる第１のバッファと、アドレスレジス
タのアドレスで示すメモリのメモリ領域に格納されてい
る第１または第２の命令語を、メモリからアドレスバス
を介して上記第１のバッファの所定のワード位置に読込
む第１のシフタと、上記ワード位置から第１または第２
の命令語を読出す第２のシフタと、第１および第２のシ
フタに上記ワード位置を指示する第１のバッファ指示手
段とを有するバスインタフェース手段と、このバスイン
タフェース手段から読込んだ第２の命令語のデータが重
ならないように所定のビット数をシフトする第１のシフ
ト手段と、この第１のシフト手段で所定のビット数をシ
フトさせた第２の命令語のデータを結合するデータ結合
手段と、このデータ結合手段で結合したデータの所定の
ビット位置に符号を加えて所定のワード長に符号拡張す
るデータ拡張手段と、命令語の解釈に従って、所定の演
算を実行する実行手段と、上記バスインタフェースから
読込んだ上記第１または第２の命令語を解釈し、この命
令語が第２の命令語である場合は、第２の命令語のデー
タを上記第１のシフト手段で所定のビット数をシフトさ
せて上記データ結合手段で結合させ、上記命令語が第１
の命令語である場合は、上記第１の命令語の命令を解釈
し、上記データ結合手段で結合させたデータを上記拡張
手段で拡張させ、上記拡張手段で拡張させたデータを使
用して上記実行手段に演算を行わせる命令解釈手段とを
設けたことを特徴とするマイクロコンピュータ。
【請求項２】上記バスインタフェース手段は、上記第
１のバッファと異なる同一のワード数で直列に接続され
た第２のバッファを有し、アドレスレジスタのアドレス
で示すメモリのメモリ領域に格納されている第１または
第２の命令語を、メモリからアドレスバスを介して上記
第２のバッファに順次読込み、上記第２のバッファに読
込んだ順より第１または第２の命令語を上記第２のバッ
ファから読出す第２のシフト手段と、上記第２のバッフ
ァに命令語が読込まれると読込まれた命令語の数だけ数
値を増加させ、上記第２のバッファから第１または第２
の命令語が読出されると読出された命令語の数だけ数値
を減少させて、上記数値に従って上記第２のシフト手段
を制御する第２のバッファ指示手段とを有することを特
徴とする請求項第１項記載のマイクロコンピュータ。
【請求項３】使用するすべての命令語の語長が一様
で、演算等を行わせる命令を含む第１の命令語と、演算
等に使用する即値データ，オフセットデータ等のデータ
からなる第２の命令語とを備え、読込んだ第２の命令語のデータが重ならないように所定
のビット数をシフトする第１のシフト手段と、この第１
のシフト手段で所定のビット数をシフトさせた第２の命
令語のデータを結合するデータ結合手段と、このデータ
結合手段で結合したデータの所定のビット位置に符号を
加えて所定のワード長に符号拡張するデータ拡張手段
と、命令語の解釈に従って、所定の演算を実行する実行
手段と、読込んだ上記第１または第２の命令語を解釈
し、この命令語が第２の命令語である場合は、第２の命
令語のデータを上記第１のシフト手段で所定のビット数
をシフトさせて上記データ結合手段で結合させ、上記命
令語が第１の命令語である場合は、上記第１の命令語の
命令を解釈し、上記データ結合手段で結合させたデータ
を上記拡張手段で拡張させ、上記拡張手段で拡張させた
データを使用して上記実行手段に演算を行わせる命令解
釈手段とを設けたことを特徴とするマイクロコンピュー
タ。