JPS6398037A - デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、命令先取りキュ一部を備えたデータ処理装
置に関するものでめるっ 〔従来の技術〕 ｍ３図は従来のマイクロプロセッサのブロック図であり
、図においｔｉｌｌは主記憶部、（２）は８バイトの命
令先取りキュ一部、（３）は命令処理部、（４）は次の
命令コードを主記憶部（１）から命令先取りキュ一部（
２１に取り込んで格納する場所のアドレスを示す３ビツ
トの加算器である人力用ポインタ、（５）は次に命令先
取りキュ一部（２）から命令処理部（３）へ送出する命
令コードの格納場所のアドレスを示す３ビツトの加算器
である出力用ポインタ、（６）は人力用ポインタ（４１
がオーバーフローするたびに＋１加算され、欠に命令先
取りキュ一部（２）に入力する命令コードの主記憶部（
１）トのアドレスのＬ位２９ビットを示すキュ一部入力
用プログラムカウンタ、（８）は３２ビツトのプログラ
ムカウンタである。

次ニ前記マイクロプロセッサの動作にりい１説明する。

命令コードが主記憶部＋１）から命令先取りキュ一部（
２）に取り込まれる際、命令コードは入力用ポインタ（
４）の値が示すアドレスに格納されろうこのとき、命令
コードの主記憶部（１）ｔでのアドレスの下位３ビツト
と、入力用ポインタ＋４１の値が一致するように命令先
取りキュ一部（２）に格納し１いる。そし工、命令コー
ドを格納すると３ビツト加算器である入力用ポインタ（
４）は＋１加算され′ｃ。

欠の命令コードが入るべき命令先取りキュ一部（２）で
のアドレスを示す、これが繰り返され入力用ポインｐ（
４１の値がオーバーフローＬｉｈ位（７）８ｚｌト整地
された空間に移ったとき、つまり、入力用ポインタ（４
）の値が７に＋１加算されｔｏになった時、キュ一部入
力用プログラムカウンタ（６）の値を＋１加算させるう
こうすると、キュ一部入力用プログ２ムカウンタ（６）
の値は１次に命令先取りキュ一部（２）に取り込まれる
命令コードの主記憶部［１１１−のアドレスのｔ位２９
ピットを示すことになる。

一方、命令コードを命令先取りキュ一部（２）から命令
処理部（３１に送出する際には、出力用ポインタ（５１
の値が示すアドレスに格納されている命令コードを送出
するつ出力用ポインタ（５）も３ビツトの加算器でその
値の示すアドレスに格納されている命令コードが命令処
理部（３）に送出されると＋１加算され′ｃｖｃに送出
すべき命令コードの格納され１いるアドレスを示す、こ
の値はその命令コードの主記憶部＋１）　Ｊ＝のアドレ
スの下位３ビツトと一致し１いるう命令処理部（３１に
取り込まれた命令コードはここで処理されると、＋１を
現在のプログラムカウンタ（８）の値に加算して１次に
処理すべき命令コードのプログラムカウンタ値を算出し
た後、次の命令コードを命令先取りキュ一部（２）から
命“令処理部（３）に敗９込むっ可変長の命令セットで
は＆　１つの命令が命令先取りキュ一部＋２１１ｆ＋の
複数個の命令”　コードから成り立っている場合がある
。そのような命令は命令先取りキュ一部（２）では複数
個の場所に格納されることになるうしたがっｔｌつの命
令を処理する際に複数個の命令コードを命令先取りキュ
一部（２）から命令処理部（３）に敗す込み、その命令
に必要な命令コードの数を教えなければならない、この
数が命令長であり、これを、現在のプログラムカウンタ
（８）の値に加算して、次に処理すべき命令のプログラ
ムカウンタ値を算出するう〔発明が解決しようとする問
題点〕 従来のデータ処理装置は以とのように構成されｔいるの
で、命令処理部で命令コードが処理されると＋１を現在
のプログラムカウンタの値に加え１次に処理すべき命令
コードのプログラムカウンタ値を得なければならず＆　
＋　１を加えるためにプログラムカウンタ用の加算器が
必要である。特に可変長命令セットの場合、久に処理す
べき命令のプログラムカウンタ値を得るためには現在の
プログラムカウンタ値に＆現在処理中の命令が要する命
令先取りキュ一部中の命令コードの数を数えなければな
らない、したかっｔ、可変長の命令セットの場合には命
令コードの数を数えなければならない分時間がかかるの
で、その分高速の加算器が必要であるという問題点があ
ったう この発明は虹記のような問題点を改善するためになされ
たもので、命令処理部にプログラムカウンタ値を得るた
めの回路を簡略化することを目的とする。

〔問題点を解決するための手段〕

この発明に係るデータ処理装置は、欠に命令先取りキュ
一部から命令処理部に送出すべき命令コードの格納され
ｔいる場所のアドレスを指定する３ビツト加算器である
出力用ポインタと、出力用ポインタの値がオーバーフロ
ーするごとにその時のキュ一部に力用プログラムカウン
タの値を取り込むキュ一部出力用プログラムカクンタを
備えたものであろう 〔作　用〕 この発明におけるデータ処理装置は、出力用ポインタが
オーバーフローするごとにキュ一部出力用プログラムカ
ウンタにキュ一部にカ用プログラムカウンタの値を取り
込むことによっ１１次に命令先取りキュ一部から命令処
理部に送出される命令コードの主記憶部上でのアドレス
のｔ位ビットを得ることができ、出力用ポインタの値と
キュ一部出力用プログラムカウンタの値とを組み合わせ
１、この値を次に命令処理部で処理を行う命令コードの
プログラムカウンタ値としｔ命令処理部へ送り込む。

〔実施例〕

以下、この発明の一実施例を図について説明する】第１
図はこの発明の一実施例によるマイクロプロセッサのブ
ロック図であり＆（１）は主記憶部。

（２）は主記憶部（１）から命令コードを先取りして保
持する８バイトの命令先取りキュ一部、（３）は命令処
理部、（４）は欠の命令コードを主記憶部（１）から命
令先取りキュー（２）に取り込み格納しｔおく場所のア
ドレスを示す３ビツトの加算器でるる人力用ポインタ、
（５）は次に命令先取りキュ一部（２）から命令処理部
（３）へ送出する命令コードの格納場所のアドレスを示
す３ビツトの加算器である出力用ポインタ。

（６）は入力用ポインタ（４１がオーバーフローするた
びに＋１加算され、次に命令先取りキュ一部（２）に人
力する命令コードの主記憶部（１）辷のアドレスのＬ位
２９ビットを示すキュ一部入力用プログラムカウンタ、
（７）は出力用ポインタ（５）がオーバーフローするた
びにキュ一部入力用プログラムカウンタ（６）の値を取
り込み次に命令処理部（３）へ送出される命令コードの
主記憶部（１）辷のアドレスのＬ位２９ビットを示すキ
ュ一部出力用プログラムカウンタ、（８）は３２ビツト
のプログラムカウンタでめる５第２図は人力用ポインタ
（４）と出力用ポインタ（５１の働きを説明した図であ
る。

次いで上記実施例の動作にりい１説明する。命令コード
が主記憶部（１）から命令先取りキュ一部（２）に取り
込まれる際、命令コードは入力用ポインタ（４）の値が
示すアドレスに格納されろうこのとき。

入力用ポインタ（４）は＋１加算され１次の命令コード
が入るべきアドレスを示すっ一方、命令コードを命令先
取りキュ一部（２）から命令処理部（３）に送出する際
には、出力用ポインタ（５）の値が示すアドレスに格納
されｔいる命令コードを送出するうこのとき、出力用ポ
インタ（５）は＋１加算され１次に送出される命令コー
ドの格納場所のアドレスを示す。

ここで、入力用ポインタ（４１と出力用ポインタ（５）
の関係についｔ述べる５命令先取りキュ一部（２１に取
り込まれる命令フードは、その命令コードの主記憶部（
１）虹におけるアドレスの下位３ビツトと入力用ポイン
タ（４；の値とが一致するように散り込まれｔいる。し
たかつ”ＣＡ力出用ポインタ４）の値は。

次に命令先取りキュ一部（２１に取り込まれる命令コー
ドを格納する場所のアドレスを示すと同時にその命令コ
ードの主記憶部（１）におけるアドレスの下位３ビツト
を示しｔいる。また、出力用ポインタ（５１の値も次に
命令処理部（３）に送出される命令コードの格納場所の
アドレスを示すと同時にその命令コートの主記憶部（１
）におけるアドレスの下位３ビツトを示しｔいる。入力
用ポインタ（４）と出力用ポインタ（５）の関係は第２
図におけるＡ、Ｂで示すような２種類しかないうＡは入
力用ポインタ（４１と出力用ポインタ（５）が同位の８
バイト整地された空間を指しｔいる状ＩＩ、Ｂは入力用
ポインタ（４）が出力用ポインタ（５）よりもと位の８
バイト整地された空間を指している状態である。入力用
ポインタ（４）と出力用ポインタ（５）の指すアドレス
間には８バイトの命令コードしか入らないので、人力用
ポインタ（４）がＢの状態よりさらにと位の８バイト整
地された空間を指すことはできず、また出力用ボーイン
タ（５）が入力用ポインタ（５）よりｔ位のアドレスを
指すことはできないので、結局とに述べたようなＡ。

Ｂ２種類の状態しか許されない、人力用ポインタ（４）
の値がオーバーフローし１辷位の８バイト整地された空
間に移るとき、つまりＡからＢの状態に移るときにはキ
ュ一部人力用プログラムカ９ンタ（６）の値を＋１加算
させ１欠に命令先取りキュ一部（２）に取り込まれる命
令コードの主記憶部（１）におけるアドレスの上位２９
ビットを示す、これを第２図におけるＣに示しである。

−万、出力用ポインタ（５）の値がオーバーフローしτ
立位の８バイト整地された空間に移るときには、Ｂから
Ａの状轢に移ることになる。このとき、次に命令処理部
（３１へ送出される命令コードの主記憶部（１）におけ
るアドレスのＬ位２９ビットをキュ一部出力用プログラ
ムカウンタ（７）の値で表わすためには、キュ一部出力
用プログラムカウンタ（７）の値を＋１加算しなければ
ならないつところが加算器を用いヱ＋１加算しなく又も
、出力用ポインタ（５）は入力用ポインタ（４１と同位
の８バイト整地された空間に移ったのだから、キュ一部
入力用プログラムカウンタ（６）の値をそのまま用いる
ことができる。そこで、出力用ポインタ（５）がオーバ
ーフローするごとにキュ一部入力用プログラムカウンタ
（６１の値をキュ一部出力用プログラムカウンタ（７）
に取り込むようにすれば、キュ一部出力用プログラムカ
ウンタ（７）の値は１次に命令処理部（３）に送出され
る命令コードの主記憶部（１）におけるアドレスのと位
２９ビットを示すことになろうこれを第２図におけるＤ
に示しＣある。

したがつｔ、命令コードを命令先取りキュ一部（２）か
ら命令処理部（３）に送出すると同時に、プログラムカ
ウンタ（８）のと位２９ビットにキュ一部出力用プログ
ラムカウンタ（７）の値を、下位３ビツトに出力用ポイ
ンタ（５）の値を送り込めば、プログラムカウンタ（８
１の値は、命令処理部（３）に取り込まれた命令コード
のプログラムカウンタ値を示す。

このように、キュ一部入力用プログラムカウンタ（６）
の値を利用することによつ１．加算器使わずにプログラ
ムカウンタ値を得ることができる。

〔発明の効果〕

以とのように、この発明によれば出力用ポインタがオー
バーフローするごとにその時のキュ一部入力用プログラ
ムカウンタの値を取り込むキュ一部出力用プログラムカ
ウンタを備えることにより。

次に命令処理部に取り込まれる命令コードのプログラム
カウンタ値の上位アドレスが得られ、また、下位アドレ
スは出力用ポインタの値から得られるので、従来の装置
で必要であった＋１を加えるための加算器が不用となり
、プログラムカウンタ値を得るための回路が簡略化され
るという効果がある。また、可変長の命令セットの場合
にも命令長を加える必要がないため高速の加算器は不用
となり、と記と同じ効果が得られるっ

【図面の簡単な説明】

第１図はこの発明の一実施例によるマイクロプロセッサ
のブロック図、第２図は第１図の入力用ポインタと出力
用ポインタの働きを説明した図。 第３図は従来のマイクロプロセッサのブロック図であろ
う 図におい’Ｔ−，ｔｌ＋は主記憶部、（２）は命令先取
りキュ一部、（３）は命令処理部、（４）は入力用ポイ
ンタ。 （５）は出力用ポインタ、（６）はキュ一部入力用プロ
グラムカウンタ＆（７）はキュ一部出力用プログラムカ
ウンタ、（８）はプログラムカウンタ。 なお２図中、同一符号は同一、又は相当部分を示す。 代　理　　人　　　大　　岩　　増　　雄第１図

Claims (1)

【特許請求の範囲】
1. （１）複数の命令を一定規則に従う領域認識記号で順序
   付けされた複数の領域に格納する第一の記憶装置と、上
   記第一の記憶装置の第一の領域認識記号で区別される領
   域に格納された一つまたは複数の命令からなる第一の命
   令列を処理する命令処理装置と、上記第一の命令列が上
   記命令処理装置で処理されている間に上記第一の命令列
   の次に上記命令処理装置で処理されるべき上記第一の記
   憶装置の第二の領域認識記号で区別される領域に格納さ
   れた一つまたは複数の命令からなる命令列を２＾ｎ（ｎ
   は整数）個先取りして記憶する第二の記憶装置と、上記
   第二の記憶装置が上記第一の記憶装置から次に取り込む
   命令を格納すべき上記第二の記憶装置の領域を示すｎビ
   ット幅の入力位置指示装置と、上記第二の記憶装置が上
   記命令処理装置へ次に送り込むべき命令を格納している
   上記第二の記憶装置の領域を示すｎビット幅の出力位置
   指示装置と、上記入力位置指示装置からの指令で＋１づ
   つ保持内容を増加するインクリメント装置と、上記出力
   位置指示装置からの指令で上記インクリメント装置の内
   容を入力する第三の記憶装置とを備え、上記命令処理装
   置からの指令で上記第三の記憶装置の内容を上記ビット
   に、上記出力位置指示装置の内容を下位ビットにして連
   結した値を上記命令処理装置に出力することを特徴とし
   たデータ処理装置。