JPS6124737B2 - - Google Patents

Description

【発明の詳細な説明】

本発明は入出力制御装置に関する。 従来の入出力制御装置には複数の転送制御ブロ
ツクを有する制御情報を記憶する制御記憶回路の
みが備えられている。この結果、データ処理装置
の入出力制御プログラムが、転送制御ブロツクに
メモリアドレスや転送制御情報等を書き込む場合
または転送制御ブロツクから状態情報を読み出す
場合には該当制御ブロツクの番号を指定しなけれ
ばならない。従つて、入出力制御プログラムは制
御ブロツクへの書込み命令または読出し命令を実
行する度に制御ブロツク番号を更新し管理しなけ
ればならず、さらに書込み数または読出し数の超
過を防止するために書込み数と読出し数との比較
も入出力制御プログラムで行なわなければならな
いという欠点がある。 本発明の目的は、データ処理装置の入出力制御
プログラムの制御ブロツクの管理を不必要とする
入出力制御装置を提供することにある。 本発明の装置は、主記憶装置と入出力装置との
間のデータ転送の制御のための転送制御情報を複
数格納位置に格納手段と、 この格納手段の格納位置を示す書込みアドレス
を書込動作毎に一定数ずつ変更して発生する書込
みアドレス発生手段と、 データ処理装置からの前記転送制御情報を前記
書込みアドレスで指定される格納位置に書き込だ
書込み手段と、 前記格納手段の格納位置を示す読出しアドレス
を読出し動作毎に一定数ずつ変更して発生する読
出しアドレス発生手段と、 前記データ処理装置からの転送開始命令に応じ
て前記読出しアドレスで指定される前記格納手段
の格納位置から前記転送制御情報を読み出す読出
し手段と、 この読出し手段により読み出された前記転送制
御情報の制御の下に入出力装置と前記主記憶装置
との間でデータ転送を行なうデータ転送手段と、 前記書込み手段による書込み数を加算し前記読
出し手段による読出し数を減算した値が０のとき
読出し超過を、前記格納手段の格納位置総数以上
になつたときに書込み超過となる旨の監視情報を
前記データ処理装置に伝送する監視手段とを含
む。 本発明について図を用いて詳細に説明する。 第１図は本発明の一実施例である入出力制御装
置を示す図であり、入出力制御装置１はデータ処
理装置２でバツフア制御ブロツク情報出力命令が
実行されると、メモリアドレスおよびレンジ等の
制御情報がバツフア制御回路２０にセツトされ、
転送開始命令が実行されると、バツフア制御回路
２０により指定される主記憶装置３のメモリロケ
ーシヨンとデータの入出力転送が転送制御回路２
１により行なわれ、入出力装置制御回路２２を介
して入出力装置４とデータの入出力が行なわれ、
主記憶装置３との所定の転送が完了すると、デー
タ処理装置インタフエース回路２３を介してデー
タ処理装置２に割込み信号を与え、データ処理装
置２で転送ステータス入力命令が実行されると、
バツフア制御回路２０から転送ステータスをデー
タ処理装置２に与える装置である。

【表】 表には本実施例におけるバツフア制御ブロツク
が示されている。制御ブロツク０、制御ブロツク
１、制御ブロツク２および制御ブロツク３の４個
の制御ブロツクがあり、これらの制御ブロツクは
参照番号０，１，２，３，０…と循環的に使用さ
れデータ転送制御が行われる。各制御ブロツクは
同一の形式を有しており、メモリアドレス、レン
ジ、コントロールおよびステータスフイールドか
ら構成されている。アドレスフイールドは次に転
送を行う主記憶装置上のメモリアドレスロケーシ
ヨンを格納しており、主記憶装置との間で１語転
送が行なわれる毎に＋１される。レンジフイール
ドには入出力転送のために残されている主記憶装
置３上の語数が格納されており、１語転送が行な
われる毎に−１され、その内容が０になると転送
が終結される。コントロールフイールドには有効
フラグおよび転送の終結時のデータ処理装置に割
り込むか否か等の制御情報を含んでいる。ステー
タスフイールドは転送が終結したとき、その終結
が正常なものかまたは異常なものか等の情報を格
納するのに使用される。 第２図には第１図に示した入出力制御装置内の
バツフア制御回路２０を示す図である。第２図に
おいて参照番号１１は表に示した制御ブロツクを
格納する32バイトのメモリ、参照番号１２，１
３，１４および１５は２ビツトカウンタ、１６は
各種信号１０５，１０６および１０７の２ビツト
セレクタ、参照番号１７は下位アドレス１１０お
よび１１１の３ビツトセレクタ、参照番号１８は
メモリ１１への入力データ１１４および１１５を
選択する８ビツト、参照番号１９はカウンタ１５
の出力１２２および１２３を格納する２ビツトレ
ジスタ、参照番号１０１はカウンタ１２，１３，
１４および１５およびレジスタ１９のクリア信
号、参照番号１０２はカウンタ１２および１５の
カウントアツプ信号、参照番号１０３はカウンタ
１３をカウントアツプおよびカウンタ１５をカウ
ントダウンする信号、参照番号１０４はカウンタ
１４のカウントアツプ信号、参照番号１０５，１
０６および１０７はそれぞれカウンタ１２，１３
および１４の出力２ビツト、参照番号１０８はメ
モリ１１のメモリアドレス上位２ビツト、参照番
号１１２はメモリ１１のメモリアドレス下位３ビ
ツト、参照番号１１６はメモリ１１への入力デー
タ８ビツト、参照番号１２０はメモリ１１の出力
データ８ビツト、参照番号１１９はメモリ１１の
書込み信号、参照番号１０９および１１３は対応
するセレクタの選択信号、参照番号１１０，１１
４および１１７はそれぞれデータ処理装置インタ
フエース回路２３からのメモリ１１のアドレス下
位３ビツト、入力データ８ビツトおよびメモリ書
込み信号、参照番号１１１，１１５および１１８
はそれぞれ転送制御回路２１からのメモリ１１の
アドレス下位３ビツト、入力データ８ビツ１およ
びメモリ書込み信号であり、参照番号１２１はカ
ウント信号１０２または１０３により発生される
レジスタ１９のラツチクロツク信号、参照番号１
２２はカウンタ１５のキヤリー出力信号、参照番
号１２３はカウンタ１２３のボロー出力信号、参
照番号１２４はレジスタ１９の出力で制御ブロツ
クオーバフロー信号、参照番号１２５はレジスタ
１９の出力で制御ブロツクアンダフロー信号であ
る。 入出力制御装置初期設定時に、カウンタ１２，
１３，１４および１５およびレジスタ１９の内容
が初期設定された後、セレクタ１６，１７および
１８が入力１０７，１１１および１１５側に選択
され、入力信号１１５および１１１として“０”
が与えられ信号線１１８からメモリ書込み信号１
１９が出力され、メモリロケーシヨン０が“０”
に設定される。以下信号１１１および１０４によ
りメモリアドレス信号１１２および１０８が＋１
加算されながら書込み信号１１９が出力されメモ
リ１１の全メモリロケーシヨンが“０”に設定さ
れた後、カウンタ１４が切期設定される。 本制御装置に対するデータ処理装置からの制御
ブロツクのセツトはアドレス出力命令、レンジ出
力命令およびコントロール出力命令の命令シーケ
ンスで行われ、制御ブロツクの状態情報のデータ
処理装置への入力動作は状態情報入力命令または
次の情報入力命令により行われる。アドレス出力
命令が実行されると、セレクタ１６，１７および
１８でそれぞれ入力１０５，１１０および１１４
側が選択された後、下位アドレス１１０として論
理“０”データ１１４としてデータ処理装置２か
らのメモリアドレス下位バイトの情報が与えら
れ、データ処理装置インタフエース回路からの書
込み指定信号１１７により書込み信号１１９が発
生され制御ブロツク０のバイト０に情報が書き込
まれ、次に下位アドレス１１０とし論理“１”、
データ１１４としてメモリアドレス中位バイトの
情報が与えられて書込み信号１１９の与えられた
ときバイト１に情報が書き込まれ、同様にデータ
処理インタフエース回路２３からの信号１１０，
１１４および１１７が制御されバイト２にメモリ
アドレス上位バイトが書き込まれる。レンジ出力
命令が実行されると、アドレス出力命令と同様に
セレクタ１６，１７および１８およびデータ処理
インタフエース回路２３からの信号線１１０，１
１４および１１７が制御されて制御ブロツク０の
バイト３および４にレンジ下位およびレンジ上位
の情報が書き込まれる。コントロール出力命令が
実行されると、アドレス出力命令と同様の回路動
作により制御ブロツク０のバイト５にコントロー
ル情報が、またバイト６および７に論理“０”が
書き込まれた後、カウントアツプ信号１０２が発
生されカウンタの出力信号１２２および１２３の
状態がレジスタ１９に格納されるとともにカウン
タ１２および１５を＋１加算され、次にセツトさ
れる制御ブロツクが制御ブロツク１にされる。以
下データ処理装置から制御ブロツクのセツト命令
シーケンスが実行される度にメモリ１１への書込
み動作およびカウンタ１２および１５の＋１加算
動作が行なわれ制御ブロツクのセツトが循環的に
制御される。もしアドレス出力命令が実行された
ときオーバフロー信号１２４がセツトされている
と命令実行を拒否する応答がデータ処理装置２に
対して行なわれ、制御ブロツク書込み超過を防止
する。次の状態表示信号の入力命令が実行される
と、セレクタ１６および１７でカウンタ１３の出
力１０６およびデータ処理装置インタフエース回
路２３からの下位アドレス１１０が選択された
後、前記下位アドレス１１０に“６”がセツトさ
れ制御ブロツク０のステータス２がメモリ出力情
報１２０として読み出されて転送制御回路２１を
介してデータ処理装置インターフエース回路２３
に送出され、次に下位アドレス１１０に“７がセ
ツトされステータス１の内容が読出し情報１２０
として読み出された後、カウント信号１０３が発
生されてカウント結果信号１２２および１２３の
状態がレジスタ１９に格納されるとともにカウン
タ１５が−１加算され、カウンタ１３が＋１加算
されて、ステータス入力のための制御ブロツクが
制御ブロツク１に指定される。以下次の状態情報
入力命令が実行される度に状態情報の読出しおよ
びカウンタ１３および１５の更新動作が行なわれ
制御ブロツクからの状態情報読出し動作が循環的
に制御される。次の状態情報入力命令が実行され
たときアンダフロー信号１２５がセツトされてい
ると命令実行を拒否する応答がデータ処理装置に
対して行われ、状態情報読出しの超過を防止す
る。状態情報入力命令の実行は次の状態情報入力
命令と同様であるがカウント信号１０３の発生は
行われない。 次に転送制御回路が制御ブロツクを使用する場
合の動作について説明する。セレクタ１６，１７
および１８で入力１０７，１１１および１１５側
の情報が選択された後、下位アドレス１１１に
“５”がセツトされコントロール情報がメモリ１
１から読出情報１２０として読み出され、有効フ
ラグがセツトされている場合のみ以下の動作が実
行される。下位アドレス１１１に順次“０”，
“１”，“２”，“３”および“４”がセツトされ読
出し情報１２０としてメモリアドレス下位，中
位，上位，レンジ下位および上位バイトが読み出
され、転送制御回路２１にメモリアドレス情報お
よびレンジ情報が発出される。転送制御回路２１
で主記憶装置３と１語の転送が終了すると、先に
読み出されたメモリアドレス情報が＋１、レンジ
情報−１され、メモリアドレス下位情報が入力線
１１５に与えられ、入力線１１１に０論理“０”
が与えられた後、転送制御回路２１からの書込み
指定信号１１８によりメモリ書込み信号１１９が
発生され、制御ブロツク０のバイト０の内容が更
新される。次に入力１１５に与えられるデータ情
報および入力信号１１１にセツトされる値がメモ
リアドレス中位，上位，レンジ下位，上位および
１，２，３，４と変化され書込み信号１１９が発
生されバイト１，２，３および４が更新される。
レンジ情報が論理“０”になるまで上記動作が繰
り返され、レンジ情報が論理“０”になると、上
記と同様の動作により制御ブロツク０のバイト６
および７に状態情報が書き込まれた後信号１０４
が発生されカウンタ１４が＋１加算され次に使用
する制御ブロツクが制御ブロツク１に指定され
る。以下レンジ情報が“０”になる度に状態情報
のメモリ１１への書込み動作と、カウンタ１４の
＋１加算動作が行なわれ、制御ブロツクを０，
１，２，３および０……と循環的に使用する。 本実施例のごとく４個の制御ブロツクの使用管
理を入出力制御装置で実行すれば、データ処理装
置プログラムによる入出力制御の制御ブロツク管
理が不要となり入出力制御プログラムのステツプ
数の減少および実行時間が短縮される。 本発明には制御ブロツクの書込み、使用および
ステータスの読出しの各動作を同一順序で循環的
に動作することおよび制御ブロツクの書込み数と
読出し数の超過を監視することを入出力制御装置
で実行することによりデータ処理装置の入出力制
御プログラムステツプ数および実行時間が減少す
るという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例である入出力制御装
置を示す図および第２図は第１図の入出力制御装
置内のバツフア制御回路を示す図である。 第１図および第２図において、１……入出力制
御装置、２……データ処理装置、３……主記憶装
置、４……入出力装置、１１……メモリ、１２，
１３，１４，１５……カウンタ、１６，１７，１
８……セレクタ、１９……レジスタ、２０……バ
ツフア制御回路、２１……転送制御回路、２２…
…入出力装置制御回路、２３……データ処理装置
インタフエース回路。

Claims (1)

1. 【特許請求の範囲】 １ 主記憶装置上のバツフア領域のバツフアアド
   レス情報バツフアレンジ情報と制御情報とを含み
   前記主記憶装置上のバツフア領域と入出力装置と
   の間のデータ転送を制御するための少なくとも１
   つの転送制御ブロツクを複数の格納位置に格納す
   る格納手段と、 この格納手段の格納位置を示す第１のアドレス
   を書込み動作毎に一定数ずつ変更して発生しデー
   タ処理装置から供給される前記転送制御ブロツク
   を前記第１のアドレスで指定される格納位置に書
   き込む書込み手段と、 前記格納手段の格納位置を示す第２のアドレス
   を読出し動作毎に一定数ずつ変更して発生し前記
   データ処理装置からの読出し命令に応じて前記第
   ２のアドレスで指定される前記格納手段の格納位
   置から前記転送制御ブロツク中の制御情報を前記
   データ処理装置に読み出す第１の読出し手段と、 第３のアドレスで指令される前記格納手段の格
   納位置から前記転送制御ブロツク中のバツフアア
   ドレス情報およびバツフアレンジ情報を読み出す
   第２の読出し手段と、 前記データ処理装置からの転送開始命令に応答
   して前記第３のアドレスを前記第２の読出し手段
   に送出し前記格納手段から読み出される前記転送
   制御ブロツクの内容に基づいて前記主記憶装置と
   前記入出力装置との間のデータ転送を制御する転
   送制御手段と、 前記書込み手段による書込み数を加算し前記第
   １の読出し手段による読出し数を減算した値が０
   のとき読出し超過を前記格納手段の格納位置総数
   以上になつたときに書込み超過となる旨の監視情
   報を前記データ処理装置に伝送する監視手段とを
   含むことを特徴とする入出力制御装置。