JPH01108652A - アドレス変換方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多重仮想記憶方式の情報処理装置に係り、特に
相異なる仮想記憶間でのデータ転送を行う際に好適なア
ドレス変換方式に関する。

〔従来の技術〕

仮想記憶方式を採る情報処理装置では、プログラムは仮
想記憶装置と呼ばれる見掛は上の空１ｕｊにロードされ
る。仮想記憶域上のプログラムは、セグメントあるいは
ページといった一定区画に分割され、この一区画ごとに
実記憶域上に置かれて実行される。このためプログラム
は実記憶容量を意識することなく広大な仮想空間を利用
でき、容量に関するプログラミング上の制約が緩和され
る。

また、実記憶上には一定区画ごとに複数のプログラムが
存在できるため、プログラムの多重処理の面からも都合
の良いものである。

このように仮想記憶方式は、複数の大きなプログラムの
多重処理を効率良く行うことが可能であるが、仮想記憶
域上にロードされるプログラムの大きさや多重度が増加
するに従い仮想記憶域でさえも容量の限界に達して、前
記の利点が失われてしまう恐れがある。そこで、仮想記
憶方式の考えを拡張した多重仮想記憶方式が採用される
。

多重仮想記憶方式では１つのプログラムに対して１つの
仮想記憶方式が与えられ、これが複数存在する。プログ
ラムは１つの仮想記憶域を専有できるために、単一仮想
記憶方式に比べてよりプログラムの容量の制限が緩和さ
れ、プログラム多重度も仮想空間の数だけ許されるため
、理論上無限の多重処理が可能となる。

しかし、この多重仮想記憶方式は複数の仮想記憶域を独
立にプログラムに対して割当てるために。

１つの仮想記憶域上にあるプログラムが他の仮想記憶域
間にあるデータやプログラムを参照しようとする場合に
は問題が生じる。例えば相異なる仮想記憶域間でデータ
転送を行う場合は、多重仮想記憶方式の制約から直接に
データのやり取りをすることができないため、お互いの
仮想記憶域に共通な仮想アドレスで定義される共通域を
経由してデータ転送を行わなければならない。

このため、各仮想記憶域上で自由に使用できる容量に制
限が加わったり、データを共通域に一担ロードするため
のオーバーヘッド増といった弊害を生じ、さらに他の仮
想記憶域上に存在するプログラムを利用する場合なども
同様の問題が発生した。

これは、処理装置が処理の対象とする仮想記憶域が処理
装置の持つ仮想空間識別子により一意に定まり、制御プ
ログラムがこの識別子に変更しない限り他の仮想空間の
アクセスができないことによる。また、プログラムを構
成する命令の命令アドレスやオペランランドアドレスは
１つの仮想空間内で定義された仮想アドレスであり、一
般の命令では同一仮想空間内でしかデータを扱うことが
できないためである。

そこで、このような仮想記憶域間での連絡機能を強化す
る目的の１つとして、相異なる仮想記憶域間でデータの
移動を行うＭＶＣＰ　（Ｍｏｖｅ　ｔ。

Ｐ　ｒｉｍａｒｙ）命令やＭＶＣＳ　（Ｍｏｖｅ　ｔｏ
　５ｅｃｏｎｄａｒｙ）命令が提唱された。データの移
動にか＼わリを持つ２つのアドレス空間は、それぞれ−
次アドレス空間（Ｐ　ｒｊｍａｒｙ　Ａｄｄｒｅｓｓ　
Ｓ　ｐａｃａ）と二次アドレス空間（Ｓｅｃｏｎｄａｒ
ｙ　Ａｄｄｒｅｓｓ　５ｐａｃｅ）として区別される。

データ移動の指示をする命令を含んだアドレス空間が一
次であり、移動の対象となるデータ域だけが関連するア
ドレス空間が二次である。ＭＶＣＰ命令は二次アドレス
空間から一次アドレス空間へデータを移動し、ＭＶＣ８
命令は一次アドレス空間から二次アドレス空間へデータ
を移動するものである。両命令とも動作自体はＭＭＣ命
令と同様であるが、２つのオペランドがそれぞ武具なる
仮想空間に存在するために、効率の良い動的アドレス変
換が処理の高速化に鍵となる。

多重仮想記憶方式の動的アドレス変換は、セグメントテ
ーブル起点レジスタ（Ｓ　Ｔ　Ｏ：　ＳｅｇｍｅｎｔＴ
ａｂｌｅ　Ｏｒｉｇｉｎ　Ｒｅｇｉｓｔｅｒ）　、セグ
メントテーブル、及びページテーブルを使用して行われ
る。セグメントテーブル起点レジスタは１つの仮想空間
と１対１で対応するセグメントテーブルの起点アドレス
を示している。ある仮想空間が処理装置を使用している
ときには、そのセグメントテーブルの起点アドレスが前
記ＳＴＯにロードされる。これにより処理装置は、現在
処理装置を使用中のプログラムの仮想アドレスが、複数
の仮想空間のどれを参照しているかを認識することでき
る。セグメントテーブルは１つの仮想空間を複数のセグ
メントに分割する管理情報からなる。実際には複数のセ
グメンテーブルエントリで構成され、各々のエントリに
はそのエン１〜り咎代表するページテーブルの起点アド
レスが入っている。ページテーブルは１つのセグメント
を複数のページに分割する管理情報からなる。実際には
複数のページテーブルエントリで構成され、各々のエン
トリにはそのページが実記憶域に置かれる際の実アドレ
スが入っている。

プログラムで使用する仮想アドレスは上位よりセグメン
トフィールド、ページフィールド、バイト変化フィール
ドで区切られ、セグメントフィールドは前記ＳＴＯで示
されるセグメントテーブル内のセグメントテーブルエン
トリの索引に使用される。ページフィールドはセグメン
トテーブルエントリで示されるページテーブル内のペー
ジテーブルエン１−りの索引に使用される。セグメント
フィールドとページフィールドとにより索引されたペー
ジテーブルエントリには当該ページの実アドレスが入っ
ているため、このページ実アドレスとバイト変位フィー
ルドからプログラムの実アドレスが生成される。アドレ
ス変換によるオーバーヘッドを減少させるために、一般
にアドレス変換により変換された実アドレスは、変換前
の論理アドレス及びＳＴＯと＼もにアドレス変換バッフ
ァ（ＴＬＢ）に登録され、以降のアドレス変換はＴＬＢ
を索引することで実アドレスが求められる。

前記ＭＶＣＰ、ＭＶＣ８命令のオペランドアドレスにつ
いても以上の手順で変換を受けるが、２つのオペランド
の仮想空間が異なるために命令実行中は前記ＳＴ○をオ
ペランドごとに２つ定義する必要がある。

ＳＴＯは先にも述べたように仮想空間の識別子として使
用され、ＴＬＢにも登録される。たり、ＳＴＯ自体はセ
グメントテーブルの起点アドレスであるため、そのビッ
ト長は大きく、そのまＳではＴＬＢエン１〜りの容量の
点から不都合である。

このため、一般にはＳＴＯの情報を数ビットに圧縮した
５ＴＯＩＤというものが使用される。５ＴＯＩＤはＳＴ
Ｏの値が変わる度に定められた手順で作成される。

従って、ＭＶＣＰ、ＭＶＣ８命令の実行に際しては２つ
のＳＴＯＩＤが用意されていれば１両オペランドのアド
レス変換はＴＬＢを使用して通常に行うことができる。

なお、この種の技術に関更するものは、例えばＸＢＭ社
発行のＩ　Ｂ　Ｍ　　Ｓｙｓｔｅｍ／　３７０　　Ｅｘ
ｔｅｎｅｄｅｄ　Ａｒｃｈｉｔｅｃｔｕｒｅ　Ｐｒ１ｎ
ｃｉｐｌｅｓ　ｏｆ　０ｐｅｒａｔｉｏｎＣｈａｐｔｅ
ｒ　３　、　Ｓｔｏｒａｇｅ、　Ｃｈａｐｔｅｒ　１０
　、　Ｃｏｎｔｒｏｌ、　Ｉ　ｎ５ｔｏｃｔｉｏｎｓ　
１０−１９が挙げられる。

〔発明が解決しようとする問題点〕

上記従来技術において、ＭＶＣＰ、ＭＶＣ８命令だけの
ために２つの５ＴＯＩＤを持つことはハードウェア量と
性能効果の点から効率が悪く、また、この命令が実行さ
れる度に２つの５ＴＯＩＤを生成しなければならないた
めに処理上のオーバーヘットが増大するといった問題が
あった。

本発明の目的は、多重仮想記憶方式の情報処理装置にお
いて、２つの５ＴＯＩＤを持つことなくＭＶＣＰ、ＭＶ
Ｃ８命令の処理に代表される様な異なる仮想記憶域間で
のデータ転送を高速化することにある。

〔問題点を解決するための手段〕

上記目的は、仮想空間の識別を行う仮想空間識別子と、
仮想アドレスを願持する仮想アドレスレジスタと、実ア
ドレスを保持する実アドレスレジスタ、仮想アドレス、
実アドレス、仮想空間識別子の組からなる複数の変換対
を持つアドレス変換バッファとを具備し、仮想空間識別
子の示す仮想空間をアクセスする際は該当仮想空間識別
子と該当仮想アドレスとにより、アドレス変換バッファ
を索引し、アドレス変換バッファに該当仮想空間識別子
と該当仮想アドレスの一致する変換対が存在する場合は
、該当変換対の実アドレスを実アドレスレジスタに書込
み、仮想空間識別子と仮想アドレスの一致する変換対が
存在しない場合は所定のアドレス変換動作により求めた
実アドレスを実アドレスレジスタに書込み、仮想空間識
別子の示す仮想空間とは異なる仮想空間をアクセスする
際はアドレス変換バッファを索引せずに、所定のアドレ
ス変換動作により求めた実アドレスを実アドレスレジス
タに書込むことにより達成される。

〔作　用〕

仮想空間識別子の示す仮想空間をアクセスする際に、ア
ドレス変換バッファに該当仮想空間識別子と該当仮想ア
ドレスの一致する変換対の存在しない場合は所定のアド
レス変換動作によって求められた実アドレスを該仮想空
間識別子、該仮想アドレと＼もにアドレス変換バッファ
に書込むが、仮想空間識別子の示す仮想空間とは異なる
仮想空間をアクセスする際は、所定のアドレス変換動作
によって求められた実アドレスをアドレス変換バッファ
に書込むことはしない。

このように、仮想空間識別子の示す仮想空間とは異なる
仮想空間をアクセスする際は、アドレス変換バッファを
索引せずに所定のアドレス変換により実アドレスを求め
るため、アドレス変換バッファの索引に必要な仮想空間
識別子を複数用意することなく、複数の異なる仮想空間
のアクセスが可能となる。

〔実施例〕

以下１本発明の一実施例について図面を用いて説明する
。

第１図は本発明の特徴であるアドレス変換手段を示した
図である。仮想空間識別子（ＳＴＯＩＤ）１は現在処理
装置を使用しているプログラムの仮想空間を示す識別子
を保持するレジスタである。

第１オペランド仮想アドレスレジスタ（ＦＯＶ）２、第
２オペランド仮想アドレスレジスタ（ＳＯＶ）３は、そ
れぞれ命令の２つのオペランドの仮想アドレスを保持す
るレジスタである。本図ではアドレス変換の行われるア
ドレスの上位部分について図示している。アドレス変換
バッファ（ＴＬＢ）４は複数のアドレス変換対で構成さ
れ、各変検討には当該仮想アドレスを実アドレスに変換
した際の仮想空間識別子、仮想アドレス、実アドレスの
組が登録される。アドレス変換機構（ＤＡＴ）６は、動
的にアドレス変換動作を行う機構であり。

主記憶９上のセグメントテーブル、ページテーブルを索
引して実アドレスを生成する。第１オペランド実アドレ
スレジスタ（ＦＯＰ）７、第２オペランド実アドレスレ
ジスタ（ｓｏｐ）ｓはそれぞれ命令の２つのオペランド
の実アドレスを保持するレジスタであり、前記ＴＬＢ４
あるいはＤＡＴ６より出力された実アドレスがロードさ
れ、主記憶（ＭＳ）９のアクセスアドレスとして使用さ
れる。

線１０１は前記５ＴＯＩＤ１の示す仮想空間とは異なる
仮想空間をアクセスする際に論理パ１′″となる信号線
である。線１０２は前記ＴＬＢ４を索引した結果、該当
する５ＴＯＩＤ、仮想アドレスの組みがＴＬＢ内に存在
しない（対応する実アドレスが存在しない）場合に論理
ＬＬ　Ｉ　１１となる信号線である。線１０３はＯＲゲ
ート５で線１０１と線１０２の論理和をとった出力であ
り、ＤＡＴ６の起動選択及びセレクタ１１の選択に使用
される。線１０３が論理“０”の時はＤＡＴ６の動作起
動は行わず、セレクタ１１はＴＬＢ４の出力線１０８を
選択する。線１０３が論理“１”の時はＤＡＴ６の動作
起動を行い、セレクタ１１はＤＡＴ６の出力線１０９を
選択する。

次に本発明の特徴である異なる仮想記憶域間でのデータ
転送処理について、ＭＶＣＰ命令の実行を例にとり説明
する。

ＭＶＣＰ命令は２次アドレス空間に定義された第２オペ
ランドのデータを１次アドレス空間に定義された第１オ
ペランドに転送する命令である。

１次アドレス空間とはＭＶＣＰ命令自身が存在する。５
ＴＯＩＤＩで示される仮想空間である。２次アドレス空
間とは１次アドレス空間とは異なる仮想空間である。２
次アドレス空間を規定するセグメントテーブル起点アド
レス（ＳＴＯ）は、５ＴＯＩＤＩに対応するＳＴＯ（図
示せず）とは別の手段、例えば制御レジスタ７番により
処理装置に与えられる。

ＭＶＣＰ命令のオペランドアクセスは以下に述べる手順
で行われる。第１オペランド仮想アドレスはＦＯＶ２に
、第２オペランド仮想オペランドアドレスは５ＯＶ３に
それぞれ保持される。第１オペランドのアクセスは、ま
ずアクセスに先立ち、線１０１を論理“０”にすること
で行われる。これは第１オペランドのアクセスが５ＴＯ
ＩＤＩで示される仮想空間（１次アドレス空間）に対し
て行われることを示すためである。また、セレクタ。

１０は線１０５を選択する。５ＴＯＩＤ１、ＦＯｖ２に
それぞれ保持された仮想空間識別子、仮想アドレスは線
１０４，１０７を用いてＴＬＢ４を索引する。ＴＬＢ４
に当該仮想空間識別子及び仮想アドレスの組が存在する
場合は、対応する実アドレスが線１０８に出力される。

また、このとき線１０２は論理“０″となり、ＯＲゲー
ト５の出力線１０３が論理“Ｏ”となることで、線１０
８に出力された実アドレスがセレクタ１１、線１１０に
経由してＦＯＰ７にセットされる。逆にＴＬＢ４に当該
仮想空間識別子及び仮想アドレスの組が存在しない場合
は、線１０２は論理“１”、ついでＯＲゲートの出力線
１０３が論理“１”となることで、アドレス変換機構（
ＤＡＴ）６が起動される。このときＤＡＴ６には線１０
７を経由して仮想アドレスが入力され、ＤＡＴ６でのア
ドレス変換結果が線１０９、セレクタ１１０、線１００
を経由してＦＯＰ７にセットされる。また、求められた
実アドレスは線１０９を経由してＴＬＢ４へも書込まれ
る。ＦＯＰ７にセットされた実アドレスは線１１１、セ
レクタ１２、線１１３を経由してＭｇ２に与えられる。

次に第２オペランドのアクセスについて説明する。第２
オペランドのアクセスでは、アクセスに先たち線１０１
を論理“１”にセットする。これは第２オペランドのア
クセスを５ＴＯＩＤＩの示す仮想空間とは別の仮想空間
（２次アドレス空間）に対して行うためである。線１０
１が論理１′１”になると、線１０３は線１０２の状態
にか＼わらず論理ＩＩ　Ｉ　Ｉ＋となる。その結果、第
２オペランドのアドレス変換は常にＴＬＢ４を索引する
ことなくＤＡＴ６によって行われる。ＤＡＴ６により変
換された実アドレスは線１０９、セレクタ１１、線１１
０を経由して５ｏｐｓにセットされる。また、求められ
た実アドレスはＴＬＢ４への登録を行わない。５ＯＰ８
の実アドレスは線１１２、セレクタ１２、線１１３を経
由してＭｇ２に与えられる。

このように、ＭＶＣＰ命令の実行時、第２オペランドの
アドレス変換は常にＤＡＴＡ６によって行われ、５ＴＯ
ＩＤＩ、ＴＬＢ４を使用することはない。それゆえ、第
２オペランドのアクセスは、アクセスの度に動的アドレ
ス変換によりオーバーヘッドを生じる。しかし、本発明
では同一ページ内のアクセスは実アドレスレジスタＦＯ
Ｐ、Ｓ。

Ｐに保持された実アドレスを使用して行うため、アドレ
ス変換が必要となるのは１つのページに対して１回であ
り、アドレス変換のオーバーヘッドは無視できる。

〔発明の効果〕

一１７＝ 以上の説明から明らかな如く、本発明によれば次のよう
な効果が達成される。

（１）異なる複数の仮想空間をアクセスする際、ＴＬＢ
の索引用に１つの仮想空間識別子を用意するだけでよい
ため、ハードウェア量が軽減する。

（２）仮想空間識別子の示す仮想空間とは異なる仮想空
間をアクセスする際は、アドレス変換動作により求めた
実アドレスをＴＬＢに書込まないため、必要とする変換
対のＴＬＢに存在する確率（ヒツト率）が増加する。

（３）ＭＶＣＰ命令、ＭＶＣ８命令等が実行された毎に
複数の５ＴＯＩＤを生成する必要がなく。

異なる仮想記憶域間のデータ転送が高速に行える。

【図面の簡単な説明】

第１図は本発明の一実施例の構成図である。 １・・・仮想空間識別子、 ２・・・第１オペランド仮想アドレスレジスタ。 ３・・・第２オペランド仮想アドレスレジスタ。 ４　・アドレス変換バッファ、　　５・・・ＯＲゲート
、６・・アドレス変換機構、 ７・・・第１オペランド実アドレス、 ８・・・第２オペランド実アドレス、 ９・・・主記憶、　　１０，１１．１２・・・セレクタ
。

Claims (2)

【特許請求の範囲】
1. （１）多重仮想記憶方式の処理装置において、仮想空間
   の識別を行う仮想空間識別子と、仮想アドレスを保持す
   る仮想アドレスレジスタと、実アドレスを保持する実ア
   ドレスレジスタと、仮想アドレス、実アドレス、仮想空
   間識別子の組からなる複数の変換対を持つアドレス変換
   バッファとを具備し、前記仮想空間識別子の示す仮想空
   間をアクセスする際は、前記仮想空間識別子と仮想アド
   レスとにより前記アドレス変換バッファを索引し、アド
   レス変換バッファに前記仮想空間識別子と仮想アドレス
   の一致する変換対が存在する場合は、該変換対の実アド
   レスを前記実アドレスレジスタに書込み、前記仮想空間
   識別子と仮想アドレスの一致する変換対が存在しない場
   合は、所定のアドレス変換動作により求めた実アドレス
   を前記アドレスレジスタに書込み、前記仮想空間識別子
   の示す仮想空間とは異なる仮想空間をアクセスする際は
   、前記アドレス変換バッファを索引せずに、所定のアド
   レス変換動作により求めた実アドレスを前記実アドレス
   レジスタに書込むことを特徴とするアドレス変換方式。
2. （２）前記仮想空間識別子の示す仮想空間をアクセスす
   る際は、前記アドレス変換バッファに仮想空間識別子と
   仮想アドレスの一致する該当変換対の存在しない場合に
   、前記所定のアドレス変換動作によって求められた実ア
   ドレスを該仮想空間識別子、該仮想アドレスとゝもアド
   レス変換バッファに書込み、前記仮想空間識別子の示す
   仮想空間とは異なる仮想空間をアクセスする際は、前記
   所定のアドレス変換動作によって求められた実アドレス
   をアドレス変換バッファに書込まないことを特徴とする
   特許請求の範囲第１項記載のアドレス変換方式。