JP2604604B2 - スタック制御装置 - Google Patents

Description

【発明の詳細な説明】 〔概要〕 複数システムからの指令データを１個のスタックに格
納し、スタックに格納された指令データを取り出して実
行するスタック制御装置に関し、 この種のスタック制御装置において、指令データ実行
の順序性を保証することを目的とし、 指令データと有効ビットとシステム・コードを記憶す
るスタック、スタックに指令データを書き込む際に使用
される書込アドレス・レジスタ、スタックの指令データ
を実行する際に使用される実行アドレス・レジスタ、セ
ーブ・アドレス・レジスタ、２個のホルト状態記憶手
段、第１の片系ホルト記憶手段、第２の片系ホルト記憶
手段、実行アドレス・レジスタをセーブ・アドレス・レ
ジスタにコピーする処理を行うコピー手段、セーブ・ア
ドレス・レジスタを実行アドレス・レジスタに復元する
ための復元手段、指令データのスタックへの書込処理を
行う書込処理手段、スタックの中の指令データを実行す
る実行処理手段などを具備することを構成要件としてい
る。

〔産業上の利用分野〕

本発明は、複数のシステムから送られて来る命令や命
令を間接的に指定するデータなどの指令データを１個の
スタックに格納し、スタックに格納された指令データを
取り出して実行するスタック制御装置に関するものであ
る。

〔従来の技術〕

第８図は従来のスタック制御方式を示す図である。同
図において、50はスタック、51は書込アドレス・レジス
タ、52は実行アドレス・レジスタ、53は指令データ・レ
ジスタ、54は実行順序判別回路、55はホルト状態記憶
部、56は実行レジスタをそれぞれ示している。システム
としては、Ａ系,B系，…,n系が存在する。符号51から56
の部分は、システム毎に存在する。スタック50には、対
応するシステムから送られて来た指令データ及び実行順
序コードが格納される。指令データとは、命令まは命令
を間接的に指示するデータを意味している。書込アドレ
ス・レジスタ51は、指令データをスタック50に書き込む
ときに使用されるものである。実行アドレス・レジスタ
52は、スタック50の中の指令データを実行するときに使
用されるものである。指令データ・レジスタ53には、対
応するシステムから送られて来た指令データがセットさ
れる。実行順序判別回路54は、指令データの受付順序を
判別するものである。例えば、指令データの受付順序が
Ａ系の指令データ,B系の指令データ，…と言うものであ
れば、Ａ系の実行順序判別回路54は自分のデータの受付
順序が第１番目（最先）であると判別して第１番目を表
す実行順序コードを生成し、Ｂ系の実行順序判別回路54
は自分の指令データの受付順序が第２番目であると判別
して第２番目を表す実行順序コードを生成する。例え
ば、Ａ系のホルト状態記憶部５の状態値は、Ａ系システ
ムからホルト指令が送られて来た時にホルト値（オン）
になり、スタート指示が送られて来た時に非ホルト値
（オフ）になる。Ａ系のホルト状態記憶部55の値がホル
ト値を示している場合には、Ａ系のスタック50からの読
み出しは行われない。実行レジスタ56には、スタック50
から読出された指令データがセットされる。

Ａ系システムから指令データが送られて来ると、指令
データがスタック50に書き込まれ、書込アドレス・レジ
スタ51が＋１される。この時、受付順序（Ａ系,B系，…
ｎ系を含めた全体としての）が実行順序判別回路54によ
り判別され、実行順序コードが生成され、この実行順序
コードもスタック50に書き込まれる。同様な動作がＢ
系，…,n系についても行われる。

起動されると、スタック50から指令データ及び実行順
次コードが読み出される。他のシステムついても同様で
ある。Ａ系のシタック50から読み出された指令データ,B
系のスタック50から読み出された指令データ，…,n系の
スタック50から読み出された指令データに基づく処理が
行われるが、その実行順序は読み出された実行順序コー
ドの値に従う。

〔発明が解決しようとする問題点〕

従来の技術においては、システム毎にスタックなどを
用意し、多数システムからの指令データを順番に対応す
るスタックに格納し、順番に取り出して実行し、且つ各
システム毎にホルト指示やスタート指示がなされたりす
るため、ホルト指示やスタート指示がなされても、各シ
ステム毎の指令データの実行の順次性を保つようにする
には、各システム毎にスタック及びシステム間の指令デ
ータの順番を記憶するための機能が必要となり、ハード
ウェアが増大するという欠点があった。

本発明は、この点に鑑みて創作されたものであって、
複数のシステムからの指令データを１個のスタックに格
納し、しかも指令データ実行の順序性を保証できるよう
になったスタック制御装置を提供することを目的として
いる。

〔問題点を解決するための手段〕

第１図は本発明の原理図である。本発明のスタック制
御装置は、 一方のシステム（Ａ）と他方のシステム（Ｂ）から共
通バスを介してアクセスされるスタック制御装置であっ
て、 指令データ、有効ビットおよび指令データ発行元のシ
ステムを示すシステム・コードより成る語の複数個を記
憶するスタック（32）と、 書込アドレス・レジスタ（１）と、 書込アドレス・レジスタの値を更新する更新手段（6
6）と、 実行アドレス・レジスタ（２）と、 実行アドレス・レジスタ（２）の値を更新する更新手
段（67）と、 実行アドレス・レジスタ（２）の値をセーブするため
のセーブ・アドレス・レジスタ（３）と、 オンの有効ビットおよびオフの有効ビットを生成する
有効ビット生成手段（60）と、 指令データ発行元システムを示すシステム・コードを
生成するシステム・コード生成手段（61）と、 各々が２個のシステムの各々と１対１の対応をなし、
対応するシステムからホルト指示が送られて来た時には
ホルト値となり、対応するシステムからスタート指示が
送られて来た時には非ホルト値となる２個のホルト状態
記憶手段（10,11）と、 一方のシステム（Ａ）のホルト状態記憶手段（10）が
ホルト値を示し他方のシステム（Ｂ）のホルト状態記憶
手段（11）が非ホルト値を示した時にオンの信号を出力
する第１の片系ホルト記憶手段（13）と、 他方のシステム（Ｂ）のホルト状態記憶手段（11）が
ホルト値を示し一方のシステム（Ａ）のホルト状態記憶
手段（10）が非ホルトを示した時にオンの信号を出力す
る第２の片系ホルト記憶手段（14）と、 実行アドレス・レジスタ（２）の値をセーブ・アドレ
ス・レジスタ（３）にコピーするための処理を行うコピ
ー手段（62）と、 セーブ・アドレス・レジスタ（３）の値を実行アドレ
ス・レジスタ（２）に復元するための処理を行う復元手
段（63）と、 書込処理手段（64）と、 実行処理手段（65）と を具備し、 上記コピー手段（62）は、 他方のシステム（Ｂ）のホルト状態記憶手段（11）
が非ホルト値の状態の下で一方のシステム（Ａ）からホ
ルト指示が出された場合、 一方のシステム（Ａ）のホルト状態記憶手段（10）
が非ホルト値の状態の下で他方のシステム（Ｂ）からホ
ルト指示が出された場合、 ２個のホルト状態記憶手段（10,11）が両方ともホ
ルト値であり且つセーブ・アドレス・レジスタ（３）の
値が実行アドレス・レジスタ（２）の値以上である状態
の下で、第１の片系ホルト記憶手段（13）がオンを出力
し且つ一方のシステム（Ａ）のホルト状態記憶手段（1
0）が非ホルト値を示した場合、 ２個のホルト状態記憶手段（10,11）が両方ともホ
ルト値であり且つセーブ・アドレス・レジスタ（３）の
値が実行アドレス・レジスタ（２）の値以上である状態
の下で、第２の片系ホルト記憶手段（14）がオンを出力
し且つ他方のシステム（Ｂ）のホルト状態記憶手段（1
1）が非ホルト値を示した場合 に実行アドレス・レジスタ（２）の値をセーブ・アドレ
ス・レジスタ（３）にコピーする処理を行うよう構成さ
れ、 上記復元手段（63）は、 第１の片系ホルム記憶手段（13）の出力がオンであ
り且つ一方のシステム（Ａ）のホルト状態記憶手段（1
0）が非ホルト値を示した場合、 第２の片系ホルト記憶手段（14）の出力がオンであ
り且つ他方のシステム（Ｂ）のホルト状態記憶手段（1
1）が非ホルト値を示した場合 に、セーブ・アドレス・レジスタ（３）の値を実行アド
レス・レジスタ（２）に復元する処理を行うよう構成さ
れ、 書込処理手段（64）は、システムから指令データが送
られて来た時、当該指令データ、オンの有効ビットおよ
び指令ダータ発行元システムのシステム・コードをスタ
ック（32）における書込アドレス・レジスタ（１）で示
されている番地に書き込み、その後に書込アドレス・レ
ジスタ（１）の更新を行うための処理を行うように構成
され、 実行処理手段（65）は、スタック（32）における実行
アドレス・レジスタ（２）で示される番地からデータを
読み出し、 読出データの中の有効ビットがオフの場合には、実
行アドレス・レジスタ（２）の更新を行ってスタック
（32）から次のデータを読み出すための処理を行い、 読出データのシステム・コードで特定されるホルト
状態記憶手段（10または11）がホルト値を示している場
合は、実行アドレス・レジスタ（２）の更新を行ってス
タック（32）から次のデータを読み出すための処理を行
い、 読出データの中の有効ビットがオンであり且つ読出
データのシステム・コードで特定されるホルト状態記憶
手段（10又は11）が非ホルト値を示している場合には、
読出データの中の指令データに基づく処理を実行し、処
理終了後に実行アドレス・レジスタ（２）で示される番
地の有効ビットをオフし、その後に実行アドレス・レジ
スタ（２）を更新するための処理を行うように構成され
ている ことを特徴とするものである。

〔実施例〕

第２図は本発明の実施例の概要を示す図、第３図はス
タックの実行を説明する図、第４図はスタックへのデー
タの書込み及びスタックのデータに基づく実行を説明す
る図、第５図は本発明の実施例のブロック図、第６図は
制御信号の生成を示す図、第７図はホルト指示がなされ
その後にスタート指示がなされた場合の動作を示す図で
ある。図において、１は書込アドレス・レジスタ、２は
実行アドレス・レジスタ、３はセーブ・アドレス・レジ
スタ、４はシステムＡ側のコマンド・アドレス・レジス
タ、５はシステムＢ側のコマンド・アドレス・レジス
タ、６は読出Ｖビット、７は読出Ｓビット、８は実行レ
ジスタ、10から15はフリップ・フロップ、16はホルト解
除信号、17はCOPY信号、19から22はAND回路、23はOR回
路、24と25はAND回路、26はOR回路、27はAND回路、28は
OR回路、30はシステムＡ側のアダプタ操作レジスタ、31
はシステムＢ側のアダプタ操作レジスタ、32はスタッ
ク、33はコマンド・バッファ、40は共通メモリ・アダプ
タ、41は共通メモリ、G1からG14はゲート条件をそれぞ
れ示している。

先ず、第２図について説明する。システムＡとシステ
ムＢは共通バスを介して共通メモリ・アダプタ40にアク
セスする。共通メモリ41と接続している共通メモリ・ア
ダプタ40は、二重化システムにおいて、主系ダウン時に
従系システムに素早く切り換えるための装置であり、共
通メモリ41には切り換えるときに必要な情報が格納され
ている。システムＡがコマンド・アドレスを送出する
と、このコマンド・アドレスはコマンド・アドレス・レ
ジスタ４にセットされ、次いでスタック32に書き込ま
れ、書込アドレス・レジスタ１（第５図を参照）が＋１
される。システムＡのコマンド・アドレスを書き込むと
きには、‘1'のＶビット及び‘0'のＳビットも同一番地
に書き込まれる（第５図を参照）。次に、例えばシステ
ムＢがコマンド・アドレスを発行すると、このコマンド
・アドレスはコマンド・アドレス・レジスタ５にセット
され、次いでスタック32に書き込まれ、書込アドレス・
レジスタ１が＋１される。システムＢのコマンド・アド
レスを書き込む際には、‘1'のＶビット及び‘1'のＳビ
ットが同一番地に書き込まれる。スタック32へのコマン
ド・アドレスの書込みは上述のようにして行われる。

システムからの指示するSTART/HALT命令はスタック内
のコマンドを読み出すための開始信号ではなく、コマン
ドを実行していいか、待たせるかを指示するものであ
る。実際、スタック内のデータを読み出すのはマイクロ
プログラムが管理しており、マイクロプログラムの指示
によりコマンドの読み出しを行う。スタック32のｘ番地
から読出された読出データ（コマンド・アドレス、Ｖビ
ット及びＳビットより成る）は実行レジスタ８などにセ
ットされる。読出データのＳビットが‘0'であり且つＶ
ビットが‘1'である場合には、システムＡの主記憶にお
けるコマンド・アドレスで示される番地からコマンドを
読み出し、読み出したコマンドをコマンド・バッファ33
に格納する。コマンドは、第３図に示すように、コマン
ド・コード、バイト・カウント、共通メモリ・アドレス
および主記憶アドレスなどから構成されている。コマン
ド・コードには、ReadとWriteとがある。バッファ33に
コマンドをフェッチした後、共通メモリ・アダプタ40
は、コマンド・コードに従って共通メモリ41とシステム
Ａの主記憶との間でデータ転送を行う。データ転送が終
了した後、ｘ番地のＶビットは‘0'とされる。システム
Ｂがスタート指示を送出した場合にも同様な動作が行わ
れる。

システムＡがホルト（HALT）指示を送出すると、この
ホルト指示はアダプタ操作レジスタ30にセットされ、ス
タック32に格納されているシステムＡのコマンド・アド
レスに基づくデータ転送は中断される。システムＢがホ
ルト指示を送出した場合には、スタック32に格納されて
いるシステムＢのコマンド・アドレスに基づくデータ転
送は中断される。

第４図はスタックへのデータの書込み及びスタックの
データに基づく実行を説明する図である。コマンド・ア
ドレス・レジスタ４又は５にデータが書き込まれると、
STKRQ＃Ａ（スタック・リクエスト）またはSTKRQ＃Ｂが
オンになる。STKRQ＃Ａがオンになると、ゲートG5（第
５図参照）が開きコマンド・アドレス・レジスタ４のデ
ータがスタック32に書き込まれる。同様に、STKRQ＃Ｂ
がオンになると、ゲートG6（第５図参照）が開きコマン
ド・アドレス・レジスタ５のデータがスタック32に書き
込まれる。STKRQ＃ＡおよびSTKRQ＃Ｂの両方がオンでな
い場合には、スタック32からデータが読み出され、読出
データが有効な場合には、読出データに基づく処理が実
行される。なお、第４図の処理はマイクロプログラムに
より実現される。

第５図は本発明の実施例のブロック図である。システ
ムＡがシステムＢよりも先にホル指示を送出するとビッ
トAHはオンになり、システムＢがシステムＡよりも先に
ホルト指示を送出すると、ビットBHはオンになる。ビッ
トAHとBHを合わせたものをＨコードと言う。ゲートG1
は、コマンド・アドレスをスタックする時に開き、ゲー
トG2はコマンド・アドレスに基づくデータ転送が終了し
た時に開き、ゲートG3はシステムＡのコマンド・アドレ
スをスタックする時に開き、ゲートG4はシステムＢのコ
マンド・アドレスをスタックする時に開き、ゲートG5は
システムＡのコマンド・アドレスをスタックする時に開
き、ゲートG6はシステムＢのコマンド・アドレスをスタ
ックする時に開く。ゲートG7は、信号COPYがオンになっ
た時に開く。ゲートG8は、ホルト解除信号がオンしたこ
とを条件に開く。ゲートG9は、‘0'のＶビットがスタッ
ク32から読出された時、コマンド・アドレスに基づくデ
ータ転送が終了した時又はスタックから読出されたデー
タのＳビットとＨコードが一致する時に開く。ゲートG1
0は、コマンド・アドレスの書込みが指示された時に開
く。ゲートG11は、コマンド・アドレスに基づくデータ
転送の実行が指示された時に開く。書込アドレス・レジ
スタ１は、スタック32にコマンド・アドレスが書き込ま
れる度に＋１される。書込みが指示されている場合に
は、書込アドレス・レジスタ１のアドレスがスタック32
に送られる。実行スタック・レジスタ２の内容は、ゲー
トG9が開くと＋１される。また、ゲートG7が開くと、実
行アドレス・レジスタ２の内容はセーブ・アドレス・レ
ジスタ３にコピーされる。ゲートG8が開くと、セーブ・
アドレス・レジスタ３の内容は実行アドレス・レジスタ
２に復元される。実行が指示されると、実行アドレス・
レジスタ２のアドレスがゲートG11を介してスタック32
に送られ、スタック32からデータが読み出される。Ａ系
システムがコマンド・アドレスを送出すると、このコマ
ンド・アドレスがレジスタ４にセットされ、ゲートG5が
開き、レジスタ４のコマンド・アドレスがスタック32の
データ入力端子に印加される。同様に、Ｂ系システムが
コマンド・アドレスを送出すると、このコマンド・アド
レスがレジスタ５にセットされ、ゲートG6が開き、レジ
スタ５のコマンド・アドレスがスタック32のデータ入力
端子に印加される。コマンド・アドレスをスタック32に
書き込む時、ゲートG1が開き、‘1'のＶビットも書き込
まれ、更に、Ａ系スタックの時は‘0'のＳビットがスタ
ック32に書き込まれ、Ｂ系スタックのときは‘1'のＳビ
ットがスタック32に書き込まれる。スタック32のｘ番地
からデータが読出されると、その読出データの中のコマ
ンド・アドレスは実行レジスタ８にセットされ、Ｖビッ
トは読出Ｖビット部６にセットされ、Ｓビットは読出Ｓ
ビット部７にセットされる。読み出されたコマンド・ア
ドレスに基づくデータ転送が終了した時、ゲートG2が開
き、スタック２のｘ番地のＶビットが‘0'にされる。

第６図は制御信号の生成を説明する図である。同図に
おいて、10ないし15はフリップ・フロップを示す。

第６図（ａ）に示すように、Ａ系ホルト指示がなされ
ると、Ｊ−Ｋフリップ・フロップ10がセットされ、信号
HALTAがオンになる。Ａ系スタート指示がなされると、
Ｊ−Ｋフリップ・フロップ10はリセットされ、信号HALT
Aがオフされる。同様に、Ｂ系ホルト指示がなされる
と、Ｆ−Ｋフリップ・フロップ11がセットされ、信号HA
LTBがオンになる。Ｂ系スタート指示がなされると、Ｊ
−Ｋフリップ・フロップ11はリセットされ、信号HALTB
がオフされる。信号HALTAと信号HALTBが両方ともオンに
なると、信号WHがオンになる。オンの信号WHは、Ａ系お
よびＢ系の両方からホルト指示が出されたことを示して
いる。

第６図（ｂ）に示すように、信号HALTAがオンで且つ
信号▲▼がオンと言う条件が成立した時に、
信号AHがオンになり、信号HALTBがオンで且つ信号▲
▼がオンと言う条件が成立した時に、信号BHが
オンになる。オンの信号AHはホルト解除信号がオンした
時にオフされ、オンの信号BHもホルト解除信号がオンし
た時にオフされる。信号AHがオンの状態の下で信号▲
▼がオンになった場合にはホルト解除信号がオ
ンになり、また、信号BHがオンの状態の下で信号▲
▼がオンになった場合にもホルト解除信号がオン
になる。

第６図（ｃ）に示すように、実行アドレス・レジスタ
２の内容がセーブ・アドレス・レジスタ３の内容と等し
いか，又はそれより小である場合には、Ｊ−Ｋフリップ
・フロップ15はセットされ、信号EA＝SAがオンになる。
そして、信号COPYがオンになると、Ｊ−Ｋフリップ・フ
ロップ15はリセットされ、信号EA＝SAがオフになる。

第６図（ｄ）に示すように、信号▲▼がオ
ン（Ｂ系ホルトではない）の状態の下でＡ系ホルト指示
がなされると、信号COPYがオンになる。また、信号▲
▼がオン（Ａ系ホルトではない）の状態の下で
Ｂ系ホルト指示がなされると、信号COPYがオンになる。
更に、ホルト解除信号がオン、信号WHがオン及び信号EA
＝SAがオンと言う条件が成立した時にも信号COPYがオン
になる。

次に第５図の実施例の動作について説明する。スタッ
ク32にコマンド・アドレスを格納する場合には、Ａ系か
Ｂ系かにかかわらず送られて来た順番にコマンド・アド
レスをスタック32に格納し、書込アドレス・レジスタ１
を＋１更新する。この際に、コマンド・アドレスの他
に、当該コマンド・アドレスが有効であることを示す
‘1'のＶビットをスタック32の同一番地に書込み、更に
当該コマンド・アドレスがＡ系のものであれば‘0'のＳ
ビットを、Ｂ系のものであれば‘1'のＳビットをスタッ
ク32の同一番地に書き込む。

実行時には、実行アドレス・レジスタ２を使用する。
スタック32から読み出したデータのＶビットが‘1'であ
れば当該コマンド・アドレスを有効とみなし、Ａ系又は
Ｂ系に対する処理を行い、処理が完了するとＶビットを
‘0'とし、スタック32に格納し、実行アドレス・レジス
タ２を＋１更新する。スタック32からデータを読み出し
たとき、読出データのＶビットが‘0'であれば、そのデ
ータは無効とし、Ｖビットが‘1'のデータを取り出すま
で実行アドレス・レジスタ２の更新を行う。

第７図はホルト指示が発行され、その後にスタート指
示が発行された場合の動作を説明する図である。同図に
おいて、EARは実行アドレス・レジスタ、SARはセーブ・
アドレス・レジスタを示している。また、Ａ＃HALTはＡ
系がホルト状態であることを示し、Ａ＃STARTはＡ系が
スタート指示を発行したことを示し、Ｂ＃HALTはＢ系が
ホルト状態であることを示し、Ｂ＃STARTはＢ系がスタ
ート指示を発行したことを意味している。

第７図（ａ）はＡ系システムがホルト指示を発行し、
その後にＡ系システムがスタート指示を発行した場合の
動作を示す図である。Ａ系システムがホルト指示を発行
すると、その時の実行アドレス・レジスタ２の内容がセ
ーブ・アドレス・レジスタ３に格納され、Ａ系はホルト
状態になる。図示の例では、ホルト指示が発行された時
の実行アドレス・レジスタ２の値は01番地を示している
と仮定している。Ｂ系システムからホルト指示が発行さ
れていないので、スタック32の01番地からデータが読出
され、この読出データはＢ系システムのものであるの
で、読出データに基づく処理が行われ、処理終了後に01
番地のＶビットは‘0'にされる。次に02番地のデータが
読出され、この読出データはＡ系システムのものである
ので、次に03番地のデータが読出されるが、この読出デ
ータもＡ系システムのものであるので、読出データに基
づく処理は行われず、04番地のデータが読出される。04
番地のデータはＢ系システムのものであるので、このデ
ータに基づく処理が行われ、処理終了後に04番地のＶビ
ットは‘0'とされ、実行アドレス・レジスタ２の値は05
番地に更新される。この時に、Ａ系システムからスター
ト指示が発行されると、セーブ・アドレス・レジスタ３
に保存されていた01番地は実行アドレス・レジスタ２に
書き込まれ、スタック32の01番地からデータが読出さ
れ、Ａ系システムのデータに基づく処理が行われる。こ
の場合に、既に処理済のＢ系システムのコマンド・アド
レスはＶビットが‘0'にリセットされているので、これ
らＢ系システムのコマンド・アドレスに基づく処理は行
われない。

第７図（ｂ）はＡ系システムがホルト指示を発行し、
その後でＢ系システムがホルト指示を発行し、その後で
スタート指示が発行された場合の動作を説明する図であ
る。実行アドレス・レジスタが01番地を指している時に
Ａ系システムがホルト指示を発行すると、信号AHがオン
になり、セーブ・アドレス・レジスタ３に01番地が保存
される。実行アドレス・レジスタ２が04番地を指してい
る時にＢ系システムがホルト指示を発行すると、Ａ系シ
ステム及びＢ系システムの両方ともホルト指示を発行し
たので、実行アドレス・レジスタ２の更新は停止され、
スタック32からのデータの読出しも停止される。この状
態の下で、Ｂシステムがスタート指示を発行すると、実
行アドレス・レジスタ２の値がスタック32のアドレス端
子に入力され、スタック32からのデータ読出しが再開さ
れる。それ以後は、第７図（ａ）の場合と同じである。

Ａ系システムがホルト指示を発行した時点での実行ア
ドレス（01番地）がセーブ・アドレス・レジスタ２に存
在し、Ｂ系がホルト指示を発行した時点での実行アドレ
ス（04番地）が実行アドレス・レジスタ２に存在する状
態の下において、Ａ系システムが先にスタート指示を発
行した場合には、セーブ・アドレス・レジスタ３に格納
されている01番地が実行アドレス・レジスタ２に書込ま
れると同時に実行アドレス・レジスタ２に格納されてい
る04番地がセーブ・アドレス・レジスタ３に書込まれ
る。そして、01番地のデータが読み出されるが、01番地
のデータは処理済であるので、02番地のデータが読み出
され、この読出データに基づく処理が行われ、処理終了
後に02番地のデータのＶビットは‘0'とされる。同様に
して03番地のデータに基づく処理が行われる。04番地の
データはＢ系のものであり且つＢ系がホルト状態である
ので、このデータに基づく処理は実行されない。05番地
のデータはＡ系のものであるので、05番地のデータに基
づく処理が行われる。16番地のデータはＢ系のものであ
るので、このデータに基づく処理は行われない。実行ア
ドレスが07番地を指している時に、Ｂ系からスタート指
示が送られて来ると、セーブ・アドレス・レジスタ３に
保存されている04番地が実行アドレス・レジスタ２に書
き込まれ、04番地のデータの読出しが行われる。

この場合、セーブ・アドレス・レジスタ３のアドレス
よりも実行アドレス・レジスタ２のアドレスの方が小さ
い時に、Ｂ系がスタートすると、セーブ・アドレス・レ
ジスタ３のアドレスと実行アドレス・レジスタ２のアド
レスの間のデータを飛ばしてしまう可能性がある。例え
ば、Ａ系およびＢ系が両方とホルト状態で、セーブ・ア
ドレス・レジスタ３に01番地が保持され、実行アドレス
・レジスタ２に04番地が保持されていると仮定する。Ａ
系のホルト状態が解除されると、実行アドレス・レジス
タ２の内容はセーブ・アドレス・レジスタ３にセーブさ
れ、セーブ・アドレス・レジスタ３の内容は実行アドレ
ス・レジスタ２に復元される。この結果、セーブ・アド
レス・レジスタ２の内容は04番地となり、実行アドレス
・レジスタ２の内容は01番地となる。次に、Ｂ系のホル
ト状態が解除された場合、セーブ・アドレス・レジスタ
３の内容（04番地）を実行アドレス・レジスタ２に復元
すると、02番地及び03番地にＡ系のコマンドがあった場
合には、これらのコマンドは飛ばされてしまう。これを
防止するために、両系がホルト状態（信号WHがオン）で
次に片系がホルト状態を解除したとき、セーブ・アドレ
ス・レジスタ３の内容が実行アドレス・レジスタ２の内
容より小であったならば、実行アドレス・レジスタ２の
内容をセーブ・アドレス・レジスタ３にコピーしない。
このような動作は第６図（ｄ）の回路によって実現され
る。即ち、セーブ・アドレス・レジスタ３の内容が実行
アドレス・レジスタ２の内容より小であるときにはEA＝
SAビットはオンにならないので、AND回路27のADN条件は
成立せず、実行アドレス・レジスタ２の内容はセーブ・
アドレス・レジスタ３にコピーされない。

〔発明の効果〕

以上の説明から明らかなように、本発明によれば、
（ａ）スタックの個数が１個で済むなどハードウェア構
成を簡単化できること、 （ｂ） ホルト指示が発行された時、ホルト指示を発行
したシステムからの指令データに基づく処理のみを一時
的に中断できること、 （ｃ） ホルト指示がない場合には、指令データの格納
順序に従って指令データが読出され、指令データに基づ
く処理が行われること、 （ｄ） ホルト指示があった後にスタート指示があった
場合においても、システム毎の指令データ格納順序を乱
すことなくスタックから指令データを読み出し、指令デ
ータに基づく処理を実行できること、 などの顕著な効果を奏することが出来る。

【図面の簡単な説明】

第１図は本発明の原理図、第２図は本発明の実施例の概
要を示す図、第３図はスタックの実行を説明する図、第
４図はスタックへのデータの書込み及びスタックのデー
タに基づく実行を説明する図、第５図は本発明の実施例
のブロック図、第６図は制御信号の生成を示す図、第７
図はホルト指示が発行され、その後にスタート指示が発
行された場合の動作を説明する図、第８図は従来のスタ
ック制御方式のブロック図である。 １……書込アドレス・レジスタ、２……実行アドレス・
レジスタ、３……セーブ・アドレス・レジスタ、４……
システムＡ側のコマンド・アドレス・レジスタ、５……
システムＢ側のコマンド・アドレス・レジスタ、６……
読出Ｖビット、７……読出Ｓビット、８……実行アドレ
ス・レジスタ、10から15……フリップ・フロップ、16…
…ホルト解除信号、17……COPY信号、19から22……AND
回路、23……OR回路、24と25……ADN回路、26……OR回
路、27……AND回路、28……OR回路、30……システムＡ
側のアダプタ操作レジスタ、31……システムＢ側のアダ
プタ操作レジスタ、32……スタック、33……コマンド・
バッファ、40……共通メモリ・アダプタ、41……共通メ
モリ、G1ないしG14……ゲート。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】一方のシステム（Ａ）と他方のシステム
   （Ｂ）から共通バスを介してアクセスされるスタック制
   御装置であって、 指令データ、有効ビットおよび指令データ発行元のシス
   テムを示すシステム・コードより成る語の複数個を記憶
   するスタック（32）と、 書込アドレス・レジスタ（１）と、 書込アドレス・レジスタの値を更新する更新手段（66）
   と、 実行アドレス・レジスタ（２）と、 実行アドレス・レジスタ（２）の値を更新する更新手段
   （67）と、 実行アドレス・レジスタ（２）の値をセーブするための
   セーブ・アドレス・レジスタ（３）と、 オンの有効ビットおよびオフの有効ビットを生成する有
   効ビット生成手段（60）と、 指令データ発行元システムを示すシステム・コードを生
   成するシステム・コード生成手段（61）と、 各々が２個のシステムの各々と１対１の対応をなし、対
   応するシステムからホルト指示が送られて来た時にはホ
   ルト値となり、対応するシステムからスタート指示が送
   られて来た時には非ホルト値となる２個のホルト状態記
   憶手段（10,11）と、 一方のシステム（Ａ）のホルト状態記憶手段（10）がホ
   ルト値を示し他方のシステム（Ｂ）のホルト状態記憶手
   段（11）が非ホルト値を示した時にオンの信号を出力す
   る第１の片系ホルト記憶手段（13）と、 他方のシステム（Ｂ）のホルト状態記憶手段（11）がホ
   ルト値を示し一方のシステム（Ａ）のホルト状態記憶手
   段（10）が非ホルト値を示した時にオンの信号を出力す
   る第２の片系ホルト記憶手段（14）と、 実行アドレス・レジスタ（２）の値をセーブ・アドレス
   ・レジスタ（３）にコピーするための処理を行うコピー
   手段（62）と、 セーブ・アドレス・レジスタ（３）の値を実行アドレス
   ・レジスタ（２）に復元するための処理を行う復元手段
   （63）と、 書込処理手段（64）と、 実行処理手段（65）と を具備し、 上記コピー手段（62）は、 他方のシステム（Ｂ）のホルト状態記憶手段（11）
   が非ホルト値の状態の下で一方のシステム（Ａ）からホ
   ルト指示が出された場合、 一方のシステム（Ａ）のホルト状態記憶手段（10）
   が非ホルト値の状態の下で他方のシステム（Ｂ）からホ
   ルト指示が出された場合、 ２個のホルト状態記憶手段（10,11）が両方ともホ
   ルト値であり且つセーブ・アドレス・レジスタ（３）の
   値が実行アドレス・レジスタ（２）の値以上である状態
   の下で、第１の片系ホルト記憶手段（13）がオンを出力
   し且つ一方のシステム（Ａ）のホルト状態記憶手段（1
   0）が非ホルト値を示した場合、 ２個のホルト状態記憶手段（10,11）が両方ともホ
   ルト値であり且つセーブ・アドレス・レジスタ（３）の
   値が実行アドレス・レジスタ（２）の値以上である状態
   の下で、第２の片系ホルト記憶手段（14）がオンを出力
   し且つ他方のシステム（Ｂ）のホルト状態記憶手段（1
   1）が非ホルト値を示した場合 に実行アドレス・レジスタ（２）の値をセーブ・アドレ
   ス・レジスタ（３）にコピーする処理を行うよう構成さ
   れ、 上記復元手段（63）は、 第１の片系ホルト記憶手段（13）の出力がオンであ
   り且つ一方のシステム（Ａ）のホルト状態記憶手段（1
   0）が非ホルト値を示した場合、 第２の片系ホルト記憶手段（14）の出力がオンであ
   り且つ他方のシステム（Ｂ）のホルト状態記憶手段（1
   0）が非ホルト値を示した場合 に、セーブ・アドレス・レジスタ（３）の値を実行アド
   レス・レジスタ（２）に復元する処理を行うよう構成さ
   れ、 書込処理手段（64）は、システムから指令データが送ら
   れて来た時、当該指令データ、オンの有効ビットおよび
   指令データ発行元システムのシステム・コードをスタッ
   ク（32）における書込アドレス・レジスタ（１）で示さ
   れている番地に書き込み、その後に書込アドレス・レジ
   スタ（１）の更新を行うための処理を行うように構成さ
   れ、 実行処理手段（65）は、スタック（32）における実行ア
   ドレス・レジスタ（２）で示される番地からデータを読
   み出し、 読出データの中の有効ビットがオフの場合には、実
   行アドレス・レジスタ（２）の更新を行ってスタック
   （32）から次のデータを読み出すための処理を行い、 読出データのシステム・コードで特定されるホルト
   状態記憶手段（10または11）がホルト値を示している場
   合は、実行アドレス・レジスタ（２）の更新を行ってス
   タック（32）から次のデータを読み出すための処理を行
   い、 読出データの中の有効ビットがオンであり且つ読出
   データのシステム・コードで特定されるホルト状態記憶
   手段（10又は11）が非ホルト値を示している場合には、
   読出データの中の指令データに基づく処理を実行し、処
   理終了後に実行アドレス・レジスタ（２）で示される番
   地の有効ビットをオフし、その後に実行アドレス・レジ
   スタ（２）を更新するための処理を行うように構成され
   ている ことを特徴とするスタック制御装置。